JPH0513678A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 半導体チップにおいて、半導体基板の周縁部
に沿って形成される電源配線の熱膨脹により、チップコ
ーナ部に集中する応力に起因してパッシベーション膜等
の絶縁膜にクラック等の欠陥が発生することを有効に防
止する。 【構成】 半導体基板２２の周縁部に沿って延在する電
源配線１６のコーナ部（配線コーナ部）１６Ａの外側近
傍にポリシリコン層２０からなる隆起部を配設する。内
側ＬＯＣＯＳ層２６Ａと外側ＬＯＣＯＳ層２６Ｂの間に
窪みを設け、該窪み上に中間絶縁層２８を介して電源配
線１６のコーナ部１６Ａを敷設する。ポリシリコン層２
０からなる隆起部により電源配線１６の長さ方向の熱膨
脹を抑え込み、且つ配線コーナ部１６Ａを他の電源配線
部分より低くすることにより、上記隆起部による熱膨脹
の抑え込み効果を更に向上させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体基板の周辺部
に、例えばアルミニウム等からなる電源配線が形成され
ている半導体チップを搭載した半導体装置に関し、特に
電源配線の熱膨脹に起因する応力が半導体チップのコー
ナ部に位置する絶縁膜に集中することを防止し、信頼性
を向上した半導体装置に関する。

【０００２】

【従来の技術】半導体装置は、図４に示すような四角形
の半導体チップ１０を搭載しており、例えば樹脂封止型
半導体装置であれば樹脂で封止した状態で使用される。

【０００３】前記半導体装置は、シリコン（Ｓi ）単結
晶からなる半導体基板の１主面にトランジスタ等の内部
回路が作り込まれた活性領域１２が形成されており、該
半導体チップ１０の周辺部には、上記内部回路と外部と
の電気的導通をとるためのＩ／Ｏ（入出力）セル１４が
形成されている。

【０００４】前記入出力セル１４の内側領域には、図５
の部分拡大平面図に示すように、半導体基板の周縁部に
沿って延在するアルミニウム（Ａl ）薄膜からなる電源
配線１６が形成されており、その外側領域には外部配線
を接続するためのボンディングパッド１８が形成されて
いる。

【０００５】上記電源配線１６は、通常層間絶縁膜上に
被着形成され、且つ、該電源配線１６上にはこの電源配
線を初めとして内部の活性領域等をも保護するために、
リンシリケイトガラス（ＰＳＧ）等の絶縁膜からなるパ
ッシベーション膜が積層されている。

【０００６】

【発明が解決しようとする課題】しかしながら、上記の
ように半導体基板の周縁部に沿って長い電源配線１６が
形成されている場合には、製造時の加熱や動作時等の発
熱により、該電源配線１６の長さ方向の熱膨脹に起因す
る矢印で示す応力が生じ、この２方向の応力が合力とし
てチップコーナ部１０Ａに位置する上記パッシベーショ
ン膜に集中するため、該パッシベーション膜にクラック
等が生じ易いという問題がある。

【０００７】特に、樹脂封止型半導体装置の場合は、前
記チップコーナ部１０Ａに樹脂と半導体基板との熱膨脹
係数の違いによる応力も加わるため、一層クラック等が
発生し易い。

【０００８】このようにパッシベーション膜にクラック
等が生じると、該クラック等から水分等が浸入して電源
配線１６や他の配線引いては活性領域１２まで腐蝕し、
特性劣化を来たすことになる。

【０００９】本発明は、前記従来の問題点を解決するべ
くなされたもので、半導体装置が搭載する半導体チップ
において、半導体基板の周縁部に沿って形成されている
電源配線の熱膨脹に起因する応力が、チップコーナ部に
位置するパッシベーション膜等に集中し該パッシベーシ
ョンにクラック等の欠陥が発生することを有効に防止す
ることができる、半導体装置を提供することを課題とす
る。

【００１０】

【課題を解決するための手段】本発明は、半導体基板の
周縁部に沿って電源配線が延在されている半導体チップ
を搭載した半導体装置において、上記電源配線のコーナ
部の外側近傍に隆起部を配設し、且つ、上記電源配線の
コーナ部の少なくとも外側端部を低く形成したことによ
り、前記課題を達成したものである。

【００１１】本発明は又、前記半導体装置において、電
源配線のコーナ部の２箇所以上を部分的に低くしたこと
により、前記課題を更に確実に達成したものである。

【００１２】

【作用】本発明においては、電源配線のコーナ部（以
下、配線コーナ部ともいう）の外側近傍に隆起部を形成
したので、電源配線の熱膨脹による伸びを該隆起部で抑
え込んで応力を吸収すると共に、配線コーナ部の少なく
とも外側端部を低くしたので、隆起部による電源配線の
伸びを抑え込むことによる応力吸収作用が一層確実に発
揮されることを可能とした。

【００１３】その結果、電源配線の熱膨脹に起因する応
力がチップコーナ部に集中することを防止することが可
能となり、該チップコーナー部に位置するパッシベーシ
ョン膜にクラック等の欠陥が発生することを有効に防止
することが可能となった。

【００１４】又、電源配線のコーナ部の２箇所以上を部
分的に低くする場合には、配線コーナ部を下に位置する
層間絶縁膜と噛み合った構造にすることができるので、
その噛み合い部分でも電源配線の伸びを有効に抑え込む
ことが可能となり、更に確実にチップコーナ部に位置す
るパッシベーション膜に対して応力が集中することを防
止できるため、該パッシベーション膜にクラック等の欠
陥が発生することを一層確実に防止することが可能とな
る。

【００１５】

【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。

【００１６】図１（Ａ）は、本発明に係る第１実施例の
半導体装置に搭載された半導体チップを示す、前記図５
に相当する拡大部分平面図であり、図１（Ｂ）は、同図
（Ａ）における配線コーナ部を拡大して示すＡ−Ａ断面
図である。

【００１７】本発明の半導体装置は、半導体基板の周縁
部に沿って延在されたアルミニウムからなる電源配線１
６が形成された半導体チップを搭載したものである。

【００１８】本実施例では、上記電源配線１６のコーナ
部１６Ａの外側近傍に、該コーナ部１６Ａの外側端部に
沿ってポリシリコン層（隆起部）２０が形成されてお
り、且つ電源配線１６の配線コーナ部１６Ａが、その延
在部（該配線コーナ部１６Ａを除く位置の電源配線部）
より低く形成されている。

【００１９】即ち、図１（Ｂ）の拡大部分断面図に示す
ように、シリコン単結晶からなる半導体基板（シリコン
基板）２２上には拡散層２４を間に挟んで内側ＬＯＣＯ
Ｓ層２６Ａと外側ＬＯＣＯＳ層２６Ｂとが配置され、該
外側ＬＯＣＯＳ層２６Ｂ上には前記ポリシリコン層２０
が敷設されている。又、内側ＬＯＣＯＳ層２６Ａと外側
ＬＯＣＯＳ層２６Ｂとの間の窪みには、該内側ＬＯＣＯ
Ｓ層２６Ａの領域から延在された電源配線１６のコーナ
部１６Ａが酸化ケイ素等からなる層間絶縁層２８を介し
て敷設されている。更に、上記電源配線１６上には、該
電源配線１６を初めとして他の配線や活性層１２におけ
る内部配線等を保護するための、例えばリンシリケイト
ガラスからなるパッシベーション膜３０が積層されてい
る。

【００２０】本実施例では、上述の如く、電源配線１６
のコーナ部（配線コーナ部）１６Ａの外側に、ポリシリ
コン層２０からなる隆起部を設けたので、該隆起部によ
り電源配線１６の長さ方向の側端部、即ち配線コーナ部
１６Ａの外側端１６Ｂを両方向とも確実に抑えることが
可能となるため、電源配線１６の長さ方向の熱膨脹に起
因する応力を吸収することができ、両長さ方向について
合成された応力がチップコーナ部１０Ａに位置するパッ
シベーション膜３０に集中することを防止できる。

【００２１】又、本実施例では、前記配線コーナ部１６
Ａを、他の電源配線部分より低くしてあるので、前記隆
起部による応力吸収作用を一層確実に発揮させることが
可能となる。

【００２２】又、本実施例の場合は、前記隆起部を構成
するポリシリコン層２０を、半導体チップ１０の製造プ
ロセスにおける、ポリシリコンからなる配線形成工程で
同時に形成することができるため、他に新たな工程を増
やす必要がない。

【００２３】更に、配線コーナ部１６Ａを低くするため
の両ＬＯＣＯＳ層２６Ａ、２６Ｂの間の窪みは、活性領
域１２にトランジスタ等を作り込むために行うエッチン
グ工程で同時に形成できるため、該配線コーナ部１６Ａ
を低くするためにも新たに工程を追加する必要がない。

【００２４】従って、本実施例の半導体装置は、従来通
りの製造方法で、しかも工程数を増やすことなく容易に
製造することができるという利点もある。

【００２５】図２は、本発明に係る第２実施例の半導体
装置に搭載された半導体チップに形成されている電源配
線のコーナ部近傍を拡大して示す拡大部分平面図であ
り、図３は、前記電源配線のコーナ部を拡大して示す図
２のＢ−Ｂ断面図である。

【００２６】本実施例の半導体装置に搭載されている半
導体チップは、電源配線１６のコーナ部１６Ａを除き、
実質的に前記第１実施例のものと同一である。

【００２７】本実施例における電源配線１６のコーナ部
１６Ａは、図２に示すように、斜線部分が低く形成さ
れ、斜線がないスリット形状部分は該コーナ部１６Ａ以
外の延在された電源配線部分と略同一の高さに形成され
ており、図３の断面図で示すように、配線コーナ部１６
Ａの外側端部１６Ｃを含む２箇所以上が低く形成された
ものである。

【００２８】この配線コーナ部１６Ａは、前記第１実施
例と同様にして形成できる。即ち、配線コーナ部１６Ａ
を低くするための窪みは、ＬＯＣＯＳ層２６をエッチン
グ形成する場合に使用するマスクを、該配線コーナ部１
６Ａに対応する形状にするだけで、全て前記第１実施例
の場合と同一の工程で形成することができる。

【００２９】本実施例の場合は、前記第１実施例と同様
に、電源配線の熱膨脹による伸びを、ポリシリコン層２
０からなる隆起部で確実に抑えることができると同時
に、配線コーナ部１６Ａを下層の絶縁層（ＬＯＣＯＳ層
２６Ｂ〜２６Ｅ及び中間絶縁層２８等）と噛み合った構
造になっているので、その噛み合い部分で電源配線１６
の長さ方向の伸びを更に確実に抑えることが可能とな
り、従って、本実施例の場合は、前記第１実施例に比べ
て一層確実に電源配線の熱膨脹に起因する応力を吸収で
き、該応力がチップコーナ部１０Ａのパッシベーション
膜３０に集中することによる、該パッシベーション膜３
０に生じるクラック等の欠陥の発生を効果的に防止する
ことができる。

【００３０】以上、本発明を具体的に説明したが、本発
明は、前記実施例に示したものに限られるものでなく、
その要旨を逸脱しない範囲で種々変更可能である。

【００３１】例えば、配線コーナ部の外側近傍に配設す
る隆起部は、ポリシリコン層で形成するものに限るもの
でなく、使用可能な任意の材料で形成することができ
る。

【００３２】又、隆起部を形成するために、新たな工程
を付加してもよい。

【００３３】又、配線コーナ部は、少なくともその外側
端部が他の電源配線部分より低ければよい。

【００３４】又、配線コーナ部の複数個所を低くする場
合の具体的形状は、特に制限されない。

【００３５】

【発明の効果】以上説明した通り、本発明によれば、半
導体装置に搭載されている半導体チップにおいて、半導
体基板の周縁部に沿って形成された電源配線の熱膨脹に
起因する応力が、チップコーナ部に位置するパッシベー
ション膜に集中し、該パッシベーションにクラック等の
欠陥が発生することを有効に防止することができる。従
って、半導体装置の信頼性を大幅に向上させることがで
きる。

【図面の簡単な説明】

【図１】図１（Ａ）は、第１実施例の半導体装置に搭載
された半導体チップを示す拡大部分平面図、図１（Ｂ）
は、同図（Ａ）におけるＡ−Ａ断面図である。

【図２】図２は、第２実施例の半導体装置に搭載された
半導体チップに形成された電源配線のコーナ部近傍を示
す拡大部分平面図である。

【図３】図３は、図２におけるＢ−Ｂ断面図である。

【図４】図４は、通常の半導体チップを示す概略平面図
である。

【図５】図５は、図４の半導体チップの要部を示す拡大
部分平面図である。

【符号の説明】

１０…半導体チップ、 １０Ａ…チップコーナ部、 １２…活性領域、 １４…Ｉ／Ｏセル、 １６…電源配線、 １６Ａ…配線コーナ部、 １８…ボンディングパッド、 ２０…ポリシリコン層、 ２２…半導体基板、 ２４…拡散層、 ２６…ＬＯＣＯＳ層、 ２６Ａ…内側ＬＯＣＯＳ層、 ２６Ｂ…外側ＬＯＣＯＳ層、 ２８…層間絶縁層、 ３０…パッシベーション膜。

Claims (2)

【特許請求の範囲】
1. 【請求項１】半導体基板の周縁部に沿って電源配線が延
   在されている半導体チップを搭載した半導体装置におい
   て、 上記電源配線のコーナ部の外側近傍に隆起部を配設し、
   且つ、 上記電源配線のコーナ部の少なくとも外側端部を低く形
   成したことを特徴とする半導体装置。
2. 【請求項２】請求項１において、 電源配線のコーナ部の２箇所以上を部分的に低くしたこ
   とを特徴とする半導体装置。