JPH056957A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH056957A JPH056957A JP18205191A JP18205191A JPH056957A JP H056957 A JPH056957 A JP H056957A JP 18205191 A JP18205191 A JP 18205191A JP 18205191 A JP18205191 A JP 18205191A JP H056957 A JPH056957 A JP H056957A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- wiring
- corner portion
- uneven shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路のコーナ部に位置するパッシ
ベーション膜に、電源用配線の熱膨脹に起因する応力が
集中することを有効に防止し、該パッシベーションに亀
裂が発生することを防止する。 【構成】 半導体集積回路１０の周辺部に配設された電
源用配線１６のコーナ部分１６Ａを、半導体基板２４の
上方にポリシリコン層２２を配設し、該ポリシリコン層
２２の上に電源用配線１６を層間絶縁膜２６、２８を介
して配設することにより、該コーナ部分１６Ａを凹凸形
状とする。この凹凸形状により、電源用配線１６の長さ
方向の伸びを抑え込み、該電源用配線１６の熱膨脹に起
因する応力が半導体集積回路コーナ部に位置するパッシ
ベーション膜２０に集中することを防止する。
ベーション膜に、電源用配線の熱膨脹に起因する応力が
集中することを有効に防止し、該パッシベーションに亀
裂が発生することを防止する。 【構成】 半導体集積回路１０の周辺部に配設された電
源用配線１６のコーナ部分１６Ａを、半導体基板２４の
上方にポリシリコン層２２を配設し、該ポリシリコン層
２２の上に電源用配線１６を層間絶縁膜２６、２８を介
して配設することにより、該コーナ部分１６Ａを凹凸形
状とする。この凹凸形状により、電源用配線１６の長さ
方向の伸びを抑え込み、該電源用配線１６の熱膨脹に起
因する応力が半導体集積回路コーナ部に位置するパッシ
ベーション膜２０に集中することを防止する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板の周辺部に
アルミニウム等からなる電源用配線が配設された半導体
集積回路に関し、特に電源用配線の熱膨脹に起因して半
導体集積回路のコーナ部に位置するパッシベーション膜
に集中する応力を低減し、信頼性を向上した半導体集積
回路に関する。
アルミニウム等からなる電源用配線が配設された半導体
集積回路に関し、特に電源用配線の熱膨脹に起因して半
導体集積回路のコーナ部に位置するパッシベーション膜
に集中する応力を低減し、信頼性を向上した半導体集積
回路に関する。
【０００２】
【従来の技術】半導体集積回路は、一般に、図５に示す
ような四角形状をしており、例えば樹脂封止型半導体装
置であれば該半導体集積回路１０は樹脂パッケージ内に
封止された状態で使用される。
ような四角形状をしており、例えば樹脂封止型半導体装
置であれば該半導体集積回路１０は樹脂パッケージ内に
封止された状態で使用される。
【０００３】上記半導体集積回路１０は、通常、シリコ
ン（Ｓi ）単結晶からなる半導体基板の一主面にトラン
ジスタ等の内部回路が作り込まれた活性領域１２が形成
されており、該半導体集積回路１０の周辺部には上記内
部回路と外部との電気的導通を作るためのＩ／Ｏ（入出
力）セル１４が形成されている。
ン（Ｓi ）単結晶からなる半導体基板の一主面にトラン
ジスタ等の内部回路が作り込まれた活性領域１２が形成
されており、該半導体集積回路１０の周辺部には上記内
部回路と外部との電気的導通を作るためのＩ／Ｏ（入出
力）セル１４が形成されている。
【０００４】上記入出力セル１４の内側領域には、図６
の拡大部分平面図に示すように、半導体集積回路の周縁
部に沿って延在するアルミニウム（Ａl ）薄膜からなる
電源用配線１６が配設されており、その外側領域には外
部配線を接続するためのボンディングパッド１８が形成
されている。
の拡大部分平面図に示すように、半導体集積回路の周縁
部に沿って延在するアルミニウム（Ａl ）薄膜からなる
電源用配線１６が配設されており、その外側領域には外
部配線を接続するためのボンディングパッド１８が形成
されている。
【０００５】上記電源用配線１６は、通常、層間絶縁膜
上に被着形成されている。又、上記電源用配線１６上に
は、該電源用配線１６をはじめとして内部の活性領域１
２等をも湿気等から保護するために、リンシリケートガ
ラス（ＰＳＧ）等の絶縁膜からなるパッシベーション膜
が積層されている。
上に被着形成されている。又、上記電源用配線１６上に
は、該電源用配線１６をはじめとして内部の活性領域１
２等をも湿気等から保護するために、リンシリケートガ
ラス（ＰＳＧ）等の絶縁膜からなるパッシベーション膜
が積層されている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記半
導体集積回路では、その動作時等における発熱等に伴な
う温度変化により、電源配線１６（例えばアルミニウ
ム）とパッシベーション膜２０（例えばリンシリケート
ガラス）とでは熱膨脹係数が大きく異なるため、該両者
の熱膨脹の差に起因する応力が発生する。
導体集積回路では、その動作時等における発熱等に伴な
う温度変化により、電源配線１６（例えばアルミニウ
ム）とパッシベーション膜２０（例えばリンシリケート
ガラス）とでは熱膨脹係数が大きく異なるため、該両者
の熱膨脹の差に起因する応力が発生する。
【０００７】上記電源用配線１６ではその長さ方向の伸
びが大きいため、そのコーナ部分（以下、配線コーナ部
ともいう）１６Ａには、図６に矢印で示すように両長さ
方向の伸びに起因する応力が作用するため、両方向の応
力が合成されて該配線コーナ部１６Ａに近接するパッシ
ベーション膜２０、即ち、半導体集積回路のコーナ部１
０Ａに位置するパッシベーション膜２０に集中するた
め、該パッシベーション２０に亀裂が発生し、ひいては
該パッシベーション膜２０に剥離が生じるという問題が
ある。
びが大きいため、そのコーナ部分（以下、配線コーナ部
ともいう）１６Ａには、図６に矢印で示すように両長さ
方向の伸びに起因する応力が作用するため、両方向の応
力が合成されて該配線コーナ部１６Ａに近接するパッシ
ベーション膜２０、即ち、半導体集積回路のコーナ部１
０Ａに位置するパッシベーション膜２０に集中するた
め、該パッシベーション２０に亀裂が発生し、ひいては
該パッシベーション膜２０に剥離が生じるという問題が
ある。
【０００８】特に、樹脂封止型半導体装置の場合には、
半導体集積回路のコーナ部１０Ａに樹脂と半導体基板と
の熱膨脹係数の違いによる応力も加わるため一層亀裂等
が発生し易く、このようにパッシベーション膜２０に亀
裂が生じると電源配線１６や他の配線ひいては活性領域
１２まで腐食させ、半導体集積回路の特性劣化を生じさ
せることになる。
半導体集積回路のコーナ部１０Ａに樹脂と半導体基板と
の熱膨脹係数の違いによる応力も加わるため一層亀裂等
が発生し易く、このようにパッシベーション膜２０に亀
裂が生じると電源配線１６や他の配線ひいては活性領域
１２まで腐食させ、半導体集積回路の特性劣化を生じさ
せることになる。
【０００９】本発明は、前記従来の問題点を解決するべ
くなされたもので、半導体集積回路のコーナ部に位置す
るパッシベーション膜に電源配線の熱膨脹に起因して発
生する応力が集中することを有効に防止し、信頼性を向
上した半導体集積回路を提供することを課題とする。
くなされたもので、半導体集積回路のコーナ部に位置す
るパッシベーション膜に電源配線の熱膨脹に起因して発
生する応力が集中することを有効に防止し、信頼性を向
上した半導体集積回路を提供することを課題とする。
【００１０】
【課題を解決するための手段】本発明は、半導体基板の
周辺部に電源用配線が配設されている半導体集積回路に
おいて、上記電源用配線のコーナ部分を凹凸形状にした
ことにより、前記課題を達成したものである。
周辺部に電源用配線が配設されている半導体集積回路に
おいて、上記電源用配線のコーナ部分を凹凸形状にした
ことにより、前記課題を達成したものである。
【００１１】本発明は、又、上記コーナ部分の凹凸形状
を、電源用配線の下方に多結晶シリコン層を配設して形
成することにより、同様に前記課題を達成したものであ
る。
を、電源用配線の下方に多結晶シリコン層を配設して形
成することにより、同様に前記課題を達成したものであ
る。
【００１２】本発明は、更に、上記コーナ部分の凹凸形
状を、電源用配線が被着される絶縁層を凹凸形状にして
形成することにより、同様に前記課題を達成したもので
ある。
状を、電源用配線が被着される絶縁層を凹凸形状にして
形成することにより、同様に前記課題を達成したもので
ある。
【００１３】
【作用】本発明においては、電源用配線のコーナ部分を
凹凸形状にしたので、該コーナ部分で電源用配線の熱膨
脹による伸びを確実に抑え込むことが可能となり、その
結果該熱膨脹に起因する応力を吸収することが可能とな
るため、上記コーナー部分近傍のパッシベーション膜に
亀裂等が発生することを有効に防止することが可能とな
る。
凹凸形状にしたので、該コーナ部分で電源用配線の熱膨
脹による伸びを確実に抑え込むことが可能となり、その
結果該熱膨脹に起因する応力を吸収することが可能とな
るため、上記コーナー部分近傍のパッシベーション膜に
亀裂等が発生することを有効に防止することが可能とな
る。
【００１４】又、上記コーナ部分の下方にポリシリコン
層（多結晶シリコン層）を部分的に配設する場合には、
該コーナ部分の凹凸を容易に形成することが可能とな
る。
層（多結晶シリコン層）を部分的に配設する場合には、
該コーナ部分の凹凸を容易に形成することが可能とな
る。
【００１５】更に、上記コーナ部分の下地である絶縁膜
を予め凹凸形状にしておく場合には、その上に電源用配
線を形成するだけでそのコーナ部分の凹凸形状を容易に
形成することができる。
を予め凹凸形状にしておく場合には、その上に電源用配
線を形成するだけでそのコーナ部分の凹凸形状を容易に
形成することができる。
【００１６】
【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。
細に説明する。
【００１７】図１（Ａ）は、本発明に係る第１実施例の
半導体集積回路における電源配線のコーナ部分とその近
傍を拡大して示す部分平面図、図１（Ｂ）は、同図
（Ａ）のＡ−Ａ線断面を拡大して示す部分断面図であ
る。
半導体集積回路における電源配線のコーナ部分とその近
傍を拡大して示す部分平面図、図１（Ｂ）は、同図
（Ａ）のＡ−Ａ線断面を拡大して示す部分断面図であ
る。
【００１８】本実施例の半導体集積回路は、電源用配線
１６のコーナ部分（配線コーナ部）１６Ａを除き、前記
図５及び６に示したものと実質的に同一である。
１６のコーナ部分（配線コーナ部）１６Ａを除き、前記
図５及び６に示したものと実質的に同一である。
【００１９】本実施例の半導体集積回路における配線コ
ーナ部１６Ａは、その下に図１に示すように、該配線コ
ーナ部１６の縁の形状に沿って屈曲した２条のポリシリ
コン層２２を配設することにより凹凸形状としたもので
ある。
ーナ部１６Ａは、その下に図１に示すように、該配線コ
ーナ部１６の縁の形状に沿って屈曲した２条のポリシリ
コン層２２を配設することにより凹凸形状としたもので
ある。
【００２０】即ち、図１（Ｂ）に示すように、上記ポリ
シリコン層２２が、シリコン単結晶からなる半導体基板
２４の上方に位置する層間絶縁膜２６に配設され、この
ポリシリコン層２２上に層間絶縁膜２８を介して上記配
線コーナ部１６Ａが配設され、該配線コーナ部１６Ａ上
に更にパッシベーション膜２０が配設されている。その
結果、上記ポリシリコン層２２で形成された凹凸形状が
上記配線コーナ部１６Ａにも反映し、該配線コーナ部１
６Ａが凹凸形状となっている。
シリコン層２２が、シリコン単結晶からなる半導体基板
２４の上方に位置する層間絶縁膜２６に配設され、この
ポリシリコン層２２上に層間絶縁膜２８を介して上記配
線コーナ部１６Ａが配設され、該配線コーナ部１６Ａ上
に更にパッシベーション膜２０が配設されている。その
結果、上記ポリシリコン層２２で形成された凹凸形状が
上記配線コーナ部１６Ａにも反映し、該配線コーナ部１
６Ａが凹凸形状となっている。
【００２１】本実施例では、上述の如く、配線コーナ部
１６Ａを凹凸形状にしたので、直交する２つの長さ方向
における熱膨脹による電源用配線１６の伸びを該配線コ
ーナ部１６Ａで抑え込むことが可能となり、熱膨脹に起
因する応力を吸収することが可能となる。
１６Ａを凹凸形状にしたので、直交する２つの長さ方向
における熱膨脹による電源用配線１６の伸びを該配線コ
ーナ部１６Ａで抑え込むことが可能となり、熱膨脹に起
因する応力を吸収することが可能となる。
【００２２】従って、本実施例によれば、電源用配線１
６の熱膨脹に起因する応力が半導体集積回路１０のコー
ナ部１０Ａに位置するパッシベーション膜２０に集中す
ることを効果的に防止できるので、該パッシベーション
膜２０に亀裂や剥離等の欠陥が生じることを確実に防止
することができる。又、上記ポリシリコン層２２は、通
常の製造工程でポリシリコンからなる内部配線を形成す
る際に同時に形成することができるため、新たな工程を
必要としない利点がある。
６の熱膨脹に起因する応力が半導体集積回路１０のコー
ナ部１０Ａに位置するパッシベーション膜２０に集中す
ることを効果的に防止できるので、該パッシベーション
膜２０に亀裂や剥離等の欠陥が生じることを確実に防止
することができる。又、上記ポリシリコン層２２は、通
常の製造工程でポリシリコンからなる内部配線を形成す
る際に同時に形成することができるため、新たな工程を
必要としない利点がある。
【００２３】図２は、本発明に係る第２実施例の半導体
集積回路における電源用配線のコーナ部分及びその近傍
を示す拡大部分平面図である。
集積回路における電源用配線のコーナ部分及びその近傍
を示す拡大部分平面図である。
【００２４】本実施例は、配線コーナ部１６Ａに凹凸形
状を形成するためのポリシリコン層２２を、複数の短尺
形状とした以外は、上記第１実施例の場合と実質的に同
一である。
状を形成するためのポリシリコン層２２を、複数の短尺
形状とした以外は、上記第１実施例の場合と実質的に同
一である。
【００２５】本実施例によっても、上記第１実施例と同
様の効果が得られる。
様の効果が得られる。
【００２６】図３は、本発明に係る第３実施例の半導体
集積回路の要部を示す、前記図１（Ｂ）に相当する拡大
部分断面図である。
集積回路の要部を示す、前記図１（Ｂ）に相当する拡大
部分断面図である。
【００２７】本実施例は、半導体基板２４上に位置する
ＬＯＣＯＳ層（絶縁膜）２７の間に窪み２７Ａを形成
し、該ＬＯＣＯＳ層２７からなる凹凸形状を配線コーナ
部１６Ａに反映させ、該配線コーナ部１６Ａを凹凸形状
とした以外は、前記第１実施例の半導体集積回路と実質
的に同一である。
ＬＯＣＯＳ層（絶縁膜）２７の間に窪み２７Ａを形成
し、該ＬＯＣＯＳ層２７からなる凹凸形状を配線コーナ
部１６Ａに反映させ、該配線コーナ部１６Ａを凹凸形状
とした以外は、前記第１実施例の半導体集積回路と実質
的に同一である。
【００２８】本実施例の場合は、活性領域１２にトラン
ジスタ等を作り込む際に行うＬＯＣＯＳ層２７をエッチ
ング形成する際に上記窪み２７Ａを同時に形成できるた
め、ポリシリコン層を用いることなく配線コーナ部１６
Ａに凹凸形状を形成することができる。なお、図中符号
３０は、活性領域１２を形成する際に同時に形成された
拡散層である。
ジスタ等を作り込む際に行うＬＯＣＯＳ層２７をエッチ
ング形成する際に上記窪み２７Ａを同時に形成できるた
め、ポリシリコン層を用いることなく配線コーナ部１６
Ａに凹凸形状を形成することができる。なお、図中符号
３０は、活性領域１２を形成する際に同時に形成された
拡散層である。
【００２９】図４は、本発明に係る第４実施例の半導体
集積回路の要部を示す前記図１（Ｂ）に相当する拡大部
分断面図である。
集積回路の要部を示す前記図１（Ｂ）に相当する拡大部
分断面図である。
【００３０】本実施例は、ＬＯＣＯＳ層２７の間に窪み
２７Ａを形成すると同時に、ポリシリコン層２２をも配
設し、これら両者による凹凸形状を配線コーナ部１６Ａ
に反映させ、該配線コーナ部１６Ａを凹凸形状とした以
外は、前記第１実施例と実質的に同一である。
２７Ａを形成すると同時に、ポリシリコン層２２をも配
設し、これら両者による凹凸形状を配線コーナ部１６Ａ
に反映させ、該配線コーナ部１６Ａを凹凸形状とした以
外は、前記第１実施例と実質的に同一である。
【００３１】本実施例によれば、配線コーナ部１６Ａの
凹凸形状を更に明確にすることができるので、一層効果
的に応力を吸収することが可能となる。又、本実施例の
場合も、新たな工程を加えることなく、従来の製造工程
をそのまま適用するだけで配線コーナ部１６Ａの凹凸形
状を容易に形成することができる。
凹凸形状を更に明確にすることができるので、一層効果
的に応力を吸収することが可能となる。又、本実施例の
場合も、新たな工程を加えることなく、従来の製造工程
をそのまま適用するだけで配線コーナ部１６Ａの凹凸形
状を容易に形成することができる。
【００３２】以上、本発明について具体的に説明した
が、本発明は、前記実施例に示したものに限られるもの
でなく、その要旨を逸脱しない範囲で種々変更可能であ
る。
が、本発明は、前記実施例に示したものに限られるもの
でなく、その要旨を逸脱しない範囲で種々変更可能であ
る。
【００３３】例えば、配線コーナ部に凹凸形状を形成す
るために使用する材料としてはポリシリコンに限られな
い。
るために使用する材料としてはポリシリコンに限られな
い。
【００３４】又、その形状も任意に変更可能である。
【００３５】又、配線コーナ部に凹凸形状を形成する方
法も、前記実施例に示したものに限られるものでない。
法も、前記実施例に示したものに限られるものでない。
【００３６】
【発明の効果】以上説明した通り、本発明によれば、半
導体集積回路のコーナ部に位置するパッシベーション膜
に、電源用配線の熱膨脹に起因して発生する応力が集中
することを有効防止にすることができる。従って、半導
体集積回路の特性劣化を防止することが可能となり、そ
の信頼性を大幅に向上することが可能となる。
導体集積回路のコーナ部に位置するパッシベーション膜
に、電源用配線の熱膨脹に起因して発生する応力が集中
することを有効防止にすることができる。従って、半導
体集積回路の特性劣化を防止することが可能となり、そ
の信頼性を大幅に向上することが可能となる。
【図１】図１（Ａ）は、第１実施例の半導体集積回路の
要部を示す拡大部分平面図、図１（Ｂ）は、同図（Ａ）
のＡ−Ａ線断面を示す拡大部分断面図である。
要部を示す拡大部分平面図、図１（Ｂ）は、同図（Ａ）
のＡ−Ａ線断面を示す拡大部分断面図である。
【図２】図２は、第２実施例の半導体集積回路の要部を
示す、図１（Ａ）に相当する拡大部分平面図である。
示す、図１（Ａ）に相当する拡大部分平面図である。
【図３】図３は、第３実施例の半導体集積回路の要部を
示す、図１（Ｂ）に相当する拡大部分断面図である。
示す、図１（Ｂ）に相当する拡大部分断面図である。
【図４】図４は、第３実施例の半導体集積回路の要部を
示す、図１（Ｂ）に相当する拡大部分断面図である。
示す、図１（Ｂ）に相当する拡大部分断面図である。
【図５】図５は、半導体集積回路の全体を示す概略平面
図である。
図である。
【図６】図６は、上記半導体集積回路の要部を示す拡大
部分平面図である。
部分平面図である。
１０…半導体集積回路、
１０Ａ…コーナ部、
１２…活性領域、
１４…Ｉ／Ｏセル、
１６…電源用配線、
１６Ａ…コーナ部分（配線コーナ部）、
１８…ボンディングパッド、
２０…パッシベーション膜、
２２…ポリシリコン層、
２４…半導体基板、
２６、２８…層間絶縁膜、
２７…ＬＯＣＯＳ層、
２７Ａ…窪み、
３０…拡散層。
Claims (3)
- 【請求項１】半導体基板の周辺部に電源用配線が配設さ
れている半導体集積回路において、上記電源用配線のコ
ーナ部分を凹凸形状にしたことを特徴とする半導体集積
回路。 - 【請求項２】請求項１において、上記コーナ部分の凹凸
形状を、電源用配線の下方に多結晶シリコン層を配設し
て形成することを特徴とする半導体集積回路。 - 【請求項３】請求項１において、上記コーナ部分の凹凸
形状を、電源用配線が被着される絶縁層を凹凸形状にし
て形成することを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18205191A JPH056957A (ja) | 1991-06-26 | 1991-06-26 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18205191A JPH056957A (ja) | 1991-06-26 | 1991-06-26 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH056957A true JPH056957A (ja) | 1993-01-14 |
Family
ID=16111481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18205191A Pending JPH056957A (ja) | 1991-06-26 | 1991-06-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH056957A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005051091A (ja) * | 2003-07-30 | 2005-02-24 | Nec Kansai Ltd | 縦型電界効果トランジスタ及びその製造方法 |
-
1991
- 1991-06-26 JP JP18205191A patent/JPH056957A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005051091A (ja) * | 2003-07-30 | 2005-02-24 | Nec Kansai Ltd | 縦型電界効果トランジスタ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5288661A (en) | Semiconductor device having bonding pad comprising buffer layer | |
| JPH1064901A (ja) | 半導体チップパッケージ素子 | |
| JPH0228894B2 (ja) | ||
| JPH0936166A (ja) | ボンディングパッド及び半導体装置 | |
| US7847403B2 (en) | Semiconductor device having no cracks in one or more layers underlying a metal line layer | |
| JPH05226339A (ja) | 樹脂封止半導体装置 | |
| JPH0590452A (ja) | 樹脂封止型半導体装置 | |
| JPH056957A (ja) | 半導体集積回路 | |
| JP2749241B2 (ja) | 半導体集積回路 | |
| JPH0513678A (ja) | 半導体装置 | |
| JPH056940A (ja) | 樹脂封止型半導体装置 | |
| JP2001210688A (ja) | 検査マークを備えた半導体装置 | |
| US6204557B1 (en) | Reduction of topside movement during temperature cycles | |
| JPS61232646A (ja) | 樹脂封止型半導体集積回路装置 | |
| JP2737952B2 (ja) | 半導体装置 | |
| JPH0541377A (ja) | 半導体装置 | |
| JP2533293B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3099573B2 (ja) | 半導体装置 | |
| JP3098333B2 (ja) | 半導体装置 | |
| JP2003224275A (ja) | 半導体装置 | |
| JPH02168656A (ja) | 樹脂封止型半導体集積回路 | |
| JPS60242643A (ja) | 電子部品の配線 | |
| JP3328228B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01309333A (ja) | 樹脂封止型半導体装置 | |
| JPH061777B2 (ja) | 半導体集積回路装置 |