JPH02168656A - 樹脂封止型半導体集積回路 - Google Patents
樹脂封止型半導体集積回路Info
- Publication number
- JPH02168656A JPH02168656A JP32417488A JP32417488A JPH02168656A JP H02168656 A JPH02168656 A JP H02168656A JP 32417488 A JP32417488 A JP 32417488A JP 32417488 A JP32417488 A JP 32417488A JP H02168656 A JPH02168656 A JP H02168656A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- resin
- chip
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 230000001681 protective effect Effects 0.000 claims abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 10
- 239000011347 resin Substances 0.000 abstract description 8
- 229920005989 resin Polymers 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- 238000007789 sealing Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- 102100025490 Slit homolog 1 protein Human genes 0.000 description 3
- 101710123186 Slit homolog 1 protein Proteins 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に樹脂封止型半導体
集積回路に関する。
集積回路に関する。
従来の樹脂封止型半導体集積回路は、封止樹脂表面から
の水分の侵入によるＡｌ配線の腐食断線を防ぐ為、半導
体集積回路チップの表面に保護膜（主として窒化シリコ
ン膜）があり、さらにそのチップを包み込むように樹脂
で封止されている構造となっていた。
の水分の侵入によるＡｌ配線の腐食断線を防ぐ為、半導
体集積回路チップの表面に保護膜（主として窒化シリコ
ン膜）があり、さらにそのチップを包み込むように樹脂
で封止されている構造となっていた。
上述した従来の樹脂封止型半導体集積回路は、大チップ
化しようとした場合、半導体集積回路チップと樹脂の熱
膨張係数の差によって、熱ストレスによるチップクラッ
クや、Ａｊ２配線の移動に起因する特性不良が発生する
という欠点がある。−方、樹脂の材質を変え、応力の発
生が少ないものを選ぶと、今度は、充填性が悪くなりか
えって耐湿性が弱くなる。
化しようとした場合、半導体集積回路チップと樹脂の熱
膨張係数の差によって、熱ストレスによるチップクラッ
クや、Ａｊ２配線の移動に起因する特性不良が発生する
という欠点がある。−方、樹脂の材質を変え、応力の発
生が少ないものを選ぶと、今度は、充填性が悪くなりか
えって耐湿性が弱くなる。
本発明の目的は、大チップ化が可能な樹脂封止型半導体
集積回路を提供することにある。
集積回路を提供することにある。
本発明の樹脂封止型半導体集積回路は、半導体集積回路
チップの表面を覆う保護膜のコーナー部の１部が除去さ
れているというものである。
チップの表面を覆う保護膜のコーナー部の１部が除去さ
れているというものである。
次に、本発明について図面を参照して説明する。
第１図（ａ）は本発明の第１の実施例の上面図、第１図
（ｂ）は第１図（ａ）のｘ−ｘ’線線断断面図あり、大
チップのコーナー部を示している。
（ｂ）は第１図（ａ）のｘ−ｘ’線線断断面図あり、大
チップのコーナー部を示している。
半導体基板内にトランジスタを形成した後、酸化シリコ
ン膜５を形成する０次にこの酸化シリコン膜５上にＡ、
Ｑ配線３を形成する。次に保護膜２として窒化シリコン
膜を形成した後、ポンディングパッド部のエツチングと
同時に窒化シリコン膜にスリット１を形成する。
ン膜５を形成する０次にこの酸化シリコン膜５上にＡ、
Ｑ配線３を形成する。次に保護膜２として窒化シリコン
膜を形成した後、ポンディングパッド部のエツチングと
同時に窒化シリコン膜にスリット１を形成する。
次にこの半導体集積回路チップをリードフレームにマウ
ントした後、ボンディングし、さらに樹脂封止（６）を
行って、半導体集積回路が出来上る。ここでこの半導体
集積回路を急熱、急冷した場合、封止樹脂６と半導体集
積回路チップ４との間に応力が発生する。しかしながら
、窒化シリコン膜（２）にスリット１が形成されている
為、窒化シリコン膜にクラックが発生せず、又スリット
１が応力を軽減させるのでＡｆｆｌ配線３はほとんど移
動しない。
ントした後、ボンディングし、さらに樹脂封止（６）を
行って、半導体集積回路が出来上る。ここでこの半導体
集積回路を急熱、急冷した場合、封止樹脂６と半導体集
積回路チップ４との間に応力が発生する。しかしながら
、窒化シリコン膜（２）にスリット１が形成されている
為、窒化シリコン膜にクラックが発生せず、又スリット
１が応力を軽減させるのでＡｆｆｌ配線３はほとんど移
動しない。
例えば、半導体集積回路チップが５ｍｍＸ５ｍｍの場合
、幅２０μｍの鍵形のスリットを数本膜ければよい。
、幅２０μｍの鍵形のスリットを数本膜ければよい。
第２図は本発明の第２の実施例の上面図である。保護膜
２の窒化シリコン膜を形成した後、ポンディングパッド
部のエツチングと同時に窒化シリコン膜を選択的に除去
して短形孔１’（０，４−）を設ける。この実施例は、
除去部が矩形状で大きい為、ホトレジスト工程からの制
約を全くうけないという利点がある。
２の窒化シリコン膜を形成した後、ポンディングパッド
部のエツチングと同時に窒化シリコン膜を選択的に除去
して短形孔１’（０，４−）を設ける。この実施例は、
除去部が矩形状で大きい為、ホトレジスト工程からの制
約を全くうけないという利点がある。
このようなコーナー部の除去はポンディングパッドの露
出工程と同時に行うことができるので工程数の増加は伴
なわない。
出工程と同時に行うことができるので工程数の増加は伴
なわない。
以上説明したように本発明は、半導体集積回路チップの
保護膜のコーナー部の１部を除去することにより、熱ス
トレスによる、カバークラックおよびＡｆｆｌ配線の移
動を軽減でき、樹脂封止形半導体集積回路の大チップ化
が可能となる効果がある。
保護膜のコーナー部の１部を除去することにより、熱ス
トレスによる、カバークラックおよびＡｆｆｌ配線の移
動を軽減でき、樹脂封止形半導体集積回路の大チップ化
が可能となる効果がある。
第１図（ａ）は本発明の第１の実施例の上面図、第１図
（ｂ）は第１図（ａ）のｘ−ｘ’線線断断面図第２図は
本発明の第２の実施例の上面図である。 １・・・スリット、１′・・・短形孔、２・・・保護膜
、３・・・Ａ１配線、４・・・半導体集積回路チップ、
５・・・酸化シリコン膜、６・・・封止樹脂。
（ｂ）は第１図（ａ）のｘ−ｘ’線線断断面図第２図は
本発明の第２の実施例の上面図である。 １・・・スリット、１′・・・短形孔、２・・・保護膜
、３・・・Ａ１配線、４・・・半導体集積回路チップ、
５・・・酸化シリコン膜、６・・・封止樹脂。
Claims (1)
- 半導体集積回路チップの表面を覆う保護膜のコーナー部
の１部が除去されていることを特徴とする樹脂封止型半
導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32417488A JPH02168656A (ja) | 1988-12-21 | 1988-12-21 | 樹脂封止型半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32417488A JPH02168656A (ja) | 1988-12-21 | 1988-12-21 | 樹脂封止型半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02168656A true JPH02168656A (ja) | 1990-06-28 |
Family
ID=18162920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32417488A Pending JPH02168656A (ja) | 1988-12-21 | 1988-12-21 | 樹脂封止型半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02168656A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5804883A (en) * | 1995-07-13 | 1998-09-08 | Samsung Electronics Co., Ltd. | Bonding pad in semiconductor device |
| JP2006318989A (ja) * | 2005-05-10 | 2006-11-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
1988
- 1988-12-21 JP JP32417488A patent/JPH02168656A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5804883A (en) * | 1995-07-13 | 1998-09-08 | Samsung Electronics Co., Ltd. | Bonding pad in semiconductor device |
| JP2006318989A (ja) * | 2005-05-10 | 2006-11-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| US5023699A (en) | Resin molded type semiconductor device having a conductor film | |
| JP3287346B2 (ja) | 半導体装置 | |
| JPH07183325A (ja) | 円形の被露出領域を有するボンディング・パッドとその方法 | |
| JPH1064901A (ja) | 半導体チップパッケージ素子 | |
| US8786092B2 (en) | Semiconductor integrated circuit device | |
| JP4095123B2 (ja) | ボンディングパット及び半導体装置の製造方法 | |
| US6812581B2 (en) | Chip size package with stress relieving internal terminal | |
| US5552639A (en) | Resin molded type semiconductor device having a conductor film | |
| JPH02168656A (ja) | 樹脂封止型半導体集積回路 | |
| JPH0629384A (ja) | 集積回路の成形化合物の動きを防止する方法 | |
| JP2012204808A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100556351B1 (ko) | 반도체 소자의 금속 패드 및 금속 패드 본딩 방법 | |
| JPS62193263A (ja) | 樹脂封止型半導体装置 | |
| KR20070081007A (ko) | 코팅층을 갖는 반도체 칩 패키지와 그 제조 방법 | |
| JPH04340751A (ja) | 樹脂封止型半導体装置 | |
| JPH0870067A (ja) | 半導体装置 | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| JPH02297953A (ja) | 半導体装置 | |
| JPH03136351A (ja) | 半導体集積回路 | |
| JP2757870B2 (ja) | 半導体装置 | |
| JPS60254756A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH01194446A (ja) | 半導体チップの樹脂封止用セラミック基板 | |
| JPH05226404A (ja) | 半導体装置 | |
| US6252309B1 (en) | Packaged semiconductor substrate |