JP2012204808A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012204808A JP2012204808A JP2011070977A JP2011070977A JP2012204808A JP 2012204808 A JP2012204808 A JP 2012204808A JP 2011070977 A JP2011070977 A JP 2011070977A JP 2011070977 A JP2011070977 A JP 2011070977A JP 2012204808 A JP2012204808 A JP 2012204808A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- substrate
- semiconductor device
- etching solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 239000002184 metal Substances 0.000 claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 56
- 239000000243 solution Substances 0.000 claims abstract description 45
- 238000002347 injection Methods 0.000 claims abstract description 30
- 239000007924 injection Substances 0.000 claims abstract description 30
- 150000001875 compounds Chemical class 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 230000001681 protective effect Effects 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 5
- 230000008859 change Effects 0.000 abstract description 13
- 238000000465 moulding Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 51
- 229910004298 SiO 2 Inorganic materials 0.000 description 29
- 238000001459 lithography Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】モールド成型によりパッケージ化されてなる半導体装置において、パッケージからのストレスに起因する半導体デバイスの特性変化のさらなる抑制を図る。
【解決手段】Ｓｉ−ＬＳＩ２０２ａ、２０２ｂ全体をＳｉＯ2膜２０５とＳｉＮ膜２０６とで覆い、２つのＳｉ−ＬＳＩ２０２ａ、２０２ｂ間のＳｉ基板２０１表面に、化合物半導体デバイスからなるホール素子２０８の感磁部を形成する。ホール素子２０８とＳｉ−ＬＳＩ２０２ａ、２０２ｂとを金属配線２１０で接続した後、ＳｉＮ膜２１１、ＳｉＯ2膜２１２を形成して平坦化し、その上にＡｌ配線２１３を形成する。基板上面からみて、Ａｌ配線２１３の、ホール素子２０８と重なる領域にエッチング溶液注入穴２１４を形成しここからエッチング溶液を注入してＡｌ配線２１３の下部のＳｉＯ2膜２１２を除去し中空部２１５を形成する。
【選択図】 図１
【解決手段】Ｓｉ−ＬＳＩ２０２ａ、２０２ｂ全体をＳｉＯ2膜２０５とＳｉＮ膜２０６とで覆い、２つのＳｉ−ＬＳＩ２０２ａ、２０２ｂ間のＳｉ基板２０１表面に、化合物半導体デバイスからなるホール素子２０８の感磁部を形成する。ホール素子２０８とＳｉ−ＬＳＩ２０２ａ、２０２ｂとを金属配線２１０で接続した後、ＳｉＮ膜２１１、ＳｉＯ2膜２１２を形成して平坦化し、その上にＡｌ配線２１３を形成する。基板上面からみて、Ａｌ配線２１３の、ホール素子２０８と重なる領域にエッチング溶液注入穴２１４を形成しここからエッチング溶液を注入してＡｌ配線２１３の下部のＳｉＯ2膜２１２を除去し中空部２１５を形成する。
【選択図】 図１
Description
本発明は、半導体装置および半導体装置の製造方法に関する。
従来、電流センサや位置センサなどの電子部品は、主にプラスチックパッケージの形態で供給されており、例えば、半導体基板上に形成した半導体装置全体をモールド成型することによりパッケージ化されている（例えば、特許文献１参照）。
近年、電流センサや位置センサなどの電子部品に対する検出精度の向上が望まれており、これに応えるために、パッケージ化した最終形態後の特性変動を抑制することが強く求められている。
近年、電流センサや位置センサなどの電子部品に対する検出精度の向上が望まれており、これに応えるために、パッケージ化した最終形態後の特性変動を抑制することが強く求められている。
ところで、このように電子部品をパッケージ化した後の、最終形態後に生じる特性変動の主たる原因は、パッケージのモールド材料の熱収縮や、吸湿によるストレス変化などが挙げられる。
前述のような、特性変動抑制の要望に応えるため、モールド材料を変更すること、すなわち、異種材料間の線膨張係数差の低減、或いは吸湿しにくい材料を選定することにより、モールド材料の熱収縮を抑制する方法、或いは、パッケージに作用する応力をブロックする層を挿入すること、すなわち、応力をブロックする層を挿入することによってホール素子など検出部本体に応力が伝達されることを回避することでパッケージから作用する応力により半導体デバイスの特性変動が生じることを回避する方法などの対策が考えられている。
前述のような、特性変動抑制の要望に応えるため、モールド材料を変更すること、すなわち、異種材料間の線膨張係数差の低減、或いは吸湿しにくい材料を選定することにより、モールド材料の熱収縮を抑制する方法、或いは、パッケージに作用する応力をブロックする層を挿入すること、すなわち、応力をブロックする層を挿入することによってホール素子など検出部本体に応力が伝達されることを回避することでパッケージから作用する応力により半導体デバイスの特性変動が生じることを回避する方法などの対策が考えられている。
しかしながら、前記モールド材料を変更する方法にあっては、線膨張係数が零となるモールド材料は存在せず、また、吸湿の程度の差はあれ、吸湿量が零となるモールド材料も存在しない。したがって、モールド材料を変更する方法を採用したとしても、特性変動の抑制には限界がある。
また、前記ブロック層を挿入する方法にあっては、各種のバッファ層を用いることによりある程度の効果を得ることはできる。しかしながら、パッケージに作用する応力を完全に零にすることは困難である。例えば、超厚膜構造を採用すれば応力低減は可能ではあるが、近年の電子部品に求められている薄型化の流れに逆行するため採用は難しい。
また、前記ブロック層を挿入する方法にあっては、各種のバッファ層を用いることによりある程度の効果を得ることはできる。しかしながら、パッケージに作用する応力を完全に零にすることは困難である。例えば、超厚膜構造を採用すれば応力低減は可能ではあるが、近年の電子部品に求められている薄型化の流れに逆行するため採用は難しい。
そのため、ストレス変化をより確実に抑制し、特性変動をより低減することの可能な方法が望まれていた。
本発明は、上記未解決の問題に着目してなされたものであり、モールド成型によりパッケージ化される半導体装置において、モールドからの応力による半導体デバイスの特性変動を、より抑制することの可能な半導体装置および半導体装置の製造方法を提供することを目的としている。
本発明は、上記未解決の問題に着目してなされたものであり、モールド成型によりパッケージ化される半導体装置において、モールドからの応力による半導体デバイスの特性変動を、より抑制することの可能な半導体装置および半導体装置の製造方法を提供することを目的としている。
上記目的を達成するために、本発明の請求項１にかかる半導体装置は、半導体基板と、当該半導体基板上に間隔をもって形成され且つ絶縁層からなる２つの段差部と、前記２つの段差部の間の前記半導体基板上に形成されるセンサ素子と、前記２つの段差部に跨がって配置される金属層と、前記金属層と前記センサ素子との間に形成される中空部と、を備える半導体装置であって、全体がモールド成型されていることを特徴としている。
請求項２にかかる半導体装置は、請求項１記載の半導体装置において、前記金属層にエッチング溶液注入穴を有し、前記中空部は、前記エッチング溶液注入穴にエッチング溶液を注入することによるエッチングによって形成されることを特徴としている。
請求項３にかかる半導体装置は、前記半導体基板はシリコン基板であり前記センサ素子は前記シリコン基板上に形成される化合物半導体からなる感磁部であって、前記段差部は前記絶縁層内に電子回路を有することを特徴としている。
請求項３にかかる半導体装置は、前記半導体基板はシリコン基板であり前記センサ素子は前記シリコン基板上に形成される化合物半導体からなる感磁部であって、前記段差部は前記絶縁層内に電子回路を有することを特徴としている。
また、本発明の請求項４にかかるは半導体装置の製造方法は、センサ素子が形成された半導体基板がモールド成型されてなる半導体装置の製造方法であって、前記半導体基板上に形成された前記センサ素子を含む前記半導体基板全面に第１絶縁膜を形成する工程と、前記半導体基板上面からみて前記センサ素子と重なる領域の前記第１絶縁膜を除去し前記センサ素子の周囲に前記第１絶縁膜からなる段差部を形成する工程と、前記センサ素子と電気的に接続され且つ前記段差部上まで引き回される金属配線を形成する工程と、前記金属配線を形成した後、前記半導体基板全面に第１保護膜を形成しさらに当該第１保護膜の上に第２絶縁膜を形成し、その後前記第１保護膜が露出するまで平坦化する工程と、前記第２絶縁膜の上に金属層を形成し、当該金属層の、半導体基板上面からみて前記センサ素子と重なる領域にエッチング溶液注入穴を形成する工程と、前記エッチング溶液注入穴からエッチング溶液を注入し、前記金属層の下部の前記第２絶縁膜を除去して前記センサ素子の上方に中空部を形成する工程と、前記中空部を形成した後、前記金属層の上に第２保護膜を形成する工程と、を備えることを特徴としている。
また、本発明の請求項５にかかる半導体装置の製造方法は、化合物半導体からなる感磁部と電子回路とが形成されたシリコン基板がモールド成型されてなる半導体装置の製造方法であって、前記シリコン基板上に形成された前記電子回路全体を覆うように第１シリコン酸化膜を形成し当該第１シリコン酸化膜をエッチングして前記シリコン基板の所望の領域のみを露出させる工程と、前記シリコン基板全体に第１シリコン窒化膜を形成し当該第１シリコン窒化膜をエッチングして前記シリコン基板の所望の領域のみを露出させる工程と、前記シリコン基板が露出した領域に化合物半導体層を形成し当該化合物半導体層をエッチングして前記感磁部を形成する工程と、前記第１シリコン酸化膜および前記第１シリコン窒化膜に前記電子回路および前記感磁部に到達するコンタクト窓を形成し、前記電子回路と前記感磁部とを電気的に接続するための前記コンタクト窓を通る金属配線を形成する工程と、前記シリコン基板全体に第２シリコン窒化膜を形成した後、前記シリコン基板全体に第２シリコン酸化膜を形成し、その後前記第２シリコン窒化膜が露出するまで平坦化する工程と、前記第２シリコン酸化膜の上に金属層を形成し、当該金属層の、シリコン基板上面からみて前記感磁部と重なる領域にエッチング溶液注入穴を形成する工程と、前記エッチング溶液注入穴からエッチング溶液を注入し、前記金属層の下部の前記第２シリコン酸化膜を除去して前記感磁部の上方に中空部を形成する工程と、前記中空部を形成した後、前記金属層の上に第３シリコン窒化膜を形成する工程と、を備えることを特徴としている。
本発明によれば、絶縁層からなる２つの段差部の間の半導体基板上にセンサ素子を設け、２つの段差部に跨がって金属層を形成し、前記センサ素子と前記金属層との間に中空部を設けたため、モールドからのストレス変化による影響がセンサ素子に伝達されることを抑制することができ、すなわち半導体装置の特性変化を抑制することができる。
特に、金属層にエッチング溶液注入穴を設け、エッチング溶液注入穴にエッチング溶液を注入することによるエッチングによって中空部を形成するため、中空部を容易に形成することができる。
特に、金属層にエッチング溶液注入穴を設け、エッチング溶液注入穴にエッチング溶液を注入することによるエッチングによって中空部を形成するため、中空部を容易に形成することができる。
また、半導体基板としてのシリコン基板上に、センサ素子として化合物半導体からなる感磁部を設け、段差部を形成する絶縁層内に電子回路を配置したため、感磁部と電子回路とから構成される半導体装置において、そのモールドからのストレス変化による特性変動を抑制することができるとともに、感磁部および電子回路を効率よく配置することができる。
以下、本発明の実施形態について図面を参照しながら詳細に説明する。
まず、第１の実施の形態を説明する。
この第１の実施の形態は、半導体素子としてのホール素子と、ホール素子の周辺回路を構成するＣＭＯＳなどを有するＬＳＩと、が１チップ化されたホールＩＣに適用したものである。
まず、第１の実施の形態を説明する。
この第１の実施の形態は、半導体素子としてのホール素子と、ホール素子の周辺回路を構成するＣＭＯＳなどを有するＬＳＩと、が１チップ化されたホールＩＣに適用したものである。
図１は、本発明の一実施形態にかかるホールＩＣ１の構成を示す断面模式図である。
図１において、２０１はＳｉ基板、２０２ａ、２０２ｂはＳｉ基板２０１上に形成されたＳｉ−ＬＳＩ、２０８は半導体素子としての化合物半導体デバイスからなるホール素子の感磁部（以後、この感磁部をホール素子という）、２１０はＳｉ−ＬＳＩ２０２用の金属配線２０４ａとホール素子２０８とを電気的に接続するための金属配線、２１２は層間絶縁膜としてのシリコン酸化膜（以下、ＳｉＯ2膜ともいう）、２１３はストレス低減用のメタル板としても機能する、Ｓｉ−ＬＳＩ用のＡｌ配線、２１５はＡｌ配線２１３の下部のＳｉＯ2膜２１２内に形成される中空部である。
図１において、２０１はＳｉ基板、２０２ａ、２０２ｂはＳｉ基板２０１上に形成されたＳｉ−ＬＳＩ、２０８は半導体素子としての化合物半導体デバイスからなるホール素子の感磁部（以後、この感磁部をホール素子という）、２１０はＳｉ−ＬＳＩ２０２用の金属配線２０４ａとホール素子２０８とを電気的に接続するための金属配線、２１２は層間絶縁膜としてのシリコン酸化膜（以下、ＳｉＯ2膜ともいう）、２１３はストレス低減用のメタル板としても機能する、Ｓｉ−ＬＳＩ用のＡｌ配線、２１５はＡｌ配線２１３の下部のＳｉＯ2膜２１２内に形成される中空部である。
図２および図３は、図１のホールＩＣ１の製造工程を示す図である。
まず、Ｓｉ基板２０１を用意し、このＳｉ基板２０１上にＳｉ−ＬＳＩ２０２ａ、２０２ｂを形成し、各Ｓｉ−ＬＳＩ２０２ａ、２０２ｂ用の、例えば、２層の金属配線のうちの下層の金属配線２０３ａ、２０３ｂを形成し、ついで上層の金属配線２０４ａ、２０４ｂを形成した後、ＳｉＯ2膜２０５を形成する（図２（ａ））。なお、金属配線は２層に限るものではなく任意数の金属配線を設けてよい。
まず、Ｓｉ基板２０１を用意し、このＳｉ基板２０１上にＳｉ−ＬＳＩ２０２ａ、２０２ｂを形成し、各Ｓｉ−ＬＳＩ２０２ａ、２０２ｂ用の、例えば、２層の金属配線のうちの下層の金属配線２０３ａ、２０３ｂを形成し、ついで上層の金属配線２０４ａ、２０４ｂを形成した後、ＳｉＯ2膜２０５を形成する（図２（ａ））。なお、金属配線は２層に限るものではなく任意数の金属配線を設けてよい。
次に、リソグラフィー技術およびドライエッチング技術を用いて、後に化合物半導体デバイスとしてのホール素子２０８を形成するためのＳｉ基板２０１表面の所望の領域に存在するＳｉＯ2膜２０５を除去し、Ｓｉ−ＬＳＩ２０２ａ、２０２ｂが形成されている場所以外の領域でＳｉ基板２０１表面を露出させる（図２（ｂ））。
例えば図４（ａ）に示すように、４つのＳｉ−ＬＳＩが形成されている場合には、これらＳｉ−ＬＳＩどうしの間の領域Ａ１を露出させる。つまり、後の工程でホール素子２０８を形成したときに、ホール素子２０８の両側にＳｉ−ＬＳＩが配置されるように、ホール素子２０８の形成領域を確保する。
例えば図４（ａ）に示すように、４つのＳｉ−ＬＳＩが形成されている場合には、これらＳｉ−ＬＳＩどうしの間の領域Ａ１を露出させる。つまり、後の工程でホール素子２０８を形成したときに、ホール素子２０８の両側にＳｉ−ＬＳＩが配置されるように、ホール素子２０８の形成領域を確保する。
次に、Ｓｉ−ＬＳＩ２０２ａ、２０２ｂの保護膜となるＳｉＮ膜２０６を、プラズマＣＶＤ装置を用いて基板全面に形成する。そして、ＳｉＮ膜２０６とＳｉ基板２０１とが接するエリアのうち、所望のエリア上に存在するＳｉＮ膜２０６を、リソグラフィー技術およびドライエッチング技術を用いて除去する（図２（ｃ））。
次に、このＳｉ基板をフッ化水素（ＨＦ）溶液に浸漬し、基板表面の自然酸化膜を除去するとともに、露出している基板表面のＳｉ原子を水素原子にて終端させる。
次に、このＳｉ基板をフッ化水素（ＨＦ）溶液に浸漬し、基板表面の自然酸化膜を除去するとともに、露出している基板表面のＳｉ原子を水素原子にて終端させる。
次に、ＭＢＥ装置の成長室内をＡｓ雰囲気状態にした後に、基板をＭＢＥ成長室内へ導入し、露出したＳｉ基板表面のＳｉ原子を終端している水素原子が基板表面から脱離しない温度まで基板を昇温させた後、化合物半導体膜の成長を開始し、ＩｎＳｂ膜２０７を形成する（図２（ｄ））。例えばＩｎＳｂ膜２０７のトータル膜厚を約０．７μｍとした。その後、基板温度を低下させ、基板をＭＢＥ装置から取り出した。
このＩｎＳｂ膜２０７は基板全面に形成されるため、リソグラフィー技術およびエッチング技術を用いて所望の形状に加工し、化合物半導体デバイスを形成する（図２（ｅ））。ここでは、図４（ａ）に示すように、前記ホール素子２０８の形成領域として確保した領域Ａ１に、基板上面からみて十字型形状に加工を行い、ホール素子２０８を形成する。
次に、基板全面に保護膜としてＳｉＮ膜２０９を形成した後、リソグラフィー技術およびエッチング技術を用いて、Ｓｉ−ＬＳＩ２０２ａ、２０２ｂとホール素子２０８の上部を覆うように存在するＳｉＮ膜２０９のうち所望のエリアだけ除去し、Ｓｉ−ＬＳＩ２０２ａ、２０２ｂとホール素子２０８との電気的導通をとるためのコンタクト窓２０９ａ、２０９ｂをそれぞれ設ける（図２（ｆ））。
次に、スパッタリング技術を用いて、例えばＴｉ、Ｐｔ、Ａｕなどからなる金属配線２１０を形成し、Ｓｉ−ＬＳＩ２０２ａ、２０２ｂとホール素子２０８とを電気的に接続する（図２（ｇ））。
この金属配線２１０の形状加工は、例えば、露光・現像後のレジストを基板上に形成した後、金属配線材料をスパッタリング技術により基板全面に形成し、その後、剥離液中にてリフトオフ法により、所望の金属配線パターンを形成する。なお、これに限るものではなく、一般的に行われる配線形成方法、すなわち、まずスパッタリング法により基板全面に金属配線を形成した後、リソグラフィー技術およびエッチング技術を用いて金属配線パターンを形成してもよい。
この金属配線２１０の形状加工は、例えば、露光・現像後のレジストを基板上に形成した後、金属配線材料をスパッタリング技術により基板全面に形成し、その後、剥離液中にてリフトオフ法により、所望の金属配線パターンを形成する。なお、これに限るものではなく、一般的に行われる配線形成方法、すなわち、まずスパッタリング法により基板全面に金属配線を形成した後、リソグラフィー技術およびエッチング技術を用いて金属配線パターンを形成してもよい。
次に、基板全面に保護膜としてＳｉＮ膜２１１を形成した後、さらに基板全面に層間絶縁膜としてのＳｉＯ2膜２１２を形成してＣＭＰ平坦化処理を行い、ＳｉＮ膜２１１が露出するまで基板全面を平坦化する（図３（ａ））。
次に、ＣＭＰ平坦化処理後のＳｉＮ膜２１１の上に、Ｓｉ−ＬＳＩ２０２ａ、２０２の駆動制御用のＡｌ層からなるＡｌ配線２１３を形成し、Ｓｉ−ＬＳＩ２０２ａ、２０２ｂのそれぞれの金属配線と接続する。なお、ここでは、Ａｌからなる配線を形成した場合について説明したが、Ａｌに限るものではなく、Ｃｕなどその他の金属配線であっても適用できる。
次に、ＣＭＰ平坦化処理後のＳｉＮ膜２１１の上に、Ｓｉ−ＬＳＩ２０２ａ、２０２の駆動制御用のＡｌ層からなるＡｌ配線２１３を形成し、Ｓｉ−ＬＳＩ２０２ａ、２０２ｂのそれぞれの金属配線と接続する。なお、ここでは、Ａｌからなる配線を形成した場合について説明したが、Ａｌに限るものではなく、Ｃｕなどその他の金属配線であっても適用できる。
さらに、Ａｌ配線２１３を、図３（ｂ）、図４（ｂ）に示すように、基板上面からみて少なくとも前記ホール素子２０８を含む平面視方形領域ＡＲ１にも形成する。
そして、図３（ｂ）、図４（ｃ）に示すように、Ａｌ配線２１３の、基板上面からみてホール素子２０８と重なる領域内に、リソグラフィー技術を用いて、後述のエッチング溶液注入用の円形の微細なエッチング溶液注入穴２１４を複数形成する。このエッチング溶液注入穴２１４の大きさは、溶液注入が可能な程度の穴であればよく例えば、直径０．５μｍ程度に形成される。また、エッチング溶液注入穴２１４の数は、後述の中空部２１５として十分な中空の領域が形成される程度の数であればよい。なお、図３（ｂ）では、エッチング溶液注入穴２１４は４つしかないが、実際には多数形成されている。
そして、図３（ｂ）、図４（ｃ）に示すように、Ａｌ配線２１３の、基板上面からみてホール素子２０８と重なる領域内に、リソグラフィー技術を用いて、後述のエッチング溶液注入用の円形の微細なエッチング溶液注入穴２１４を複数形成する。このエッチング溶液注入穴２１４の大きさは、溶液注入が可能な程度の穴であればよく例えば、直径０．５μｍ程度に形成される。また、エッチング溶液注入穴２１４の数は、後述の中空部２１５として十分な中空の領域が形成される程度の数であればよい。なお、図３（ｂ）では、エッチング溶液注入穴２１４は４つしかないが、実際には多数形成されている。
次に、基板全面にレジスト膜を形成した後、Ａｌ配線２１３が形成された領域のレジスト膜を除去して、Ａｌ配線２１３を除く領域にマスクパターン（図示せず）を形成した後、Ａｌ配線２１３に形成したエッチング溶液注入穴２１４からＨＦ系のエッチング溶液を注入してウェットエッチングを行う。つまり、Ａｌ配線２１３の下層に存在するＳｉＯ2膜２１２をウェットエッチングして中空部２１５を形成する（図３（ｃ））。
ここで、図４（ｃ）に示すようにエッチング溶液注入穴２１４を、ホール素子２０８と重なるＡｌ配線２１３の領域に形成しているため、前記中空部２１５は、図４（ｄ）に示すように、基板上面からみてホール素子２０８と重なる領域に形成されることになる。
ウェットエッチング終了後、プラズマＣＶＤによりＡｌ配線２１３の上に保護膜としてのＳｉＮ膜２１６を形成する。例えばこのＳｉＮ膜２１６を１μｍ程度の膜厚に形成することによって、ＳｉＮ膜２１６が横に成長し、Ａｌ配線２１３に形成されている直径０．５μｍ程度のエッチング溶液注入穴２１４は封止されることになる。
ウェットエッチング終了後、プラズマＣＶＤによりＡｌ配線２１３の上に保護膜としてのＳｉＮ膜２１６を形成する。例えばこのＳｉＮ膜２１６を１μｍ程度の膜厚に形成することによって、ＳｉＮ膜２１６が横に成長し、Ａｌ配線２１３に形成されている直径０．５μｍ程度のエッチング溶液注入穴２１４は封止されることになる。
さらに、ＳｉＮ膜２１６上の基板全面に、高分子バッファ層としての感光性ポリイミドＰＩＭＥＬ（登録商標 旭化成イーマテリアルズ株式会社製）からなるバッファ層２１７を例えば、スピン塗布、露光、現像により成膜しバッファ層２１７を形成する（図３（ｄ））。なお、バッファ層２１７は、感光性ポリイミドＰＩＭＥＬに限るものではなく、ポリアミド、感光性シリコンなどの有機性の高分子バッファ層であれば適用することができる。また、バッファ層２１７は、必ずしも基板全面に形成する必要はなく、基板上面からみて少なくともホール素子２０８と重なる領域に形成すればよい。
そして、ＰＡＤ開口用のパターニングを行い、例えば金属配線２０４ａ、２０４ｂに到達するまでエッチングを行ってＰＡＤを形成する。これにより、ウェハが完成する。
ついで、Ｓｉ基板２０１をダイシングしてチップに分割した後、ダイボンディングし、ＰＡＤとリードフレームとをワイヤボンディングした後、図１に示すように、全体をトランスファモールド法によりモールドして樹脂パッケージ２１８を形成する。なお、図１において、２２０はリードフレーム、２２１はモールド樹脂である。以上によりホール素子２０８および複数のＳｉ−ＬＳＩを備えた半導体チップからなるホールＩＣ１が完成する。
ついで、Ｓｉ基板２０１をダイシングしてチップに分割した後、ダイボンディングし、ＰＡＤとリードフレームとをワイヤボンディングした後、図１に示すように、全体をトランスファモールド法によりモールドして樹脂パッケージ２１８を形成する。なお、図１において、２２０はリードフレーム、２２１はモールド樹脂である。以上によりホール素子２０８および複数のＳｉ−ＬＳＩを備えた半導体チップからなるホールＩＣ１が完成する。
本実施形態におけるホールＩＣ１は、図１に示すように、ホール素子２０８の上方にＡｌ配線２１３によって中空部２１５が形成されている。
このため、仮に、この樹脂パッケージ２１８にストレス変化が生じたとしても、Ａｌ配線２１３および中空部２１５によって、ストレス変化がホール素子２０８自体に伝達されることを抑制することができる。したがって、ストレス変化によりホール素子２０８の特性変化が生じることを抑制することができる。
このため、仮に、この樹脂パッケージ２１８にストレス変化が生じたとしても、Ａｌ配線２１３および中空部２１５によって、ストレス変化がホール素子２０８自体に伝達されることを抑制することができる。したがって、ストレス変化によりホール素子２０８の特性変化が生じることを抑制することができる。
特に、化合物半導体デバイスとしてのホール素子と、複数のＳｉ−ＬＳＩとを同一チップ内に形成した場合には、例えばＳｉ−ＬＳＩ２０２ａ、２０２ｂと、これらＳｉ−ＬＳＩ２０２ａ、２０２ｂの間に配置されるホール素子２０８とは、高さに差がある。このため、ホール素子２０８の上方に、高さを調整するための、ＳｉＯ2膜２１２からなる厚い膜が形成されることになる。この比較的厚いＳｉＯ2膜２１２が形成される領域に中空部２１５を設けているため、中空部２１５を設けたことによりホールＩＣ１の半導体チップの大きさが増大することはない。また、Ａｌ配線２１３は、本来、Ｓｉ−ＬＳＩ２０２ａ、２０２ｂ用の金属配線として有しているものであって、Ａｌ配線２１３の形状をホール素子２０８に対応するように異ならせるだけでよいため、本来形成されるＡｌ配線２１３を利用して中空部２１５を形成することによって、その分、処理工程の増加を抑制することができる。
また、化合物半導体デバイスからなるホール素子は、シリコンホール素子に比較して感度が高いため、化合物半導体デバイスからなるホール素子２０８を用い、ホール素子２０８と周辺回路からなる複数のＳｉ−ＬＳＩとを１チップ上に形成することによって、小型化且つ高感度のホールＩＣを実現することができるとともに、さらに特性変化の少ないホールＩＣを形成することができる。
なお、上記第１の実施の形態においては、図４（ｂ）および（ｃ）に示すように、十字型形状のホール素子２０８を含む平面視方形領域ＡＲ１にＡｌ配線２１３を形成し、ホール素子２０８と重なる領域にエッチング溶液注入穴２１４を形成した場合について説明したがこれに限るものではない。例えば、図５（ａ）に示すように、十字型形状のホール素子２０８のうち、出力短冊２０８outと、入力短冊２０８inおよび出力短冊２０８outが交差する部分とを含む平面視方形領域ＡＲ２にＡｌ配線２１３を形成し、ホール素子２０８と重なる領域にエッチング溶液注入穴２１４を形成するようにしてもよい。また、図５（ｂ）に示すように、入力短冊２０８inと出力短冊２０８outとが交差する領域を含む平面視方形領域ＡＲ３のみに形成するようにしてもよい。要は、入力短冊２０８inと出力短冊２０８outとが交差する領域を少なくとも含む平面視方形領域に形成すればよい。
また、上記第１の実施の形態においては、Ｓｉ−ＬＳＩ２０２ａ、２０２ｂ用の金属配線であるＡｌ配線２１３を、ホール素子２０８を含む平面視方形領域ＡＲ１にも形成するようにした場合について説明したがこれに限るものではない。例えば、Ａｌ配線２１３とは別に、新たにホール素子２０８を含む平面視方形領域ＡＲ１に金属層を設けるようにしてもよく、要は、ＳｉＯ2膜２１２の、基板上面からみてホール素子２０８と重なる領域に金属層を設けるようにすればよい。
また、上記実施の形態においては、ホール素子を備えたホールＩＣを形成する場合について説明したがこれに限るものではなく、ホール素子を備えた他の回路であっても適用することができる。
また、上記実施の形態においては、ホール素子を備えたホールＩＣを形成する場合について説明したがこれに限るものではなく、ホール素子を備えた他の回路であっても適用することができる。
ここで、上記第１の実施の形態において、シリコン基板２０１が半導体基板に対応し、前記Ｓｉ−ＬＳＩ２０２ａ、２０２ｂを内部に有するＳｉＯ2膜２０５が段差部に対応し、ホール素子２０８がセンサ素子および感磁部に対応し、Ａｌ配線２１３が金属層に対応し、Ｓｉ−ＬＳＩ２０２ａ、２０２ｂが電子回路に対応している。
また、ＳｉＯ2膜２０５が第１シリコン酸化膜に対応し、ＳｉＮ膜２０６が第１シリコン窒化膜に対応し、ＳｉＮ膜２１１が第２シリコン窒化膜に対応し、ＳｉＯ2膜２１２が第２シリコン酸化膜に対応し、ＳｉＮ膜２１６が第３シリコン窒化膜に対応している。
また、ＳｉＯ2膜２０５が第１シリコン酸化膜に対応し、ＳｉＮ膜２０６が第１シリコン窒化膜に対応し、ＳｉＮ膜２１１が第２シリコン窒化膜に対応し、ＳｉＯ2膜２１２が第２シリコン酸化膜に対応し、ＳｉＮ膜２１６が第３シリコン窒化膜に対応している。
次に、本発明の第２の実施の形態を説明する。
この第２の実施の形態は、本発明を、半導体素子としてホール素子に適用したものである。
図６は、本発明の一実施形態にかかる、ホール素子２からなる半導体チップの断面模式図である。
図６において、４０１はＳｉ基板、４０３はＳｉ基板４０１上に形成された化合物半導体デバイスからなるホール素子の感磁部（以後、この感磁部をホール素子という）、４０５はシリコン酸化膜、４０７は金属配線、４０８は保護膜としてのシリコン窒化膜（以下、ＳｉＮ膜ともいう）、４０９は層間絶縁膜としてのシリコン酸化膜（以下、ＳｉＯ2膜ともいう）、４１０はストレス低減用のメタル板として機能するＡｌ層、４１３はＡｌ層４１０の下部のＳｉＯ2膜４０９内に形成される中空部、４１４は保護膜、４２１はＰＡＤ４２２を介して金属配線４０７とリードフレーム４２３とを接続するボンディングワイヤ、４２４は樹脂モールドされてなる樹脂パッケージである。
この第２の実施の形態は、本発明を、半導体素子としてホール素子に適用したものである。
図６は、本発明の一実施形態にかかる、ホール素子２からなる半導体チップの断面模式図である。
図６において、４０１はＳｉ基板、４０３はＳｉ基板４０１上に形成された化合物半導体デバイスからなるホール素子の感磁部（以後、この感磁部をホール素子という）、４０５はシリコン酸化膜、４０７は金属配線、４０８は保護膜としてのシリコン窒化膜（以下、ＳｉＮ膜ともいう）、４０９は層間絶縁膜としてのシリコン酸化膜（以下、ＳｉＯ2膜ともいう）、４１０はストレス低減用のメタル板として機能するＡｌ層、４１３はＡｌ層４１０の下部のＳｉＯ2膜４０９内に形成される中空部、４１４は保護膜、４２１はＰＡＤ４２２を介して金属配線４０７とリードフレーム４２３とを接続するボンディングワイヤ、４２４は樹脂モールドされてなる樹脂パッケージである。
図７から図９は、図６のホール素子２の製造工程を示す図である。
まず、Ｓｉ基板４０１を用意し、上記第１の実施の形態と同様の手順で、Ｓｉ基板４０１上に化合物半導体膜を成長させＩｎＳｂ膜を形成する。そして、リソグラフィー技術およびエッチング技術を用いて所望の形状に加工し、化合物半導体デバイスとしての十字型のホール素子４０３を形成する（図７（ａ））。
次に、基板全面に保護膜としてＳｉＮ膜４０４を形成し、リソグラフィー技術およびエッチング技術を用いてホール素子４０３を除く部分のＳｉＮ膜４０４を除去した後、基板全面に層間絶縁膜としてのＳｉＯ2膜４０５を形成する（図７（ｂ）。
次に、基板上面からからみてホール素子４０３の形成領域と重なる領域のＳｉＯ2膜４０５を除去するためのマスクパターン４０６を形成する（図７（ｃ））。
まず、Ｓｉ基板４０１を用意し、上記第１の実施の形態と同様の手順で、Ｓｉ基板４０１上に化合物半導体膜を成長させＩｎＳｂ膜を形成する。そして、リソグラフィー技術およびエッチング技術を用いて所望の形状に加工し、化合物半導体デバイスとしての十字型のホール素子４０３を形成する（図７（ａ））。
次に、基板全面に保護膜としてＳｉＮ膜４０４を形成し、リソグラフィー技術およびエッチング技術を用いてホール素子４０３を除く部分のＳｉＮ膜４０４を除去した後、基板全面に層間絶縁膜としてのＳｉＯ2膜４０５を形成する（図７（ｂ）。
次に、基板上面からからみてホール素子４０３の形成領域と重なる領域のＳｉＯ2膜４０５を除去するためのマスクパターン４０６を形成する（図７（ｃ））。
そして、このマスクパターン４０６を用いてホール素子４０３の上方のＳｉＯ2膜４０５を除去して、ホール素子４０３部分のＳｉＮ膜４０４を露出させ、ＳｉＮ膜４０４をエッチングしてホール素子４０３のコンタクトホール４０４ａを形成する（図７（ｄ））。
次に、コンタクトホール４０４ａと、ホール素子４０３を挟んで左右に残されたＳｉＯ2膜４０５の上部近傍までとを結ぶ金属配線４０７を形成する（図７（ｅ））。
次に、基板全面に保護膜としてＳｉＮ膜４０８を形成した後、さらにＳｉＯ2膜４０９を形成し、ＣＭＰ平坦化処理を行って、ＳｉＮ膜４０８が露出するまで基板全面を平坦化する（図８（ａ））。
次に、コンタクトホール４０４ａと、ホール素子４０３を挟んで左右に残されたＳｉＯ2膜４０５の上部近傍までとを結ぶ金属配線４０７を形成する（図７（ｅ））。
次に、基板全面に保護膜としてＳｉＮ膜４０８を形成した後、さらにＳｉＯ2膜４０９を形成し、ＣＭＰ平坦化処理を行って、ＳｉＮ膜４０８が露出するまで基板全面を平坦化する（図８（ａ））。
次に、ＣＭＰ平坦化処理後のＳｉＮ膜４０８およびＳｉＯ2膜４０９の上に、Ａｌ層４１０を形成する。このＡｌ層４１０は、上記第１の実施の形態と同様に、基板上面からみて少なくとも前記ホール素子４０３を含むように平面視略方形に形成し、Ａｌ層４１０の、基板上面からみてホール素子４０３と重なる領域に、リソグラフィー技術を用いてエッチング溶液注入用の直径０．５μｍ程度の円形の微細なエッチング溶液注入穴４１１を複数形成する。
なお、Ａｌ層４１０は、上記第１の実施の形態と同様に、図５（ａ）、（ｂ）に示すように、少なくとも、入力短冊２０８inと出力短冊２０８outとが交差する領域を含む平面視方形領域ＡＲ２、またはＡＲ３に形成してもよく、要は、入力短冊２０８inと出力短冊２０８outとが交差する領域を含む領域に形成すればよい。
なお、Ａｌ層４１０は、上記第１の実施の形態と同様に、図５（ａ）、（ｂ）に示すように、少なくとも、入力短冊２０８inと出力短冊２０８outとが交差する領域を含む平面視方形領域ＡＲ２、またはＡＲ３に形成してもよく、要は、入力短冊２０８inと出力短冊２０８outとが交差する領域を含む領域に形成すればよい。
次に、基板全面にレジスト膜を形成した後、Ａｌ層４１０が形成された領域のレジスト膜を除去して、Ａｌ層４１０を除く領域にマスクパターン４１２を形成する。そして、Ａｌ層４１０に形成したエッチング溶液注入穴４１１からＨＦ系のエッチング溶液を注入してウェットエッチングを行い、Ａｌ層４１０の下層に存在するＳｉＯ2膜４０９をウェットエッチングして中空部４１３を形成する（図８（ｃ））。これにより、上記第１の実施の形態と同様に、基板上面からみてホール素子４０３上部の領域に中空部４１３が形成されることになる。
ウェットエッチング終了後、マスクパターン４１２を除去し、プラズマＣＶＤによりＡｌ層４１０の上に保護膜としてのＳｉＮ膜４１４を形成する。このＳｉＮ膜４１４を１μｍ程度形成することによって、ＳｉＮ膜４１４が横に成長し、Ａｌ層４１０に形成されている直径０．５μｍ程度のエッチング溶液注入穴４１１は封止されることになる。
さらに、ＳｉＮ膜４１４上の基板全面に、レジスト膜を形成して、ＰＡＤ開口用のマスクパターン４１５を形成し、マスクパターン４１５を用いてエッチングを行い、ＳｉＮ膜４１４およびＳｉＯ2膜４０９膜をエッチングしてＰＡＤ用の開口部を形成しＰＡＤ４２２を形成する（図９（ａ））。
そして、マスクパターン４１５を除去する（図９（ｂ））。
これにより、ウェハが完成する。
そして、Ｓｉ基板４０１をダイシングしてチップに分割した後、ダイボンディングし、ＰＡＤとリードフレーム４２３とをワイヤボンディングした後、全体を樹脂モールドして樹脂パッケージ４２４を形成することにより、図６に示すホール素子２の半導体チップが形成される。
そして、マスクパターン４１５を除去する（図９（ｂ））。
これにより、ウェハが完成する。
そして、Ｓｉ基板４０１をダイシングしてチップに分割した後、ダイボンディングし、ＰＡＤとリードフレーム４２３とをワイヤボンディングした後、全体を樹脂モールドして樹脂パッケージ４２４を形成することにより、図６に示すホール素子２の半導体チップが形成される。
以上の構成とすることによって、この第２の実施の形態も上記第１の実施の形態と同様の作用効果を得ることができる。
なお、上記第２の実施の形態においては、ホール素子４０３からなる半導体チップを形成する場合について説明したが、これに限るものではなく、ホール素子４０３の左右両側に形成される厚いＳｉＯ2膜４０５をＬＯＣＯＳ膜として用い、ホール素子４０３の他に素子を形成し、ホール素子および他の素子を一体にモールドして１チップ半導体装置を形成することも可能である。
なお、上記第２の実施の形態においては、ホール素子４０３からなる半導体チップを形成する場合について説明したが、これに限るものではなく、ホール素子４０３の左右両側に形成される厚いＳｉＯ2膜４０５をＬＯＣＯＳ膜として用い、ホール素子４０３の他に素子を形成し、ホール素子および他の素子を一体にモールドして１チップ半導体装置を形成することも可能である。
また、上記第１の実施の形態と同様に、ＳｉＮ膜４１４の上に高分子バッファ層からなるバッファ層を形成してもよい。
また、上記各実施の形態においては、センサ素子としてホール素子を適用した場合について説明したがこれに限るものではなく、例えば、圧力や加速度の検出を行う歪みセンサなど、他のセンサに適用することも可能である。
ここで、上記第２の実施の形態において、Ｓｉ基板４０１が半導体基板に対応し、ホール素子４０３の周囲に形成されたＳｉＯ2膜４０５が段差部に対応し、ホール素子４０３がセンサ素子に対応し、Ａｌ層４１０が金属層に対応している。また、ＳｉＯ2膜４０５が第１絶縁膜に対応し、ＳｉＮ膜４０８が第１保護膜に対応し、ＳｉＯ2膜４０９が第２絶縁膜に対応し、ＳｉＮ膜４１４が第２保護膜に対応している。
また、上記各実施の形態においては、センサ素子としてホール素子を適用した場合について説明したがこれに限るものではなく、例えば、圧力や加速度の検出を行う歪みセンサなど、他のセンサに適用することも可能である。
ここで、上記第２の実施の形態において、Ｓｉ基板４０１が半導体基板に対応し、ホール素子４０３の周囲に形成されたＳｉＯ2膜４０５が段差部に対応し、ホール素子４０３がセンサ素子に対応し、Ａｌ層４１０が金属層に対応している。また、ＳｉＯ2膜４０５が第１絶縁膜に対応し、ＳｉＮ膜４０８が第１保護膜に対応し、ＳｉＯ2膜４０９が第２絶縁膜に対応し、ＳｉＮ膜４１４が第２保護膜に対応している。
１ ホールＩＣ
２ ホール素子
２０２ａ、２０２ｂ Ｓｉ−ＬＳＩ
２０８ ホール素子
２０９ シリコン窒化膜（ＳｉＮ膜）
２１０ 金属配線
２１１ シリコン窒化膜（ＳｉＮ膜）
２１２ シリコン酸化膜（ＳｉＯ2膜）
２１３ Ａｌ配線
２１４ エッチング溶液注入穴
２１５ 中空部
２１６ 保護膜
２１７ バッファ層
２１８ 樹脂パッケージ
４０３ ホール素子
４０４ シリコン窒化膜（ＳｉＮ膜）
４０５ シリコン酸化膜（ＳｉＯ2膜）
４０７ 金属配線
４０８ シリコン窒化膜（ＳｉＮ膜）
４０９ シリコン酸化膜（ＳｉＯ2膜）
４１０ Ａｌ層
４１１ エッチング溶液注入穴
４１３ 中空部
４１４ シリコン窒化膜（ＳｉＮ膜）
４２４ 樹脂パッケージ
２ ホール素子
２０２ａ、２０２ｂ Ｓｉ−ＬＳＩ
２０８ ホール素子
２０９ シリコン窒化膜（ＳｉＮ膜）
２１０ 金属配線
２１１ シリコン窒化膜（ＳｉＮ膜）
２１２ シリコン酸化膜（ＳｉＯ2膜）
２１３ Ａｌ配線
２１４ エッチング溶液注入穴
２１５ 中空部
２１６ 保護膜
２１７ バッファ層
２１８ 樹脂パッケージ
４０３ ホール素子
４０４ シリコン窒化膜（ＳｉＮ膜）
４０５ シリコン酸化膜（ＳｉＯ2膜）
４０７ 金属配線
４０８ シリコン窒化膜（ＳｉＮ膜）
４０９ シリコン酸化膜（ＳｉＯ2膜）
４１０ Ａｌ層
４１１ エッチング溶液注入穴
４１３ 中空部
４１４ シリコン窒化膜（ＳｉＮ膜）
４２４ 樹脂パッケージ
Claims (5)
- 半導体基板と、
当該半導体基板上に間隔をもって形成され且つ絶縁層からなる２つの段差部と、
前記２つの段差部の間の前記半導体基板上に形成されるセンサ素子と、
前記２つの段差部に跨がって配置される金属層と、
前記金属層と前記センサ素子との間に形成される中空部と、を備える半導体装置であって、
全体がモールド成型されていることを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記金属層にエッチング溶液注入穴を有し、
前記中空部は、前記エッチング溶液注入穴にエッチング溶液を注入することによるエッチングによって形成されることを特徴とする請求項１記載の半導体装置。 - 前記半導体基板はシリコン基板であり前記センサ素子は前記シリコン基板上に形成される化合物半導体からなる感磁部であって、
前記段差部は前記絶縁層内に電子回路を有することを特徴とする請求項１又は請求項２記載の半導体装置。 - センサ素子が形成された半導体基板がモールド成型されてなる半導体装置の製造方法であって、
前記半導体基板上に形成された前記センサ素子を含む前記半導体基板全面に第１絶縁膜を形成する工程と、
前記半導体基板上面からみて前記センサ素子と重なる領域の前記第１絶縁膜を除去し前記センサ素子の周囲に前記第１絶縁膜からなる段差部を形成する工程と、
前記センサ素子と電気的に接続され且つ前記段差部上まで引き回される金属配線を形成する工程と、
前記金属配線を形成した後、前記半導体基板全面に第１保護膜を形成しさらに当該第１保護膜の上に第２絶縁膜を形成し、その後前記第１保護膜が露出するまで平坦化する工程と、
前記第２絶縁膜の上に金属層を形成し、当該金属層の、半導体基板上面からみて前記センサ素子と重なる領域にエッチング溶液注入穴を形成する工程と、
前記エッチング溶液注入穴からエッチング溶液を注入し、前記金属層の下部の前記第２絶縁膜を除去して前記センサ素子の上方に中空部を形成する工程と、
前記中空部を形成した後、前記金属層の上に第２保護膜を形成する工程と、を備えることを特徴とする半導体装置の製造方法。 - 化合物半導体からなる感磁部と電子回路とが形成されたシリコン基板がモールド成型されてなる半導体装置の製造方法であって、
前記シリコン基板上に形成された前記電子回路全体を覆うように第１シリコン酸化膜を形成し当該第１シリコン酸化膜をエッチングして前記シリコン基板の所望の領域のみを露出させる工程と、
前記シリコン基板全体に第１シリコン窒化膜を形成し当該第１シリコン窒化膜をエッチングして前記シリコン基板の所望の領域のみを露出させる工程と、
前記シリコン基板が露出した領域に化合物半導体層を形成し当該化合物半導体層をエッチングして前記感磁部を形成する工程と、
前記第１シリコン酸化膜および前記第１シリコン窒化膜に前記電子回路および前記感磁部に到達するコンタクト窓を形成し、前記電子回路と前記感磁部とを電気的に接続するための前記コンタクト窓を通る金属配線を形成する工程と、
前記シリコン基板全体に第２シリコン窒化膜を形成した後、前記シリコン基板全体に第２シリコン酸化膜を形成し、その後前記第２シリコン窒化膜が露出するまで平坦化する工程と、
前記第２シリコン酸化膜の上に金属層を形成し、当該金属層の、シリコン基板上面からみて前記感磁部と重なる領域にエッチング溶液注入穴を形成する工程と、
前記エッチング溶液注入穴からエッチング溶液を注入し、前記金属層の下部の前記第２シリコン酸化膜を除去して前記感磁部の上方に中空部を形成する工程と、
前記中空部を形成した後、前記金属層の上に第３シリコン窒化膜を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011070977A JP5651057B2 (ja) | 2011-03-28 | 2011-03-28 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011070977A JP5651057B2 (ja) | 2011-03-28 | 2011-03-28 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012204808A true JP2012204808A (ja) | 2012-10-22 |
| JP5651057B2 JP5651057B2 (ja) | 2015-01-07 |
Family
ID=47185390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011070977A Active JP5651057B2 (ja) | 2011-03-28 | 2011-03-28 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5651057B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015146043A1 (ja) * | 2014-03-24 | 2015-10-01 | パナソニックＩｐマネジメント株式会社 | 磁気センサ |
| CN108139361A (zh) * | 2015-10-14 | 2018-06-08 | 国际商业机器公司 | 用于纳米级水平的流体流分析的基于石墨烯的磁霍尔传感器 |
| US10094890B2 (en) | 2014-10-09 | 2018-10-09 | Panasonic Intellectual Property Management Co., Ltd. | Magnetic sensor |
| JP2020148614A (ja) * | 2019-03-13 | 2020-09-17 | 株式会社東芝 | 電流検出装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63301577A (ja) * | 1987-06-01 | 1988-12-08 | Victor Co Of Japan Ltd | ホ−ル素子とその製作法 |
| JPH07283459A (ja) * | 1994-04-06 | 1995-10-27 | Fuji Electric Co Ltd | 磁気センサ |
| JP2000208829A (ja) * | 1999-01-14 | 2000-07-28 | Hitachi Cable Ltd | ホ―ル素子 |
| JP2005327859A (ja) * | 2004-05-13 | 2005-11-24 | Asahi Kasei Corp | 磁気抵抗素子及び回転検出器 |
| JP2010038887A (ja) * | 2008-08-08 | 2010-02-18 | Asahi Kasei Electronics Co Ltd | 磁気センサおよびその製造方法 |
-
2011
- 2011-03-28 JP JP2011070977A patent/JP5651057B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63301577A (ja) * | 1987-06-01 | 1988-12-08 | Victor Co Of Japan Ltd | ホ−ル素子とその製作法 |
| JPH07283459A (ja) * | 1994-04-06 | 1995-10-27 | Fuji Electric Co Ltd | 磁気センサ |
| JP2000208829A (ja) * | 1999-01-14 | 2000-07-28 | Hitachi Cable Ltd | ホ―ル素子 |
| JP2005327859A (ja) * | 2004-05-13 | 2005-11-24 | Asahi Kasei Corp | 磁気抵抗素子及び回転検出器 |
| JP2010038887A (ja) * | 2008-08-08 | 2010-02-18 | Asahi Kasei Electronics Co Ltd | 磁気センサおよびその製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015146043A1 (ja) * | 2014-03-24 | 2015-10-01 | パナソニックＩｐマネジメント株式会社 | 磁気センサ |
| US10094890B2 (en) | 2014-10-09 | 2018-10-09 | Panasonic Intellectual Property Management Co., Ltd. | Magnetic sensor |
| CN108139361A (zh) * | 2015-10-14 | 2018-06-08 | 国际商业机器公司 | 用于纳米级水平的流体流分析的基于石墨烯的磁霍尔传感器 |
| JP2018536839A (ja) * | 2015-10-14 | 2018-12-13 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | ナノスケール・レベルにおける流体流解析のためのグラフェンベースの磁気ホール・センサ |
| CN108139361B (zh) * | 2015-10-14 | 2022-03-01 | 国际商业机器公司 | 检测粒子的方法、确定流速场的方法以及磁霍尔传感器装置 |
| JP2020148614A (ja) * | 2019-03-13 | 2020-09-17 | 株式会社東芝 | 電流検出装置 |
| JP7309390B2 (ja) | 2019-03-13 | 2023-07-18 | 株式会社東芝 | 電流検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5651057B2 (ja) | 2015-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104576333B (zh) | 使用分隔结构作为停止层的封装体减薄 | |
| KR101542887B1 (ko) | 칩 패키지 상호작용 안정도를 증진시키기 위한 스트레스 완화 갭들을 포함하는 반도체 디바이스 | |
| TWI835983B (zh) | 具有增強性能之射頻元件及其形成方法 | |
| CN102468247B (zh) | 附着聚酰亚胺层的密封环结构 | |
| US7432133B2 (en) | Plastic packaged device with die interface layer | |
| US20120007243A1 (en) | Method of making connections in a back-lit circuit | |
| US20130154091A1 (en) | Semiconductor device packaging using encapsulated conductive balls for package-on-package back side coupling | |
| US7651891B1 (en) | Integrated circuit package with stress reduction | |
| CN105390455A (zh) | 用于晶圆级封装件的互连结构及其形成方法 | |
| TW202101602A (zh) | 具有增強性能之射頻元件及其形成方法 | |
| WO2012011929A1 (en) | Active chip on carrier or laminated chip having microelectronic element embedded therein | |
| US9117714B2 (en) | Wafer level package and mask for fabricating the same | |
| TWI594382B (zh) | 電子封裝件及其製法 | |
| JP5651057B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US9786609B2 (en) | Stress shield for integrated circuit package | |
| CN103021804A (zh) | 在ⅲ-ⅴ族制造工艺中形成在硅晶圆的背面上方的保护膜 | |
| JP2013513971A (ja) | ウェハ構造の電気的結合 | |
| US8759978B2 (en) | Chip-on-lead package and method of forming | |
| KR20210076946A (ko) | Mems 패키징 구조 및 이의 제조 방법 | |
| TWI620290B (zh) | 導電墊結構及其製作方法 | |
| TWI541946B (zh) | 半導體封裝件及其製法 | |
| US20110318852A1 (en) | Wafer level integration module having controlled resistivity interconnects | |
| KR20110068489A (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법 | |
| US20240063067A1 (en) | Semiconductor device with a porous air vent | |
| US8513820B2 (en) | Package substrate structure and chip package structure and manufacturing process thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140818 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5651057 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |