JP5651057B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5651057B2 JP5651057B2 JP2011070977A JP2011070977A JP5651057B2 JP 5651057 B2 JP5651057 B2 JP 5651057B2 JP 2011070977 A JP2011070977 A JP 2011070977A JP 2011070977 A JP2011070977 A JP 2011070977A JP 5651057 B2 JP5651057 B2 JP 5651057B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- substrate
- semiconductor device
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Description
近年、電流センサや位置センサなどの電子部品に対する検出精度の向上が望まれており、これに応えるために、パッケージ化した最終形態後の特性変動を抑制することが強く求められている。
前述のような、特性変動抑制の要望に応えるため、モールド材料を変更すること、すなわち、異種材料間の線膨張係数差の低減、或いは吸湿しにくい材料を選定することにより、モールド材料の熱収縮を抑制する方法、或いは、パッケージに作用する応力をブロックする層を挿入すること、すなわち、応力をブロックする層を挿入することによってホール素子など検出部本体に応力が伝達されることを回避することでパッケージから作用する応力により半導体デバイスの特性変動が生じることを回避する方法などの対策が考えられている。
また、前記ブロック層を挿入する方法にあっては、各種のバッファ層を用いることによりある程度の効果を得ることはできる。しかしながら、パッケージに作用する応力を完全に零にすることは困難である。例えば、超厚膜構造を採用すれば応力低減は可能ではあるが、近年の電子部品に求められている薄型化の流れに逆行するため採用は難しい。
本発明は、上記未解決の問題に着目してなされたものであり、モールド成型によりパッケージ化される半導体装置において、モールドからの応力による半導体デバイスの特性変動を、より抑制することの可能な半導体装置および半導体装置の製造方法を提供することを目的としている。
請求項3にかかる半導体装置は、前記半導体基板はシリコン基板であり前記センサ素子は前記シリコン基板上に形成される化合物半導体からなる感磁部であって、前記段差部は前記絶縁層内に電子回路を有することを特徴としている。
特に、金属層にエッチング溶液注入穴を設け、エッチング溶液注入穴にエッチング溶液を注入することによるエッチングによって中空部を形成するため、中空部を容易に形成することができる。
まず、第1の実施の形態を説明する。
この第1の実施の形態は、半導体素子としてのホール素子と、ホール素子の周辺回路を構成するCMOSなどを有するLSIと、が1チップ化されたホールICに適用したものである。
図1において、201はSi基板、202a、202bはSi基板201上に形成されたSi−LSI、208は半導体素子としての化合物半導体デバイスからなるホール素子の感磁部(以後、この感磁部をホール素子という)、210はSi−LSI202用の金属配線204aとホール素子208とを電気的に接続するための金属配線、212は層間絶縁膜としてのシリコン酸化膜(以下、SiO2膜ともいう)、213はストレス低減用のメタル板としても機能する、Si−LSI用のAl配線、215はAl配線213の下部のSiO2膜212内に形成される中空部である。
まず、Si基板201を用意し、このSi基板201上にSi−LSI202a、202bを形成し、各Si−LSI202a、202b用の、例えば、2層の金属配線のうちの下層の金属配線203a、203bを形成し、ついで上層の金属配線204a、204bを形成した後、SiO2膜205を形成する(図2(a))。なお、金属配線は2層に限るものではなく任意数の金属配線を設けてよい。
例えば図4(a)に示すように、4つのSi−LSIが形成されている場合には、これらSi−LSIどうしの間の領域A1を露出させる。つまり、後の工程でホール素子208を形成したときに、ホール素子208の両側にSi−LSIが配置されるように、ホール素子208の形成領域を確保する。
次に、このSi基板をフッ化水素(HF)溶液に浸漬し、基板表面の自然酸化膜を除去するとともに、露出している基板表面のSi原子を水素原子にて終端させる。
この金属配線210の形状加工は、例えば、露光・現像後のレジストを基板上に形成した後、金属配線材料をスパッタリング技術により基板全面に形成し、その後、剥離液中にてリフトオフ法により、所望の金属配線パターンを形成する。なお、これに限るものではなく、一般的に行われる配線形成方法、すなわち、まずスパッタリング法により基板全面に金属配線を形成した後、リソグラフィー技術およびエッチング技術を用いて金属配線パターンを形成してもよい。
次に、CMP平坦化処理後のSiN膜211の上に、Si−LSI202a、202の駆動制御用のAl層からなるAl配線213を形成し、Si−LSI202a、202bのそれぞれの金属配線と接続する。なお、ここでは、Alからなる配線を形成した場合について説明したが、Alに限るものではなく、Cuなどその他の金属配線であっても適用できる。
そして、図3(b)、図4(c)に示すように、Al配線213の、基板上面からみてホール素子208と重なる領域内に、リソグラフィー技術を用いて、後述のエッチング溶液注入用の円形の微細なエッチング溶液注入穴214を複数形成する。このエッチング溶液注入穴214の大きさは、溶液注入が可能な程度の穴であればよく例えば、直径0.5μm程度に形成される。また、エッチング溶液注入穴214の数は、後述の中空部215として十分な中空の領域が形成される程度の数であればよい。なお、図3(b)では、エッチング溶液注入穴214は4つしかないが、実際には多数形成されている。
ウェットエッチング終了後、プラズマCVDによりAl配線213の上に保護膜としてのSiN膜216を形成する。例えばこのSiN膜216を1μm程度の膜厚に形成することによって、SiN膜216が横に成長し、Al配線213に形成されている直径0.5μm程度のエッチング溶液注入穴214は封止されることになる。
ついで、Si基板201をダイシングしてチップに分割した後、ダイボンディングし、PADとリードフレームとをワイヤボンディングした後、図1に示すように、全体をトランスファモールド法によりモールドして樹脂パッケージ218を形成する。なお、図1において、220はリードフレーム、221はモールド樹脂である。以上によりホール素子208および複数のSi−LSIを備えた半導体チップからなるホールIC1が完成する。
このため、仮に、この樹脂パッケージ218にストレス変化が生じたとしても、Al配線213および中空部215によって、ストレス変化がホール素子208自体に伝達されることを抑制することができる。したがって、ストレス変化によりホール素子208の特性変化が生じることを抑制することができる。
また、上記実施の形態においては、ホール素子を備えたホールICを形成する場合について説明したがこれに限るものではなく、ホール素子を備えた他の回路であっても適用することができる。
また、SiO2膜205が第1シリコン酸化膜に対応し、SiN膜206が第1シリコン窒化膜に対応し、SiN膜211が第2シリコン窒化膜に対応し、SiO2膜212が第2シリコン酸化膜に対応し、SiN膜216が第3シリコン窒化膜に対応している。
この第2の実施の形態は、本発明を、半導体素子としてホール素子に適用したものである。
図6は、本発明の一実施形態にかかる、ホール素子2からなる半導体チップの断面模式図である。
図6において、401はSi基板、403はSi基板401上に形成された化合物半導体デバイスからなるホール素子の感磁部(以後、この感磁部をホール素子という)、405はシリコン酸化膜、407は金属配線、408は保護膜としてのシリコン窒化膜(以下、SiN膜ともいう)、409は層間絶縁膜としてのシリコン酸化膜(以下、SiO2膜ともいう)、410はストレス低減用のメタル板として機能するAl層、413はAl層410の下部のSiO2膜409内に形成される中空部、414は保護膜、421はPAD422を介して金属配線407とリードフレーム423とを接続するボンディングワイヤ、424は樹脂モールドされてなる樹脂パッケージである。
まず、Si基板401を用意し、上記第1の実施の形態と同様の手順で、Si基板401上に化合物半導体膜を成長させInSb膜を形成する。そして、リソグラフィー技術およびエッチング技術を用いて所望の形状に加工し、化合物半導体デバイスとしての十字型のホール素子403を形成する(図7(a))。
次に、基板全面に保護膜としてSiN膜404を形成し、リソグラフィー技術およびエッチング技術を用いてホール素子403を除く部分のSiN膜404を除去した後、基板全面に層間絶縁膜としてのSiO2膜405を形成する(図7(b)。
次に、基板上面からからみてホール素子403の形成領域と重なる領域のSiO2膜405を除去するためのマスクパターン406を形成する(図7(c))。
次に、コンタクトホール404aと、ホール素子403を挟んで左右に残されたSiO2膜405の上部近傍までとを結ぶ金属配線407を形成する(図7(e))。
次に、基板全面に保護膜としてSiN膜408を形成した後、さらにSiO2膜409を形成し、CMP平坦化処理を行って、SiN膜408が露出するまで基板全面を平坦化する(図8(a))。
なお、Al層410は、上記第1の実施の形態と同様に、図5(a)、(b)に示すように、少なくとも、入力短冊208inと出力短冊208outとが交差する領域を含む平面視方形領域AR2、またはAR3に形成してもよく、要は、入力短冊208inと出力短冊208outとが交差する領域を含む領域に形成すればよい。
そして、マスクパターン415を除去する(図9(b))。
これにより、ウェハが完成する。
そして、Si基板401をダイシングしてチップに分割した後、ダイボンディングし、PADとリードフレーム423とをワイヤボンディングした後、全体を樹脂モールドして樹脂パッケージ424を形成することにより、図6に示すホール素子2の半導体チップが形成される。
なお、上記第2の実施の形態においては、ホール素子403からなる半導体チップを形成する場合について説明したが、これに限るものではなく、ホール素子403の左右両側に形成される厚いSiO2膜405をLOCOS膜として用い、ホール素子403の他に素子を形成し、ホール素子および他の素子を一体にモールドして1チップ半導体装置を形成することも可能である。
また、上記各実施の形態においては、センサ素子としてホール素子を適用した場合について説明したがこれに限るものではなく、例えば、圧力や加速度の検出を行う歪みセンサなど、他のセンサに適用することも可能である。
ここで、上記第2の実施の形態において、Si基板401が半導体基板に対応し、ホール素子403の周囲に形成されたSiO2膜405が段差部に対応し、ホール素子403がセンサ素子に対応し、Al層410が金属層に対応している。また、SiO2膜405が第1絶縁膜に対応し、SiN膜408が第1保護膜に対応し、SiO2膜409が第2絶縁膜に対応し、SiN膜414が第2保護膜に対応している。
2 ホール素子
202a、202b Si−LSI
208 ホール素子
209 シリコン窒化膜(SiN膜)
210 金属配線
211 シリコン窒化膜(SiN膜)
212 シリコン酸化膜(SiO2膜)
213 Al配線
214 エッチング溶液注入穴
215 中空部
216 保護膜
217 バッファ層
218 樹脂パッケージ
403 ホール素子
404 シリコン窒化膜(SiN膜)
405 シリコン酸化膜(SiO2膜)
407 金属配線
408 シリコン窒化膜(SiN膜)
409 シリコン酸化膜(SiO2膜)
410 Al層
411 エッチング溶液注入穴
413 中空部
414 シリコン窒化膜(SiN膜)
424 樹脂パッケージ
Claims (5)
- 半導体基板と、
当該半導体基板上に間隔をもって形成され且つ絶縁層からなる2つの段差部と、
前記2つの段差部の間の前記半導体基板上に形成されるセンサ素子と、
前記2つの段差部に跨がって配置される金属層と、
前記金属層と前記センサ素子との間に形成される中空部と、を備える半導体装置であって、
全体がモールド成型されていることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記金属層にエッチング溶液注入穴を有し、
前記中空部は、前記エッチング溶液注入穴にエッチング溶液を注入することによるエッチングによって形成されることを特徴とする請求項1記載の半導体装置。 - 前記半導体基板はシリコン基板であり前記センサ素子は前記シリコン基板上に形成される化合物半導体からなる感磁部であって、
前記段差部は前記絶縁層内に電子回路を有することを特徴とする請求項1又は請求項2記載の半導体装置。 - センサ素子が形成された半導体基板がモールド成型されてなる半導体装置の製造方法であって、
前記半導体基板上に形成された前記センサ素子を含む前記半導体基板全面に第1絶縁膜を形成する工程と、
前記半導体基板上面からみて前記センサ素子と重なる領域の前記第1絶縁膜を除去し前記センサ素子の周囲に前記第1絶縁膜からなる段差部を形成する工程と、
前記センサ素子と電気的に接続され且つ前記段差部上まで引き回される金属配線を形成する工程と、
前記金属配線を形成した後、前記半導体基板全面に第1保護膜を形成しさらに当該第1保護膜の上に第2絶縁膜を形成し、その後前記第1保護膜が露出するまで平坦化する工程と、
前記第2絶縁膜の上に金属層を形成し、当該金属層の、半導体基板上面からみて前記センサ素子と重なる領域にエッチング溶液注入穴を形成する工程と、
前記エッチング溶液注入穴からエッチング溶液を注入し、前記金属層の下部の前記第2絶縁膜を除去して前記センサ素子の上方に中空部を形成する工程と、
前記中空部を形成した後、前記金属層の上に第2保護膜を形成する工程と、を備えることを特徴とする半導体装置の製造方法。 - 化合物半導体からなる感磁部と電子回路とが形成されたシリコン基板がモールド成型されてなる半導体装置の製造方法であって、
前記シリコン基板上に形成された前記電子回路全体を覆うように第1シリコン酸化膜を形成し当該第1シリコン酸化膜をエッチングして前記シリコン基板の所望の領域のみを露出させる工程と、
前記シリコン基板全体に第1シリコン窒化膜を形成し当該第1シリコン窒化膜をエッチングして前記シリコン基板の所望の領域のみを露出させる工程と、
前記シリコン基板が露出した領域に化合物半導体層を形成し当該化合物半導体層をエッチングして前記感磁部を形成する工程と、
前記シリコン基板全体にシリコン窒化膜からなる保護膜を形成し、前記第1シリコン酸化膜、前記第1シリコン窒化膜および前記保護膜に前記電子回路および前記感磁部に到達するコンタクト窓を形成し、前記電子回路と前記感磁部とを電気的に接続するための前記コンタクト窓を通る金属配線を形成する工程と、
前記シリコン基板全体に第2シリコン窒化膜を形成した後、前記シリコン基板全体に第2シリコン酸化膜を形成し、その後前記第2シリコン窒化膜が露出するまで平坦化する工程と、
前記第2シリコン酸化膜の上に金属層を形成し、当該金属層の、シリコン基板上面からみて前記感磁部と重なる領域にエッチング溶液注入穴を形成する工程と、
前記エッチング溶液注入穴からエッチング溶液を注入し、前記金属層の下部の前記第2シリコン酸化膜を除去して前記感磁部の上方に中空部を形成する工程と、
前記中空部を形成した後、前記金属層の上に第3シリコン窒化膜を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011070977A JP5651057B2 (ja) | 2011-03-28 | 2011-03-28 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011070977A JP5651057B2 (ja) | 2011-03-28 | 2011-03-28 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012204808A JP2012204808A (ja) | 2012-10-22 |
JP5651057B2 true JP5651057B2 (ja) | 2015-01-07 |
Family
ID=47185390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011070977A Active JP5651057B2 (ja) | 2011-03-28 | 2011-03-28 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5651057B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11604214B2 (en) | 2019-03-13 | 2023-03-14 | Kabushiki Kaisha Toshiba | Current detection device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170016745A1 (en) * | 2014-03-24 | 2017-01-19 | Panasonic Intellectual Property Management Co., Ltd. | Magnetic sensor |
WO2016056179A1 (ja) | 2014-10-09 | 2016-04-14 | パナソニックIpマネジメント株式会社 | 磁気センサ |
US9702748B2 (en) * | 2015-10-14 | 2017-07-11 | International Business Machines Corporation | Graphene-based magnetic hall sensor for fluid flow analysis at nanoscale level |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63301577A (ja) * | 1987-06-01 | 1988-12-08 | Victor Co Of Japan Ltd | ホ−ル素子とその製作法 |
JP3227985B2 (ja) * | 1994-04-06 | 2001-11-12 | 富士電機株式会社 | 磁気センサ |
JP2000208829A (ja) * | 1999-01-14 | 2000-07-28 | Hitachi Cable Ltd | ホ―ル素子 |
JP4240306B2 (ja) * | 2004-05-13 | 2009-03-18 | 旭化成エレクトロニクス株式会社 | 回転検出器 |
JP2010038887A (ja) * | 2008-08-08 | 2010-02-18 | Asahi Kasei Electronics Co Ltd | 磁気センサおよびその製造方法 |
-
2011
- 2011-03-28 JP JP2011070977A patent/JP5651057B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11604214B2 (en) | 2019-03-13 | 2023-03-14 | Kabushiki Kaisha Toshiba | Current detection device |
Also Published As
Publication number | Publication date |
---|---|
JP2012204808A (ja) | 2012-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104576333B (zh) | 使用分隔结构作为停止层的封装体减薄 | |
KR101542887B1 (ko) | 칩 패키지 상호작용 안정도를 증진시키기 위한 스트레스 완화 갭들을 포함하는 반도체 디바이스 | |
US7432133B2 (en) | Plastic packaged device with die interface layer | |
US20130049218A1 (en) | Semiconductor device packaging having pre-encapsulation through via formation | |
TWI433244B (zh) | 具三維積層構造之積體電路裝置之製造方法 | |
US20130154091A1 (en) | Semiconductor device packaging using encapsulated conductive balls for package-on-package back side coupling | |
US20120007243A1 (en) | Method of making connections in a back-lit circuit | |
US7651891B1 (en) | Integrated circuit package with stress reduction | |
WO2012011929A1 (en) | Active chip on carrier or laminated chip having microelectronic element embedded therein | |
US8390121B2 (en) | Semiconductor device and method of manufacture thereof | |
JP5651057B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI835983B (zh) | 具有增強性能之射頻元件及其形成方法 | |
TWI594382B (zh) | 電子封裝件及其製法 | |
JP5721742B2 (ja) | ウェハ構造の電気的結合 | |
TW202101602A (zh) | 具有增強性能之射頻元件及其形成方法 | |
US9018044B2 (en) | Chip-on-lead package and method of forming | |
CN103021804A (zh) | 在ⅲ-ⅴ族制造工艺中形成在硅晶圆的背面上方的保护膜 | |
KR20210076946A (ko) | Mems 패키징 구조 및 이의 제조 방법 | |
JP4696152B2 (ja) | 半導体装置の製造方法および半導体装置 | |
CN111048468B (zh) | 电子元件的层叠件及其制造方法 | |
TWI620290B (zh) | 導電墊結構及其製作方法 | |
TW202322341A (zh) | 具有增強底板的整合隔離電容器 | |
US20110318852A1 (en) | Wafer level integration module having controlled resistivity interconnects | |
TWI541946B (zh) | 半導體封裝件及其製法 | |
KR20110068489A (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5651057 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |