JP2749241B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2749241B2 JP2749241B2 JP2678493A JP2678493A JP2749241B2 JP 2749241 B2 JP2749241 B2 JP 2749241B2 JP 2678493 A JP2678493 A JP 2678493A JP 2678493 A JP2678493 A JP 2678493A JP 2749241 B2 JP2749241 B2 JP 2749241B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- pad
- semiconductor integrated
- input
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路におけ
る入出力用パッドの配置と構造に関する。
る入出力用パッドの配置と構造に関する。
【０００２】
【従来の技術】一般に、半導体集積回路（入換え、ＩＣ
と呼ぶ）には、ワイヤボンディング等により外部回路と
接続されて信号授受の出入口となる入出力パッドが多数
設けられている。このようなＩＣにおいては、従来、上
記パッドを配置するための入出力領域は、ＩＣ本来の機
能を担う内部ロジック回路やドライバ回路等の内部回路
領域とは別個にこれらと平面的に並列配置されるように
なっていた。
と呼ぶ）には、ワイヤボンディング等により外部回路と
接続されて信号授受の出入口となる入出力パッドが多数
設けられている。このようなＩＣにおいては、従来、上
記パッドを配置するための入出力領域は、ＩＣ本来の機
能を担う内部ロジック回路やドライバ回路等の内部回路
領域とは別個にこれらと平面的に並列配置されるように
なっていた。
【０００３】図４は、上記したＩＣの一例として、従来
のサーマルヘッド用ドライバＩＣを表した平面図であ
る。このＩＣは、幅Ｗ2 ＝約１ｍｍ，長さＬ＝約５ｍｍ
のチップであって、ロジック回路領域３３，このロジッ
ク回路領域３３に平面的に隣接し多数の入力パッド３１
が配置される入力パッド領域３２，ロジック回路領域３
３に平面的に隣接したドライバ回路領域３４，及びこの
ドライバ回路領域３４に平面的に隣接し多数の出力パッ
ド３５が配置される出力パッド領域３６から構成されて
いる。
のサーマルヘッド用ドライバＩＣを表した平面図であ
る。このＩＣは、幅Ｗ2 ＝約１ｍｍ，長さＬ＝約５ｍｍ
のチップであって、ロジック回路領域３３，このロジッ
ク回路領域３３に平面的に隣接し多数の入力パッド３１
が配置される入力パッド領域３２，ロジック回路領域３
３に平面的に隣接したドライバ回路領域３４，及びこの
ドライバ回路領域３４に平面的に隣接し多数の出力パッ
ド３５が配置される出力パッド領域３６から構成されて
いる。
【０００４】図２は、図４における切断線ＡＡ′に沿っ
た断面を表したものである。この図に示すように、Ｐ形
基板１１上にはＮ+ 拡散層１２が形成されてドライバ回
路領域３４（図４）の一部を形成している。Ｎ+ 拡散層
１２からはアルミ（Ａｌ）配線１４が引き出され、酸化
膜１３によりＰ形基板１１と絶縁隔離されて出力パッド
領域３５へと延びている。Ｎ+ 拡散層１２，Ａｌ配線１
４及び酸化膜１３の上部には、出力パッド１８の部分を
除きチップ全体を覆うようにして絶縁性の保護膜１６が
設けられている。
た断面を表したものである。この図に示すように、Ｐ形
基板１１上にはＮ+ 拡散層１２が形成されてドライバ回
路領域３４（図４）の一部を形成している。Ｎ+ 拡散層
１２からはアルミ（Ａｌ）配線１４が引き出され、酸化
膜１３によりＰ形基板１１と絶縁隔離されて出力パッド
領域３５へと延びている。Ｎ+ 拡散層１２，Ａｌ配線１
４及び酸化膜１３の上部には、出力パッド１８の部分を
除きチップ全体を覆うようにして絶縁性の保護膜１６が
設けられている。
【０００５】
【発明が解決しようとする課題】このように、従来の半
導体集積回路では、入出力パッドを配置するための入出
力領域は、ＩＣ本来の機能を担う内部回路領域とは別個
に平面的に並列配置されていたので、入出力パッド領域
の分だけチップ全体の面積が大きくなる。このため、１
枚のウェハから何個のチップがとれるかといういわゆる
取れ数が少なくなり、コスト低減が困難となる。
導体集積回路では、入出力パッドを配置するための入出
力領域は、ＩＣ本来の機能を担う内部回路領域とは別個
に平面的に並列配置されていたので、入出力パッド領域
の分だけチップ全体の面積が大きくなる。このため、１
枚のウェハから何個のチップがとれるかといういわゆる
取れ数が少なくなり、コスト低減が困難となる。
【０００６】この問題に対し、例えば各パッドを内部回
路中の余裕間隙に適宜配置して入出力パッド領域を削除
する方法も考えられるが、この方法では各パッドの配置
を最適化するためにパターンルールを微細化必要が生
じ、あるいはパターンの複雑化を招くという問題があ
り、必ずしもコスト低減に寄与し得ないという問題があ
った。
路中の余裕間隙に適宜配置して入出力パッド領域を削除
する方法も考えられるが、この方法では各パッドの配置
を最適化するためにパターンルールを微細化必要が生
じ、あるいはパターンの複雑化を招くという問題があ
り、必ずしもコスト低減に寄与し得ないという問題があ
った。
【０００７】この発明は、かかる課題を解決するために
なされたもので、簡単な構成の変更のみでチップサイズ
を縮小することができる半導体集積回路を得ることを目
的とする。
なされたもので、簡単な構成の変更のみでチップサイズ
を縮小することができる半導体集積回路を得ることを目
的とする。
【０００８】
【課題を解決するための手段】この発明に係る半導体集
積回路は、ロジック回路やドライバ回路等の回路と、こ
れらの回路への入力信号を入力するための入力パッド
と、これらの回路からの出力信号を出力するための出力
パッドと、を有する半導体集積回路において、前記ロジ
ック回路やドライバ回路等の回路領域上に絶縁性の層間
膜を設け、該層間膜上に前記入力パッド及び出力パッド
を設けたことを特徴とするものである。
積回路は、ロジック回路やドライバ回路等の回路と、こ
れらの回路への入力信号を入力するための入力パッド
と、これらの回路からの出力信号を出力するための出力
パッドと、を有する半導体集積回路において、前記ロジ
ック回路やドライバ回路等の回路領域上に絶縁性の層間
膜を設け、該層間膜上に前記入力パッド及び出力パッド
を設けたことを特徴とするものである。
【０００９】
【作用】この発明に係る半導体集積回路では、入出力パ
ッドが内部回路領域上に重畳して設けられ、従来チップ
面積の一部を占めていたパッド配置領域が不要となる。
ッドが内部回路領域上に重畳して設けられ、従来チップ
面積の一部を占めていたパッド配置領域が不要となる。
【００１０】
【実施例】以下実施例につき本発明を詳細に説明する。
【００１１】図３は本発明の一実施例における半導体集
積回路の平面図である。この図で、従来例（図４）と同
一部分には同一の符号を付すものとする。
積回路の平面図である。この図で、従来例（図４）と同
一部分には同一の符号を付すものとする。
【００１２】このＩＣは、幅Ｗ2 ＝約０．７ｍｍ，長さ
Ｌ＝約５ｍｍのチップであって、ロジック回路領域３
３，このロジック回路領域３３の上部に後述の層間膜を
介して設けられ多数の入力パッド３１が配置される入力
パッド領域３２，ロジック回路領域３３に平面的に隣接
して設けられたドライバ回路領域３４，及びこのドライ
バ回路領域３４上に層間膜を介して設けられ多数の出力
パッド３５が配置される出力パッド領域３６から構成さ
れている。
Ｌ＝約５ｍｍのチップであって、ロジック回路領域３
３，このロジック回路領域３３の上部に後述の層間膜を
介して設けられ多数の入力パッド３１が配置される入力
パッド領域３２，ロジック回路領域３３に平面的に隣接
して設けられたドライバ回路領域３４，及びこのドライ
バ回路領域３４上に層間膜を介して設けられ多数の出力
パッド３５が配置される出力パッド領域３６から構成さ
れている。
【００１３】図１は、図３における切断線ＡＡ′に沿っ
た断面を表したものである。この図においても、従来例
（図２）と同一部分には同一の符号を付すものとする。
た断面を表したものである。この図においても、従来例
（図２）と同一部分には同一の符号を付すものとする。
【００１４】この図に示すように、Ｐ形基板１１上には
Ｎ+ 拡散層１２が形成されてドライバ回路領域３４（図
３）の一部としてのＦＥＴ（電界効果トランジスタ）を
形成している。Ｎ+ 拡散層１２からは、約７０００オン
グストロームの厚さのアルミ配線１４が引き出され、酸
化膜１３によりＰ形基板１１と絶縁隔離されてチップ外
端部方向へと延びている。このアルミ配線１４の上部に
は、チップ外端部近傍でアルミ配線１４と接続され約１
００００〜２００００オングストロームの厚さを有する
第２のアルミ配線１５が設けられ、約２００００オング
ストロームの厚さの絶縁性の層間膜２１により絶縁隔離
されつつ、上記ＦＥＴ形成領域方向に折り返されるよう
に延びている。なお、層間膜２１としては、例えばＳｉ
Ｏ2 又はＳｉＮ等の窒化物が用いられる。
Ｎ+ 拡散層１２が形成されてドライバ回路領域３４（図
３）の一部としてのＦＥＴ（電界効果トランジスタ）を
形成している。Ｎ+ 拡散層１２からは、約７０００オン
グストロームの厚さのアルミ配線１４が引き出され、酸
化膜１３によりＰ形基板１１と絶縁隔離されてチップ外
端部方向へと延びている。このアルミ配線１４の上部に
は、チップ外端部近傍でアルミ配線１４と接続され約１
００００〜２００００オングストロームの厚さを有する
第２のアルミ配線１５が設けられ、約２００００オング
ストロームの厚さの絶縁性の層間膜２１により絶縁隔離
されつつ、上記ＦＥＴ形成領域方向に折り返されるよう
に延びている。なお、層間膜２１としては、例えばＳｉ
Ｏ2 又はＳｉＮ等の窒化物が用いられる。
【００１５】第２のＡｌ配線１５及び層間膜２１の上部
には、出力パッド１８の部分を除きチップ全体を覆うよ
うにして絶縁性の保護膜１６が設けられている。
には、出力パッド１８の部分を除きチップ全体を覆うよ
うにして絶縁性の保護膜１６が設けられている。
【００１６】このような構成とすることにより、出力パ
ッド領域３６をドライバ回路領域３４の上部に重畳して
形成することができ、ドライバ回路領域を縮小すること
なくチップ全体の幅Ｗ1 が従来の１ｍｍから約０．７ｍ
ｍとなった。従って、チップ面積も従来の約７割程度と
なり、ウェハからの取れ数も増大する結果となった。な
お、Ａｌ配線１４，第２のＡｌ配線１５及び層間膜２１
の厚さは上記のような値に限定されるものではなく、適
宜変更することが可能である。但し、ワイヤボンディン
グ時のショックによる層間リークを考慮すると、上記の
値以上の値が適当と考えられる。
ッド領域３６をドライバ回路領域３４の上部に重畳して
形成することができ、ドライバ回路領域を縮小すること
なくチップ全体の幅Ｗ1 が従来の１ｍｍから約０．７ｍ
ｍとなった。従って、チップ面積も従来の約７割程度と
なり、ウェハからの取れ数も増大する結果となった。な
お、Ａｌ配線１４，第２のＡｌ配線１５及び層間膜２１
の厚さは上記のような値に限定されるものではなく、適
宜変更することが可能である。但し、ワイヤボンディン
グ時のショックによる層間リークを考慮すると、上記の
値以上の値が適当と考えられる。
【００１７】また、本実施例では、層間膜２１として窒
化物を用いることとしたが、これに限定されるものでは
なく、絶縁性及び耐衝撃性の良好なものであれば他のも
のでもよい。
化物を用いることとしたが、これに限定されるものでは
なく、絶縁性及び耐衝撃性の良好なものであれば他のも
のでもよい。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
前記ロジック回路やドライバ回路等の回路領域上に絶縁
性の層間膜を設け、該層間膜上に前記入力パッド及び出
力パッドを設けることとしたので、従来チップ面積の一
部を占めていたパッド配置領域が不要となる。従って、
チップサイズを小型化することができ、ウェハからの取
れ数も増大するため、コスト低減にも大きな効果があ
る。
前記ロジック回路やドライバ回路等の回路領域上に絶縁
性の層間膜を設け、該層間膜上に前記入力パッド及び出
力パッドを設けることとしたので、従来チップ面積の一
部を占めていたパッド配置領域が不要となる。従って、
チップサイズを小型化することができ、ウェハからの取
れ数も増大するため、コスト低減にも大きな効果があ
る。
【図１】本発明の一実施例における半導体集積回路の断
面を示す断面図である。
面を示す断面図である。
【図２】従来の半導体集積回路の断面を示す断面図であ
る。
る。
【図３】本発明の一実施例における半導体集積回路を示
す平面図である。
す平面図である。
【図４】従来の半導体集積回路を示す平面図である。
１１ Ｐ形基板 １２ Ｎ+ 拡散層 １３ 酸化膜 １４，１５ Ａｌ配線 １６ 保護膜 １８，３５ 出力パッド ２１ 層間膜 ３１ 入力パッド ３２ 入力パッド領域 ３３ ロジック回路領域 ３４ ドライバ回路領域 ３６ 出力パッド領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−105348（ＪＰ，Ａ) 特開 昭62−245655（ＪＰ，Ａ) 特開 平４−255238（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 301
Claims (1)
- 【請求項１】 ロジック回路やドライバ回路等の回路
と、これらの回路への入力信号を入力するための入力パ
ッドと、これらの回路からの出力信号を出力するための
出力パッドと、を有する半導体集積回路において、 前記ロジック回路やドライバ回路等の回路領域上に絶縁
性の層間膜を設け、該層間膜上に前記入力パッド及び出
力パッドを設けたことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2678493A JP2749241B2 (ja) | 1993-02-16 | 1993-02-16 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2678493A JP2749241B2 (ja) | 1993-02-16 | 1993-02-16 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244235A JPH06244235A (ja) | 1994-09-02 |
| JP2749241B2 true JP2749241B2 (ja) | 1998-05-13 |
Family
ID=12202949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2678493A Expired - Fee Related JP2749241B2 (ja) | 1993-02-16 | 1993-02-16 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2749241B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100208001B1 (ko) * | 1996-10-11 | 1999-07-15 | 윤종용 | 인에이블단자를 갖는 입력패드 및 그것을 이용한 저전류소비형 집적회로 |
| JP4242336B2 (ja) | 2004-02-05 | 2009-03-25 | パナソニック株式会社 | 半導体装置 |
| JP2006229186A (ja) | 2005-01-18 | 2006-08-31 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびその製造方法 |
| JP2007059867A (ja) * | 2005-07-26 | 2007-03-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP5168872B2 (ja) | 2006-10-06 | 2013-03-27 | 富士電機株式会社 | 半導体集積回路 |
| TWI676280B (zh) | 2014-04-18 | 2019-11-01 | 日商新力股份有限公司 | 固體攝像裝置及具備其之電子機器 |
| KR101700840B1 (ko) | 2014-11-13 | 2017-02-01 | (주)와이솔 | Saw 필터용 커패시터, saw 필터 및 그 제조 방법 |
-
1993
- 1993-02-16 JP JP2678493A patent/JP2749241B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06244235A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8294214B2 (en) | Semiconductor device with signal wirings and dummy wirings that pass through under electrode pads and in which the number of dummy wirings near the peripheral portion of the device being greater than at a more centrally located portion | |
| US7038280B2 (en) | Integrated circuit bond pad structures and methods of making | |
| US7646087B2 (en) | Multiple-dies semiconductor device with redistributed layer pads | |
| US5220199A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| US7915744B2 (en) | Bond pad structures and semiconductor devices using the same | |
| JP2749241B2 (ja) | 半導体集積回路 | |
| JPH08236706A (ja) | 半導体集積回路素子およびその素子を組み込んだ半導体装置 | |
| US7566589B2 (en) | Apparatus and method for signal bus line layout in semiconductor device | |
| US5148249A (en) | Semiconductor protection device | |
| JP2020155487A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2004165558A (ja) | 半導体集積回路 | |
| JPH11330385A (ja) | Ｃｍｏｓデバイス | |
| JP3075858B2 (ja) | 半導体集積回路装置 | |
| US6730946B2 (en) | Semiconductor device | |
| US20040256741A1 (en) | Apparatus and method for signal bus line layout in semiconductor device | |
| JP2559102B2 (ja) | 半導体装置 | |
| JPH06112406A (ja) | 半導体集積回路 | |
| JPH0574957A (ja) | 半導体装置 | |
| JPH0684899A (ja) | 樹脂封止型半導体装置 | |
| JPS63143836A (ja) | 半導体装置 | |
| JP2502702B2 (ja) | 半導体装置 | |
| JPH0345898B2 (ja) | ||
| JPH09199606A (ja) | マスタスライス方式の半導体装置 | |
| JPH05211253A (ja) | 樹脂封止半導体装置 | |
| JPS63175447A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |