JPH06244235A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH06244235A JPH06244235A JP2678493A JP2678493A JPH06244235A JP H06244235 A JPH06244235 A JP H06244235A JP 2678493 A JP2678493 A JP 2678493A JP 2678493 A JP2678493 A JP 2678493A JP H06244235 A JPH06244235 A JP H06244235A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- interlayer film
- pad
- wiring
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成の変更のみで半導体チップサイズ
を縮小する。 【構成】 P形基板11上にはN+ 拡散層12が形成さ
れFETを形成している。N+ 拡散層12からはアルミ
配線14が引き出され、酸化膜13によりP形基板11
と絶縁隔離されてチップ外端部方向へと延びている。こ
のアルミ配線14の上部には、チップ外端部近傍でアル
ミ配線14と接続された第2のアルミ配線15が設けら
れ、絶縁性の層間膜21により絶縁隔離されつつ、上記
FET形成領域方向に折り返されるように延びている。
層間膜21としては、例えばSiO2 又はSiN等の窒
化物が用いられる。第2のAl配線15及び層間膜2の
上部には、出力パッド18の部分を除きチップ全体を覆
うようにして絶縁性の保護膜16が設けられている。
を縮小する。 【構成】 P形基板11上にはN+ 拡散層12が形成さ
れFETを形成している。N+ 拡散層12からはアルミ
配線14が引き出され、酸化膜13によりP形基板11
と絶縁隔離されてチップ外端部方向へと延びている。こ
のアルミ配線14の上部には、チップ外端部近傍でアル
ミ配線14と接続された第2のアルミ配線15が設けら
れ、絶縁性の層間膜21により絶縁隔離されつつ、上記
FET形成領域方向に折り返されるように延びている。
層間膜21としては、例えばSiO2 又はSiN等の窒
化物が用いられる。第2のAl配線15及び層間膜2の
上部には、出力パッド18の部分を除きチップ全体を覆
うようにして絶縁性の保護膜16が設けられている。
Description
【0001】
【産業上の利用分野】本発明は、半導体集積回路におけ
る入出力用パッドの配置と構造に関する。
る入出力用パッドの配置と構造に関する。
【0002】
【従来の技術】一般に、半導体集積回路(入換え、IC
と呼ぶ)には、ワイヤボンディング等により外部回路と
接続されて信号授受の出入口となる入出力パッドが多数
設けられている。このようなICにおいては、従来、上
記パッドを配置するための入出力領域は、IC本来の機
能を担う内部ロジック回路やドライバ回路等の内部回路
領域とは別個にこれらと平面的に並列配置されるように
なっていた。
と呼ぶ)には、ワイヤボンディング等により外部回路と
接続されて信号授受の出入口となる入出力パッドが多数
設けられている。このようなICにおいては、従来、上
記パッドを配置するための入出力領域は、IC本来の機
能を担う内部ロジック回路やドライバ回路等の内部回路
領域とは別個にこれらと平面的に並列配置されるように
なっていた。
【0003】図4は、上記したICの一例として、従来
のサーマルヘッド用ドライバICを表した平面図であ
る。このICは、幅W2 =約1mm,長さL=約5mm
のチップであって、ロジック回路領域33,このロジッ
ク回路領域33に平面的に隣接し多数の入力パッド31
が配置される入力パッド領域32,ロジック回路領域3
3に平面的に隣接したドライバ回路領域34,及びこの
ドライバ回路領域34に平面的に隣接し多数の出力パッ
ド35が配置される出力パッド領域36から構成されて
いる。
のサーマルヘッド用ドライバICを表した平面図であ
る。このICは、幅W2 =約1mm,長さL=約5mm
のチップであって、ロジック回路領域33,このロジッ
ク回路領域33に平面的に隣接し多数の入力パッド31
が配置される入力パッド領域32,ロジック回路領域3
3に平面的に隣接したドライバ回路領域34,及びこの
ドライバ回路領域34に平面的に隣接し多数の出力パッ
ド35が配置される出力パッド領域36から構成されて
いる。
【0004】図2は、図4における切断線AA′に沿っ
た断面を表したものである。この図に示すように、P形
基板11上にはN+ 拡散層12が形成されてドライバ回
路領域34(図4)の一部を形成している。N+ 拡散層
12からはアルミ(Al)配線14が引き出され、酸化
膜13によりP形基板11と絶縁隔離されて出力パッド
領域35へと延びている。N+ 拡散層12,Al配線1
4及び酸化膜13の上部には、出力パッド18の部分を
除きチップ全体を覆うようにして絶縁性の保護膜16が
設けられている。
た断面を表したものである。この図に示すように、P形
基板11上にはN+ 拡散層12が形成されてドライバ回
路領域34(図4)の一部を形成している。N+ 拡散層
12からはアルミ(Al)配線14が引き出され、酸化
膜13によりP形基板11と絶縁隔離されて出力パッド
領域35へと延びている。N+ 拡散層12,Al配線1
4及び酸化膜13の上部には、出力パッド18の部分を
除きチップ全体を覆うようにして絶縁性の保護膜16が
設けられている。
【0005】
【発明が解決しようとする課題】このように、従来の半
導体集積回路では、入出力パッドを配置するための入出
力領域は、IC本来の機能を担う内部回路領域とは別個
に平面的に並列配置されていたので、入出力パッド領域
の分だけチップ全体の面積が大きくなる。このため、1
枚のウェハから何個のチップがとれるかといういわゆる
取れ数が少なくなり、コスト低減が困難となる。
導体集積回路では、入出力パッドを配置するための入出
力領域は、IC本来の機能を担う内部回路領域とは別個
に平面的に並列配置されていたので、入出力パッド領域
の分だけチップ全体の面積が大きくなる。このため、1
枚のウェハから何個のチップがとれるかといういわゆる
取れ数が少なくなり、コスト低減が困難となる。
【0006】この問題に対し、例えば各パッドを内部回
路中の余裕間隙に適宜配置して入出力パッド領域を削除
する方法も考えられるが、この方法では各パッドの配置
を最適化するためにパターンルールを微細化必要が生
じ、あるいはパターンの複雑化を招くという問題があ
り、必ずしもコスト低減に寄与し得ないという問題があ
った。
路中の余裕間隙に適宜配置して入出力パッド領域を削除
する方法も考えられるが、この方法では各パッドの配置
を最適化するためにパターンルールを微細化必要が生
じ、あるいはパターンの複雑化を招くという問題があ
り、必ずしもコスト低減に寄与し得ないという問題があ
った。
【0007】この発明は、かかる課題を解決するために
なされたもので、簡単な構成の変更のみでチップサイズ
を縮小することができる半導体集積回路を得ることを目
的とする。
なされたもので、簡単な構成の変更のみでチップサイズ
を縮小することができる半導体集積回路を得ることを目
的とする。
【0008】
【課題を解決するための手段】この発明に係る半導体集
積回路は、ロジック回路やドライバ回路等の回路と、こ
れらの回路への入力信号を入力するための入力パッド
と、これらの回路からの出力信号を出力するための出力
パッドと、を有する半導体集積回路において、前記ロジ
ック回路やドライバ回路等の回路領域上に絶縁性の層間
膜を設け、該層間膜上に前記入力パッド及び出力パッド
を設けたことを特徴とするものである。
積回路は、ロジック回路やドライバ回路等の回路と、こ
れらの回路への入力信号を入力するための入力パッド
と、これらの回路からの出力信号を出力するための出力
パッドと、を有する半導体集積回路において、前記ロジ
ック回路やドライバ回路等の回路領域上に絶縁性の層間
膜を設け、該層間膜上に前記入力パッド及び出力パッド
を設けたことを特徴とするものである。
【0009】
【作用】この発明に係る半導体集積回路では、入出力パ
ッドが内部回路領域上に重畳して設けられ、従来チップ
面積の一部を占めていたパッド配置領域が不要となる。
ッドが内部回路領域上に重畳して設けられ、従来チップ
面積の一部を占めていたパッド配置領域が不要となる。
【0010】
【実施例】以下実施例につき本発明を詳細に説明する。
【0011】図3は本発明の一実施例における半導体集
積回路の平面図である。この図で、従来例(図4)と同
一部分には同一の符号を付すものとする。
積回路の平面図である。この図で、従来例(図4)と同
一部分には同一の符号を付すものとする。
【0012】このICは、幅W2 =約0.7mm,長さ
L=約5mmのチップであって、ロジック回路領域3
3,このロジック回路領域33の上部に後述の層間膜を
介して設けられ多数の入力パッド31が配置される入力
パッド領域32,ロジック回路領域33に平面的に隣接
して設けられたドライバ回路領域34,及びこのドライ
バ回路領域34上に層間膜を介して設けられ多数の出力
パッド35が配置される出力パッド領域36から構成さ
れている。
L=約5mmのチップであって、ロジック回路領域3
3,このロジック回路領域33の上部に後述の層間膜を
介して設けられ多数の入力パッド31が配置される入力
パッド領域32,ロジック回路領域33に平面的に隣接
して設けられたドライバ回路領域34,及びこのドライ
バ回路領域34上に層間膜を介して設けられ多数の出力
パッド35が配置される出力パッド領域36から構成さ
れている。
【0013】図1は、図3における切断線AA′に沿っ
た断面を表したものである。この図においても、従来例
(図2)と同一部分には同一の符号を付すものとする。
た断面を表したものである。この図においても、従来例
(図2)と同一部分には同一の符号を付すものとする。
【0014】この図に示すように、P形基板11上には
N+ 拡散層12が形成されてドライバ回路領域34(図
3)の一部としてのFET(電界効果トランジスタ)を
形成している。N+ 拡散層12からは、約7000オン
グストロームの厚さのアルミ配線14が引き出され、酸
化膜13によりP形基板11と絶縁隔離されてチップ外
端部方向へと延びている。このアルミ配線14の上部に
は、チップ外端部近傍でアルミ配線14と接続され約1
0000〜20000オングストロームの厚さを有する
第2のアルミ配線15が設けられ、約20000オング
ストロームの厚さの絶縁性の層間膜21により絶縁隔離
されつつ、上記FET形成領域方向に折り返されるよう
に延びている。なお、層間膜21としては、例えばSi
O2 又はSiN等の窒化物が用いられる。
N+ 拡散層12が形成されてドライバ回路領域34(図
3)の一部としてのFET(電界効果トランジスタ)を
形成している。N+ 拡散層12からは、約7000オン
グストロームの厚さのアルミ配線14が引き出され、酸
化膜13によりP形基板11と絶縁隔離されてチップ外
端部方向へと延びている。このアルミ配線14の上部に
は、チップ外端部近傍でアルミ配線14と接続され約1
0000〜20000オングストロームの厚さを有する
第2のアルミ配線15が設けられ、約20000オング
ストロームの厚さの絶縁性の層間膜21により絶縁隔離
されつつ、上記FET形成領域方向に折り返されるよう
に延びている。なお、層間膜21としては、例えばSi
O2 又はSiN等の窒化物が用いられる。
【0015】第2のAl配線15及び層間膜21の上部
には、出力パッド18の部分を除きチップ全体を覆うよ
うにして絶縁性の保護膜16が設けられている。
には、出力パッド18の部分を除きチップ全体を覆うよ
うにして絶縁性の保護膜16が設けられている。
【0016】このような構成とすることにより、出力パ
ッド領域36をドライバ回路領域34の上部に重畳して
形成することができ、ドライバ回路領域を縮小すること
なくチップ全体の幅W1 が従来の1mmから約0.7m
mとなった。従って、チップ面積も従来の約7割程度と
なり、ウェハからの取れ数も増大する結果となった。な
お、Al配線14,第2のAl配線15及び層間膜21
の厚さは上記のような値に限定されるものではなく、適
宜変更することが可能である。但し、ワイヤボンディン
グ時のショックによる層間リークを考慮すると、上記の
値以上の値が適当と考えられる。
ッド領域36をドライバ回路領域34の上部に重畳して
形成することができ、ドライバ回路領域を縮小すること
なくチップ全体の幅W1 が従来の1mmから約0.7m
mとなった。従って、チップ面積も従来の約7割程度と
なり、ウェハからの取れ数も増大する結果となった。な
お、Al配線14,第2のAl配線15及び層間膜21
の厚さは上記のような値に限定されるものではなく、適
宜変更することが可能である。但し、ワイヤボンディン
グ時のショックによる層間リークを考慮すると、上記の
値以上の値が適当と考えられる。
【0017】また、本実施例では、層間膜21として窒
化物を用いることとしたが、これに限定されるものでは
なく、絶縁性及び耐衝撃性の良好なものであれば他のも
のでもよい。
化物を用いることとしたが、これに限定されるものでは
なく、絶縁性及び耐衝撃性の良好なものであれば他のも
のでもよい。
【0018】
【発明の効果】以上説明したように、本発明によれば、
前記ロジック回路やドライバ回路等の回路領域上に絶縁
性の層間膜を設け、該層間膜上に前記入力パッド及び出
力パッドを設けることとしたので、従来チップ面積の一
部を占めていたパッド配置領域が不要となる。従って、
チップサイズを小型化することができ、ウェハからの取
れ数も増大するため、コスト低減にも大きな効果があ
る。
前記ロジック回路やドライバ回路等の回路領域上に絶縁
性の層間膜を設け、該層間膜上に前記入力パッド及び出
力パッドを設けることとしたので、従来チップ面積の一
部を占めていたパッド配置領域が不要となる。従って、
チップサイズを小型化することができ、ウェハからの取
れ数も増大するため、コスト低減にも大きな効果があ
る。
【図1】本発明の一実施例における半導体集積回路の断
面を示す断面図である。
面を示す断面図である。
【図2】従来の半導体集積回路の断面を示す断面図であ
る。
る。
【図3】本発明の一実施例における半導体集積回路を示
す平面図である。
す平面図である。
【図4】従来の半導体集積回路を示す平面図である。
11 P形基板 12 N+ 拡散層 13 酸化膜 14,15 Al配線 16 保護膜 18,35 出力パッド 21 層間膜 31 入力パッド 32 入力パッド領域 33 ロジック回路領域 34 ドライバ回路領域 36 出力パッド領域
Claims (1)
- 【請求項1】 ロジック回路やドライバ回路等の回路
と、これらの回路への入力信号を入力するための入力パ
ッドと、これらの回路からの出力信号を出力するための
出力パッドと、を有する半導体集積回路において、 前記ロジック回路やドライバ回路等の回路領域上に絶縁
性の層間膜を設け、該層間膜上に前記入力パッド及び出
力パッドを設けたことを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2678493A JP2749241B2 (ja) | 1993-02-16 | 1993-02-16 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2678493A JP2749241B2 (ja) | 1993-02-16 | 1993-02-16 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06244235A true JPH06244235A (ja) | 1994-09-02 |
JP2749241B2 JP2749241B2 (ja) | 1998-05-13 |
Family
ID=12202949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2678493A Expired - Fee Related JP2749241B2 (ja) | 1993-02-16 | 1993-02-16 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2749241B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1084059C (zh) * | 1996-10-11 | 2002-05-01 | 三星电子株式会社 | 用于低电流消耗集成电路的包括使能端子的输入连接件 |
JP2007059867A (ja) * | 2005-07-26 | 2007-03-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US7391114B2 (en) | 2004-02-05 | 2008-06-24 | Matsushita Electric Industrial Co., Ltd. | Electrode pad section for external connection |
US7501710B2 (en) | 2005-01-18 | 2009-03-10 | Panasonic Corporation | Semiconductor integrated circuit and method of manufacturing the same |
US7714363B2 (en) | 2006-10-06 | 2010-05-11 | Fuji Electric Device Technology Co., Ltd. | Semiconductor integrated circuit for driving the address of a display device |
WO2015159766A1 (ja) * | 2014-04-18 | 2015-10-22 | ソニー株式会社 | 固体撮像装置および製造方法、並びに電子機器 |
JP2016096529A (ja) * | 2014-11-13 | 2016-05-26 | ワイソル株式会社 | 表面弾性波(saw)フィルタ用キャパシタと、表面弾性波(saw)フィルタ及びその製造方法 |
-
1993
- 1993-02-16 JP JP2678493A patent/JP2749241B2/ja not_active Expired - Fee Related
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1084059C (zh) * | 1996-10-11 | 2002-05-01 | 三星电子株式会社 | 用于低电流消耗集成电路的包括使能端子的输入连接件 |
US7391114B2 (en) | 2004-02-05 | 2008-06-24 | Matsushita Electric Industrial Co., Ltd. | Electrode pad section for external connection |
US7501710B2 (en) | 2005-01-18 | 2009-03-10 | Panasonic Corporation | Semiconductor integrated circuit and method of manufacturing the same |
JP2007059867A (ja) * | 2005-07-26 | 2007-03-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US7714363B2 (en) | 2006-10-06 | 2010-05-11 | Fuji Electric Device Technology Co., Ltd. | Semiconductor integrated circuit for driving the address of a display device |
US10580819B2 (en) | 2014-04-18 | 2020-03-03 | Sony Corporation | Solid-state imaging device, method for manufacturing same, and electronic device |
WO2015159766A1 (ja) * | 2014-04-18 | 2015-10-22 | ソニー株式会社 | 固体撮像装置および製造方法、並びに電子機器 |
CN106165099A (zh) * | 2014-04-18 | 2016-11-23 | 索尼公司 | 固体摄像装置、固体摄像装置制造方法和电子设备 |
JPWO2015159766A1 (ja) * | 2014-04-18 | 2017-04-13 | ソニー株式会社 | 固体撮像装置および製造方法、並びに電子機器 |
CN106165099B (zh) * | 2014-04-18 | 2020-03-20 | 索尼公司 | 固体摄像装置、固体摄像装置制造方法和电子设备 |
US10032822B2 (en) | 2014-04-18 | 2018-07-24 | Sony Corporation | Solid-state imaging device, method for manufacturing same, and electronic device |
JP2016096529A (ja) * | 2014-11-13 | 2016-05-26 | ワイソル株式会社 | 表面弾性波(saw)フィルタ用キャパシタと、表面弾性波(saw)フィルタ及びその製造方法 |
US9654084B2 (en) | 2014-11-13 | 2017-05-16 | Wisol Co., Ltd. | Capacitor for saw filter, saw filter and method of manufacturing thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2749241B2 (ja) | 1998-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3101077B2 (ja) | 半導体集積回路装置 | |
US8294214B2 (en) | Semiconductor device with signal wirings and dummy wirings that pass through under electrode pads and in which the number of dummy wirings near the peripheral portion of the device being greater than at a more centrally located portion | |
US6222213B1 (en) | Semiconductor integrated circuit device | |
US4654689A (en) | Structure of power supply wirings in semiconductor integrated circuit | |
US6130484A (en) | Semiconductor device | |
US5986294A (en) | Semiconductor integrated circuit | |
JP2010147282A (ja) | 半導体集積回路装置 | |
US4947233A (en) | Semi-custom LSI having input/output cells | |
JPH06244235A (ja) | 半導体集積回路 | |
IE52453B1 (en) | Semiconductor integrated circuit devices | |
JP2000252363A (ja) | 半導体集積回路 | |
US7566589B2 (en) | Apparatus and method for signal bus line layout in semiconductor device | |
US20050161810A1 (en) | Semiconductor device | |
JP2002299567A (ja) | 半導体素子 | |
JPS62150740A (ja) | 半導体集積回路装置 | |
US7245027B2 (en) | Apparatus and method for signal bus line layout in semiconductor device | |
JP3075858B2 (ja) | 半導体集積回路装置 | |
JPS58222573A (ja) | 半導体集積回路装置 | |
US6730946B2 (en) | Semiconductor device | |
JPS62249467A (ja) | 半導体集積回路装置 | |
JPH0476927A (ja) | 半導体集積回路 | |
JP3070542B2 (ja) | 半導体装置 | |
JP2913766B2 (ja) | 半導体装置 | |
JPH053252A (ja) | 半導体集積回路装置 | |
JP3052374B2 (ja) | Cmos集積回路のレイアウト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |