JPS61269332A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61269332A JPS61269332A JP60110328A JP11032885A JPS61269332A JP S61269332 A JPS61269332 A JP S61269332A JP 60110328 A JP60110328 A JP 60110328A JP 11032885 A JP11032885 A JP 11032885A JP S61269332 A JPS61269332 A JP S61269332A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- chip
- stress
- corner
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、多層配線（２層以上の配線）を有する半導体
チップのコーナ（ｃｏｒｎｅｒ）部の応力集中箇所を補
強するようにした半導体装１ｉｉＶＣ関する。
チップのコーナ（ｃｏｒｎｅｒ）部の応力集中箇所を補
強するようにした半導体装１ｉｉＶＣ関する。
従来、第４図に示すように半導体チップ（以下。
チップという。）２をリードフレーム１上にマウントし
、ボンディング後、これをたとえば樹脂（レジン）３で
モールドして封止すると、樹脂３とチップ２との熱膨張
差が非常に大きく、かつ樹脂３の熱膨張がチップ２のそ
れよりも大きいので、樹脂３が硬化収縮する過程でチッ
プ２表面、特にチップ２のコーナ部表面に非常に大きな
応力が図示矢印方向に作用し、チップ２のコーナ部（４
箇所ある）において、特にチップの角より対角線方向に
チップ辺の長さの１割〜２割の長さｄの点（第３図で示
すｄＫ相当する位置）よりチップ辺に垂線を下ろして形
成されるコーナ領域において、クラックが生じ易い。
、ボンディング後、これをたとえば樹脂（レジン）３で
モールドして封止すると、樹脂３とチップ２との熱膨張
差が非常に大きく、かつ樹脂３の熱膨張がチップ２のそ
れよりも大きいので、樹脂３が硬化収縮する過程でチッ
プ２表面、特にチップ２のコーナ部表面に非常に大きな
応力が図示矢印方向に作用し、チップ２のコーナ部（４
箇所ある）において、特にチップの角より対角線方向に
チップ辺の長さの１割〜２割の長さｄの点（第３図で示
すｄＫ相当する位置）よりチップ辺に垂線を下ろして形
成されるコーナ領域において、クラックが生じ易い。
この点につき更に第５図を用いてより具体的に説明する
。
。
ＷＸＳ図は多層配線、特に２層Ａ！配線を有するチップ
のコーナ部を示し、同図において、４はシリコン基板、
５は５ｔｏｔ膜、６は第１層目のＡＡ配線、７は層間絶
縁膜、８は第２層目のＡ２配線、９はバッシベーシヲン
膜である。
のコーナ部を示し、同図において、４はシリコン基板、
５は５ｔｏｔ膜、６は第１層目のＡＡ配線、７は層間絶
縁膜、８は第２層目のＡ２配線、９はバッシベーシヲン
膜である。
このような構成のチップ１０を前述の如く樹脂（レジン
）でモールドして封止した場合には、テップ１０のコー
ナ＠には樹脂の硬化収縮過程で硬化応力に基因して、締
付力や側面圧力が図示矢印１１の向きにチップ側面に加
わり、また剪断応力が図示矢印１２の向きにチップ表面
に加わり、また垂直応力が図示矢印１３の向きにチップ
表面に加わる。チップ１０のコーナ部表面、Ｘ−Ｘ上に
は図示の如く応力σｉ （前記締付力、側面圧力や剪断
応力や垂直応力を含めた応力の総和）が極部的に存在す
る。即ちＡｎ配線６とＡ！配線８間の眉間絶縁膜７の段
差部（図示点線で示す九枠１４部分）やチップ端忙近い
パッジベージ１ン膜９０段差部（図示点線で示す光枠１
５部分）に応力が集中している。従ってこの応力によっ
て眉間絶縁膜７の段差部にクラックが生じ易く、クラッ
クが生じるとＡ！配線６とＡＪ３配線８がシ冒−トシて
しまうという問題がある。
）でモールドして封止した場合には、テップ１０のコー
ナ＠には樹脂の硬化収縮過程で硬化応力に基因して、締
付力や側面圧力が図示矢印１１の向きにチップ側面に加
わり、また剪断応力が図示矢印１２の向きにチップ表面
に加わり、また垂直応力が図示矢印１３の向きにチップ
表面に加わる。チップ１０のコーナ部表面、Ｘ−Ｘ上に
は図示の如く応力σｉ （前記締付力、側面圧力や剪断
応力や垂直応力を含めた応力の総和）が極部的に存在す
る。即ちＡｎ配線６とＡ！配線８間の眉間絶縁膜７の段
差部（図示点線で示す九枠１４部分）やチップ端忙近い
パッジベージ１ン膜９０段差部（図示点線で示す光枠１
５部分）に応力が集中している。従ってこの応力によっ
て眉間絶縁膜７の段差部にクラックが生じ易く、クラッ
クが生じるとＡ！配線６とＡＪ３配線８がシ冒−トシて
しまうという問題がある。
本発明の目的は、チップのコーナ部の応力集中箇所の絶
縁膜の破壊（クラックの発生）および配線間のシ冒−ト
な防止することかできるようにした信頼度の高い半導体
装置を提供するととくある。
縁膜の破壊（クラックの発生）および配線間のシ冒−ト
な防止することかできるようにした信頼度の高い半導体
装置を提供するととくある。
本発明の前記ならびＫそのほかの目的と新規な特徴は１
本明細書の記述お・よび添付図面からあきらかになるで
あろう。
本明細書の記述お・よび添付図面からあきらかになるで
あろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、多層配線を有するチップのコーナ部において
、２層目以上の配線の外側段差部のっけ根より外側に延
在してなる配線部に、前記つけ根近傍にスリットを必要
に応じて所定個数穿設することくより、応力に対する剛
性向上を図り、層間絶縁膜の破壊（クラックの発生）を
防止し、配線間のシ冒−トをも防止し、もって高信頼度
の達成を図らんとするものである。
、２層目以上の配線の外側段差部のっけ根より外側に延
在してなる配線部に、前記つけ根近傍にスリットを必要
に応じて所定個数穿設することくより、応力に対する剛
性向上を図り、層間絶縁膜の破壊（クラックの発生）を
防止し、配線間のシ冒−トをも防止し、もって高信頼度
の達成を図らんとするものである。
〔実施例１〕
第１図は本発明による半導体装置のｗｃ１実施例を示し
、特にＡ−ｅ２層配線の場合のチップのコーナ部を示し
ている。ここでは、チップのコーナ部。
、特にＡ−ｅ２層配線の場合のチップのコーナ部を示し
ている。ここでは、チップのコーナ部。
特にチップの角より対角線方向にチップ辺の長さの１割
〜２割の長さｄの点（第３図で示すｄの位置）よりチッ
プ辺に垂線を下ろして形成されるコーナ領域が図示され
ている。
〜２割の長さｄの点（第３図で示すｄの位置）よりチッ
プ辺に垂線を下ろして形成されるコーナ領域が図示され
ている。
第１図において、説明の便宜上第４図と同−又は相当部
分には同符号を用いている。第１図において応力集中箇
所であるＡ！配線６とＡ４配線８間の眉間絶縁膜７の段
差部（第５図の光枠１４部分に相当てる部分）の破壊を
防止丁べくＡＡ配線８の外側段差部のつけ根より外側忙
延在してなる配線部８ ａ （Ａ−６配線８の一部分）
に、しかも前記つけ根近傍にスリット１６が第３図に示
す如くＡ！配線パターン８０段差部のつけ根忙沿りて穿
設されており、パッシベーシヲン膜９はスリット１６箇
所では図示の如くスリット１６内を埋込むような形に形
成されている。
分には同符号を用いている。第１図において応力集中箇
所であるＡ！配線６とＡ４配線８間の眉間絶縁膜７の段
差部（第５図の光枠１４部分に相当てる部分）の破壊を
防止丁べくＡＡ配線８の外側段差部のつけ根より外側忙
延在してなる配線部８ ａ （Ａ−６配線８の一部分）
に、しかも前記つけ根近傍にスリット１６が第３図に示
す如くＡ！配線パターン８０段差部のつけ根忙沿りて穿
設されており、パッシベーシヲン膜９はスリット１６箇
所では図示の如くスリット１６内を埋込むような形に形
成されている。
このようなチップ１９をリードフレーム上にマウントし
、ボンディング後樹脂（レジン）でモールドして封止し
た場合、前述したように樹脂の硬化収縮過程で、樹脂の
硬化応力がチップ１９のコーナ部表面にも加わる。この
場合、スリット１６部分のバッジベージ璽ン膜９や層間
絶縁膜７の段差部のつけ根部分が夫々Ｓ１０．膜５に固
着されており、従ってスリット１６部分のパッジページ
冒ン膜９や前記段差部のつげ根部分直下のＳｔＯ，膜５
が夫々固着されているシリコン基板４表面の斜線部分１
７と１８の２箇所（２点）で、加わる応力を分担して受
けとめている。よって、従来の応力集中箇所では、加わ
る応力が２点に分散されることになり、これにより前述
したＡ２配線６とＡ！配線８間の層間絶縁膜７０段差部
に加わる応力を低減させることができ、段差部の眉間絶
縁膜７などにクラックが入らず、またＡ！配線６と８間
のシ璽−トも起らない。またＡＪ配線８の配線巾が広い
場合でも、スリット１６の配設により、この箇所の剛性
を向上させることができＡＡ配線８の座屈を防止するこ
とができる。
、ボンディング後樹脂（レジン）でモールドして封止し
た場合、前述したように樹脂の硬化収縮過程で、樹脂の
硬化応力がチップ１９のコーナ部表面にも加わる。この
場合、スリット１６部分のバッジベージ璽ン膜９や層間
絶縁膜７の段差部のつけ根部分が夫々Ｓ１０．膜５に固
着されており、従ってスリット１６部分のパッジページ
冒ン膜９や前記段差部のつげ根部分直下のＳｔＯ，膜５
が夫々固着されているシリコン基板４表面の斜線部分１
７と１８の２箇所（２点）で、加わる応力を分担して受
けとめている。よって、従来の応力集中箇所では、加わ
る応力が２点に分散されることになり、これにより前述
したＡ２配線６とＡ！配線８間の層間絶縁膜７０段差部
に加わる応力を低減させることができ、段差部の眉間絶
縁膜７などにクラックが入らず、またＡ！配線６と８間
のシ璽−トも起らない。またＡＪ配線８の配線巾が広い
場合でも、スリット１６の配設により、この箇所の剛性
を向上させることができＡＡ配線８の座屈を防止するこ
とができる。
次に、人！配線の多層化、チップサイズの増大化に伴な
い、集積される機能もま丁ま丁増大し、接地ラインとか
電源ラインの電流容量が大となってくる。このためＡ！
配線の巾が広くなってくる。
い、集積される機能もま丁ま丁増大し、接地ラインとか
電源ラインの電流容量が大となってくる。このためＡ！
配線の巾が広くなってくる。
す、ここＫＮは定数、ＬはＡ１配線巾、ＥＩはバッジベ
ージ薗ン膜の曲げ剛性％Ｅはヤング率、■は断面二次モ
ーメントでありで、ＢＩはプロセスで決定される。従っ
て応力σｐを小さくするにはＡ２配線巾りを大きくして
やる必要がある。よって一般にチップ中心からチップコ
ーナ部にいくに従って硬化応力との関係（安全率との関
係）で双曲線的にＡＡ配線の許容巾が必然的に大きくし
てやる必要がある。
ージ薗ン膜の曲げ剛性％Ｅはヤング率、■は断面二次モ
ーメントでありで、ＢＩはプロセスで決定される。従っ
て応力σｐを小さくするにはＡ２配線巾りを大きくして
やる必要がある。よって一般にチップ中心からチップコ
ーナ部にいくに従って硬化応力との関係（安全率との関
係）で双曲線的にＡＡ配線の許容巾が必然的に大きくし
てやる必要がある。
以上のような理由でチップ１９のコーナ部、特に前記コ
ーナ領域においてＡＡ配線巾が広くなってくると、加わ
る応力により座屈を生じるので、ＡＡ配線巾が広い場合
にはスリットを入れて座屈を防止している。ここではＡ
Ａ配線８の応力の大きい箇所の座屈な防止するためスリ
ット１６を設けて剛性向上を図っている。そこでＡ！配
線６や８の巾が広い場合には、ＡＡ配線６にも必要箇所
スリットを入れて剛性向上を図ることもでき、更にＡ！
配線８にもスリットをスリット１６と並行させて複数個
設けるようにしてより一層剛性の向上な図ることもでき
る。
ーナ領域においてＡＡ配線巾が広くなってくると、加わ
る応力により座屈を生じるので、ＡＡ配線巾が広い場合
にはスリットを入れて座屈を防止している。ここではＡ
Ａ配線８の応力の大きい箇所の座屈な防止するためスリ
ット１６を設けて剛性向上を図っている。そこでＡ！配
線６や８の巾が広い場合には、ＡＡ配線６にも必要箇所
スリットを入れて剛性向上を図ることもでき、更にＡ！
配線８にもスリットをスリット１６と並行させて複数個
設けるようにしてより一層剛性の向上な図ることもでき
る。
〔実施例２〕
第２図は本発明による半導体装置の第２実施例を示し、
Ｂ＃にＡＪ２層配線の場合のチップのコ一す部を示して
いる。ここでは、チップのコーナ部。
Ｂ＃にＡＪ２層配線の場合のチップのコ一す部を示して
いる。ここでは、チップのコーナ部。
特にチップの角より対角線方向にチップ辺の長さの１割
〜２割の長さｄの点（第３図で示すｄＫ相当てる位置）
よりチップ辺に垂線を下ろして形成されるコーナ領域が
図示されている。
〜２割の長さｄの点（第３図で示すｄＫ相当てる位置）
よりチップ辺に垂線を下ろして形成されるコーナ領域が
図示されている。
第２図において、説明の便宜上、第４図と同−又は相当
部分には同符号を用いている。第２図においては、第１
層目のＡＡ配線６を図示の如く外側に配置し、このＡＪ
配線６上に眉間絶縁膜７を形成した後、に２層目のＡノ
配線８を、下層配線である第１層目のＡＡ配線６の配線
パターンの外郭位置よりも内側に配置したことにあり、
第５図の場合忙比べ、Ａ！配線６と８の、内側と外側の
配置関係を逆に構成したものである。
部分には同符号を用いている。第２図においては、第１
層目のＡＡ配線６を図示の如く外側に配置し、このＡＪ
配線６上に眉間絶縁膜７を形成した後、に２層目のＡノ
配線８を、下層配線である第１層目のＡＡ配線６の配線
パターンの外郭位置よりも内側に配置したことにあり、
第５図の場合忙比べ、Ａ！配線６と８の、内側と外側の
配置関係を逆に構成したものである。
このようなチップ２０’ｌｋリードフレーム上にマウン
トし、ボンディング後樹脂（レジン）でモールドして封
止すると、前述したように樹脂の硬化収縮過程で樹脂の
硬化応力がチップ２０のコーナ部表面に加わる。
トし、ボンディング後樹脂（レジン）でモールドして封
止すると、前述したように樹脂の硬化収縮過程で樹脂の
硬化応力がチップ２０のコーナ部表面に加わる。
Ａ！配線６上の段差部２１（点線の光枠２２部分）を１
層間絶縁［７とパッジベージｗ ：／ 膜９による重ね
膜で２重に構成して（補強して）剛性を向上させている
ため、従来の第５図で示す如く大きな応力が段差部２１
に加わっても、この段差部２１にクラックが入らず、従
って水分の侵入などによるＡ！腐食反応が超きない。ま
たＡＡ配線８上の眉間絶縁膜９の段差部２３（点線の光
枠２４部分）に大きな応力が加わるけれどもパッシベー
ション膜９と層間絶縁膜７による重ね膜で２重に構成し
て（補強して）剛性を向上させているため。
層間絶縁［７とパッジベージｗ ：／ 膜９による重ね
膜で２重に構成して（補強して）剛性を向上させている
ため、従来の第５図で示す如く大きな応力が段差部２１
に加わっても、この段差部２１にクラックが入らず、従
って水分の侵入などによるＡ！腐食反応が超きない。ま
たＡＡ配線８上の眉間絶縁膜９の段差部２３（点線の光
枠２４部分）に大きな応力が加わるけれどもパッシベー
ション膜９と層間絶縁膜７による重ね膜で２重に構成し
て（補強して）剛性を向上させているため。
この段差部２３にクラックが入るのを防止でき、従って
Ａ！配線６と８のショートを防止することができる。更
に段差部２３に加わる応力をＡ！配線６の内側端の眉間
絶縁膜７０段差部２５（点線の九枠２６部分）とＡ４配
置１１１８の内側端のバッジベージｌン膜９の段差部２
７（点線の光枠２８部分）の双方で受けとめている（支
持している）。
Ａ！配線６と８のショートを防止することができる。更
に段差部２３に加わる応力をＡ！配線６の内側端の眉間
絶縁膜７０段差部２５（点線の九枠２６部分）とＡ４配
置１１１８の内側端のバッジベージｌン膜９の段差部２
７（点線の光枠２８部分）の双方で受けとめている（支
持している）。
従って、万一、大きな応力が加わる段差部２３が破壊し
、更に前記段差部２７が破壊しても、前記段差部２５で
支持することができるので、加わる応力を支持できる点
において問題は生じない。更Ｋまたチップ端に近い段差
部２１と２３の間の箇 所のＡ！配線６上も眉
間絶縁膜７とパッシペーシ曹ン膜９とによる絶縁膜の重
ね膜で２．重に構成して（補強して）剛性を上げている
ため、たとえ大きな応力が加わることがあっても、これ
らの絶縁膜の破壊（クラックの発生）が防止される。
、更に前記段差部２７が破壊しても、前記段差部２５で
支持することができるので、加わる応力を支持できる点
において問題は生じない。更Ｋまたチップ端に近い段差
部２１と２３の間の箇 所のＡ！配線６上も眉
間絶縁膜７とパッシペーシ曹ン膜９とによる絶縁膜の重
ね膜で２．重に構成して（補強して）剛性を上げている
ため、たとえ大きな応力が加わることがあっても、これ
らの絶縁膜の破壊（クラックの発生）が防止される。
（１）チップのコーナ部の応力集中箇所の絶縁膜（層間
絶縁膜やパッジページ璽ン膜）の破壊（クラックの発生
）を防止することができる。
絶縁膜やパッジページ璽ン膜）の破壊（クラックの発生
）を防止することができる。
（２１（１）により配線間の眉間絶縁膜の破壊（クラッ
クの発生）を防止することで配線間のショートを防止す
ることができる。
クの発生）を防止することで配線間のショートを防止す
ることができる。
（３）応力集中箇所の配線の幅が広い場合には、スリッ
トを設けることで、座屈を防止することができる。
トを設けることで、座屈を防止することができる。
（４） （１）により水分などの侵入を防止して配線
の腐食反応が起こるのを防止できる。
の腐食反応が起こるのを防止できる。
（５） ｌ！上より信頼度の高い半導体装置を提供で
きる。
きる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、第２図実施
例ではＡＡ配線に第１図実施例の如くスリットを穿設し
ていないが。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、第２図実施
例ではＡＡ配線に第１図実施例の如くスリットを穿設し
ていないが。
第１図実施例の如く第１層目Ａ！配線６や第２層目ＡＪ
配線８に必要に応じてスリットを穿設してもよい。この
場合、Ａ４配線６や８の配線幅が広い部分がある場合に
は、スリットを設けることで、剛性向上を図り座屈を防
止することができ、また応力集中箇所の加わる応力の分
散を図ることができ絶縁膜の破壊（クラックの発生）を
より一層防止することができ、配線間のシ１−トもより
一層防止できる。
配線８に必要に応じてスリットを穿設してもよい。この
場合、Ａ４配線６や８の配線幅が広い部分がある場合に
は、スリットを設けることで、剛性向上を図り座屈を防
止することができ、また応力集中箇所の加わる応力の分
散を図ることができ絶縁膜の破壊（クラックの発生）を
より一層防止することができ、配線間のシ１−トもより
一層防止できる。
なお、第１図、第２図実施例では、チップ１９゜２０の
コーナ部、＠に前述したコーナ領域に本発明を適用して
いるが、これに限定されることなく広いコーナ部に本発
明を適用することができ、また必要に応じてその他の箇
所でも本発明を適用できる。
コーナ部、＠に前述したコーナ領域に本発明を適用して
いるが、これに限定されることなく広いコーナ部に本発
明を適用することができ、また必要に応じてその他の箇
所でも本発明を適用できる。
以上の説明では主として本発明者によりてなされた発明
をその背景となった利用分野である２層配線構造をもつ
半導体装置に適用した場合について説明したが、それに
限定されるものではなく。
をその背景となった利用分野である２層配線構造をもつ
半導体装置に適用した場合について説明したが、それに
限定されるものではなく。
一般に多層配線構造をもつ半導体装置（ＩＣ，ＬＳＩな
ど）に適用できる。
ど）に適用できる。
第１図は本発明による半導体装置の第１実施例を示す要
部断面図、 ＠２図は本発明による半導体装置の第２実施例を示す要
部断面図。 第３図は第１図の半導体チップのコーナ部の簡略要部説
明図、 第４図はレジンモールド素子の簡略断面図。 第５図は従来の半導体装置の問題点を説明するだめの図
である。 ４・・・シリコン基板、５・・・Ｓｔｏｗ膜、６・・・
第１層目ＡＪ配線％７・・・層間絶縁膜、８・・・第２
層目Ａ！配線、８ａ・・・配線部、９・・・バッジペー
ジｌン膜、１６・・・スリット、１９．２０・・・チッ
プ、２１゜２３．２５．２７・・・段差部。 代理人 弁理士 小 川 勝 −一４．第 １
図 第 ２ 図
部断面図、 ＠２図は本発明による半導体装置の第２実施例を示す要
部断面図。 第３図は第１図の半導体チップのコーナ部の簡略要部説
明図、 第４図はレジンモールド素子の簡略断面図。 第５図は従来の半導体装置の問題点を説明するだめの図
である。 ４・・・シリコン基板、５・・・Ｓｔｏｗ膜、６・・・
第１層目ＡＪ配線％７・・・層間絶縁膜、８・・・第２
層目Ａ！配線、８ａ・・・配線部、９・・・バッジペー
ジｌン膜、１６・・・スリット、１９．２０・・・チッ
プ、２１゜２３．２５．２７・・・段差部。 代理人 弁理士 小 川 勝 −一４．第 １
図 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １、半導体チップのコーナ部における配線部の一部にス
リットを穿設してなることを特徴とする半導体装置。 ２、前記コーナ部として、半導体チップの角より対角線
方向に半導体チップ辺の長さの１割〜２割の長さの点よ
りチップ辺に垂線を下ろして形成されるコーナ領域を用
いてなる特許請求の範囲第１項記載の半導体装置。 ３、多層配線を有する半導体チップのコーナ部において
、上層配線に行くに従って、その下の配線より内側に配
線パターンを形成して、加わる応力の大きい箇所の絶縁
膜を２重にしてなることを特徴とする半導体装置。 ４、前記コーナ部として、半導体チップの角より対角線
方向に半導体チップ辺の長さの１割〜２割の長さの点よ
りチップ辺に垂線を下ろして形成されるコーナ領域を用
いてなる特許請求の範囲第３項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60110328A JPS61269332A (ja) | 1985-05-24 | 1985-05-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60110328A JPS61269332A (ja) | 1985-05-24 | 1985-05-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61269332A true JPS61269332A (ja) | 1986-11-28 |
Family
ID=14532948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60110328A Pending JPS61269332A (ja) | 1985-05-24 | 1985-05-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61269332A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01135739U (ja) * | 1988-03-09 | 1989-09-18 | ||
| WO1991000616A1 (fr) * | 1989-06-26 | 1991-01-10 | Oki Electric Industry Co., Ltd. | Structure de cablage de puce a semi-conducteurs |
| JPH04103129A (ja) * | 1990-08-22 | 1992-04-06 | Mitsubishi Electric Corp | 半導体装置 |
| JP2012049281A (ja) * | 2010-08-26 | 2012-03-08 | Toyota Motor Corp | 半導体装置 |
-
1985
- 1985-05-24 JP JP60110328A patent/JPS61269332A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01135739U (ja) * | 1988-03-09 | 1989-09-18 | ||
| WO1991000616A1 (fr) * | 1989-06-26 | 1991-01-10 | Oki Electric Industry Co., Ltd. | Structure de cablage de puce a semi-conducteurs |
| US5288948A (en) * | 1989-06-26 | 1994-02-22 | Oki Electric Industry Co., Ltd. | Structure of a semiconductor chip having a conductive layer |
| JPH04103129A (ja) * | 1990-08-22 | 1992-04-06 | Mitsubishi Electric Corp | 半導体装置 |
| JP2012049281A (ja) * | 2010-08-26 | 2012-03-08 | Toyota Motor Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8810039B2 (en) | Semiconductor device having a pad and plurality of interconnects | |
| JP3616444B2 (ja) | 半導体装置 | |
| KR100393140B1 (ko) | 반도체 장치 | |
| JPH01260845A (ja) | 半導体装置 | |
| US7642658B2 (en) | Pad structure to prompt excellent bondability for low-k intermetal dielectric layers | |
| JPS6248892B2 (ja) | ||
| JPS61269332A (ja) | 半導体装置 | |
| US7847403B2 (en) | Semiconductor device having no cracks in one or more layers underlying a metal line layer | |
| KR100200687B1 (ko) | 새로운 패드층을 구비하는 반도체장치 | |
| JP3173045B2 (ja) | 半導体装置 | |
| JP3645450B2 (ja) | 半導体装置 | |
| JPH09293723A (ja) | 半導体装置 | |
| JP2567870B2 (ja) | 半導体記憶装置 | |
| JPS61269333A (ja) | 半導体装置 | |
| JPS6325951A (ja) | 半導体装置 | |
| JPS61292947A (ja) | 半導体装置 | |
| JPH0462176B2 (ja) | ||
| JPS6245150A (ja) | 半導体装置 | |
| JPH0513678A (ja) | 半導体装置 | |
| KR100388220B1 (ko) | 반도체장치의 패드부 구조 | |
| JPS63308924A (ja) | 半導体装置 | |
| JPH06196478A (ja) | 半導体装置 | |
| JP2505003Y2 (ja) | 半導体装置 | |
| JPH0321036A (ja) | 半導体装置 | |
| JPS60217652A (ja) | 半導体装置 |