JP2012049281A - 半導体装置 - Google Patents

Abstract

【課題】 チップ面積を大きくすることなく、表面電極に作用する応力に起因する半導体装置の表面電極とゲート配線との短絡を抑制する。
【解決手段】半導体装置は、素子領域と、素子領域の周囲に設けられた周辺領域とを有し、素子領域に、ゲート電極と、ゲート電極から絶縁された半導体領域を有する半導体素子が形成された半導体基板と、半導体基板の周辺領域の表面側に形成され、半導体基板から絶縁されると共にゲート電極に電気的に接続されているゲート配線と、ゲート配線と離間した位置で半導体基板の素子領域の表面に形成され、前記半導体領域に電気的に接続されている表面電極と、表面電極の表面側に形成されている金属ブロックと、を備えている。この半導体装置では、表面電極の平面方向の周縁の少なくとも一部には、スリットが設けられている。
【選択図】 図１

Description

本発明は、半導体装置に関する。

半導体基板の表面側と裏面側のそれぞれに、厚膜電極等の放熱性が高い電極を形成し、半導体基板で発生した熱を表面側と裏面側から放熱させる半導体装置が知られている。例えば、特許文献１には、半導体基板の表面側のエミッタ電極と裏面側のコレクタ電極が５μｍ以上の厚膜電極である半導体装置が記載されている。

半導体装置が熱履歴を受けると、厚膜の表面電極に熱応力が発生して、表面電極が半導体基板の平面方向にスライドすることがある。例えば、ＩＧＢＴにおいて、半導体基板の表面側（エミッタ電極側）の厚膜電極がスライドすると、エミッタ電極とゲート配線層が接触して、短絡することがある。エミッタ電極とゲート配線層との接触を防ぐため、特許文献２では、半導体基板を平面視した場合にゲート配線層とエミッタ電極との間となる領域に、ダミー配線層を設置している。

特開２００９−５９８９０号公報 特開２００５−１１６９６２号公報

特許文献２に記載のダミー配線層は、エミッタ電極、ゲート配線層と電気的に分離されており、半導体基板のダミー配線層が設置される領域は、ＩＧＢＴの動作に寄与しない無効領域となっている。ダミー配線層を設置すると、半導体基板の無効領域の割合が大きくなり、半導体装置のチップ面積が大きくならざるを得ない。

上記に鑑み、本願は、チップ面積を大きくすることなく、表面電極に作用する応力に起因する半導体装置の表面電極とゲート配線との短絡を抑制することを目的とする。

本発明は、素子領域と、素子領域の周囲に設けられた周辺領域とを有し、素子領域に、ゲート電極と、ゲート電極から絶縁された半導体領域を有する半導体素子が形成された半導体基板と、半導体基板の周辺領域の表面側に形成され、半導体基板から絶縁されると共にゲート電極に電気的に接続されているゲート配線と、ゲート配線と離間した位置で半導体基板の素子領域の表面に形成され、前記半導体領域に電気的に接続されている表面電極と、表面電極の表面側に形成されている金属ブロックと、を備えており、表面電極の平面方向の周縁の少なくとも一部には、スリットが設けられている半導体装置を提供する。

上記の半導体装置によれば、表面電極がスリットを備えているため、表面電極に作用する応力がスリットによって緩和され、表面電極がゲート配線側にスライドすることが抑制される。これによって、表面電極とゲート配線とが短絡することが抑制される。スリットを設けるために表面電極の半導体基板上の面積を大きくする必要は無い。このため、チップ面積を大きくすることなく、表面電極に作用する応力に起因する半導体装置の表面電極とゲート配線との短絡を抑制することができる。

表面電極に設けられたスリットは、半導体基板の素子領域の表面側に形成されていてもよい。素子領域の表面側にスリットが形成されていても、少なくともスリットが形成されていない部分の表面電極は、半導体基板の素子領域の表面に形成されているから、素子領域全体と表面電極との導通を確保できる。半導体基板上の表面電極の大きさを最小限にすることと、スリットによって表面電極に作用する応力を緩和することとを両立できる。

本願に係る半導体装置では、半導体基板は、複数の素子領域を有しており、各素子領域の表面には表面電極が形成されており、少なくとも一つの表面電極は、半導体基板の周縁に沿って伸びる第１スリット部と、隣接する表面電極の周縁に沿って伸びる第２スリット部を有しており、第１スリット部と第２スリット部のそれぞれには、表面電極の周縁に沿って配置された複数のスリットが形成されており、第１スリット部のスリットの間隔は、第２スリット部のスリットの間隔よりも小さくてもよい。

半導体基板の中央側では、表面電極に作用する応力が小さい一方で、半導体装置の発熱による温度上昇が起こり易い傾向がある。半導体基板の中央側で、半導体基板の表面におけるスリットの占める面積を小さくし、表面電極の占める面積を大きくすれば、半導体装置の放熱性を向上させることができる。また、半導体基板の中央側では、表面電極に作用する応力は小さいため、表面電極の占める面積が大きくなっても、表面電極がスライドする問題は生じ難い。なお、第１スリット部のスリットの間隔を第２スリット部のスリットの間隔より小さくした場合は、第１スリット部のスリットの幅と第２スリット部のスリットの幅を同一にすることができるし、あるいは、第１スリット部のスリットの幅と第２スリット部のスリットの幅を変えてもよい。第１スリット部において表面電極の占める面積が、第２スリット部において表面電極の占める面積よりも小さければ、表面電極に過大な応力が作用することを抑制しながら、半導体装置の放熱性を向上することができる。

同様に、本願に係る半導体装置では、半導体基板は、複数の素子領域を有しており、各素子領域の表面には表面電極が形成されており、少なくとも一つの表面電極は、半導体基板の周縁に沿って伸びる第１スリット部と、隣接する表面電極の周縁に沿って伸びる第２スリット部を有しており、第１スリット部と第２スリット部のそれぞれには、表面電極の周縁に沿って配置されたスリットが形成されており、第１スリット部のスリットの幅は、第２スリット部のスリットの幅よりも大きくてもよい。かかる構成を採る場合も、第１スリット部のスリットの間隔と第２スリット部のスリットの間隔は同一にすることができ、あるいは、第１スリット部のスリットの間隔と第２スリット部のスリットの間隔を変えてもよい。

さらに同様に、本願に係る半導体装置では、半導体基板は、複数の素子領域を有しており、各素子領域の表面には表面電極が形成されており、少なくとも一つの表面電極では、半導体基板の周縁に沿って伸びる部分にはスリットが配置されており、隣接する表面電極の周縁に沿って伸びる部分には、スリットは形成されていなくてもよい。

表面電極は、Ａｌ電極であるか、Ａｌ電極の表面にＮｉ電極を積層した積層電極であってもよい。

実施例１の半導体装置の平面図である。 図１のＩＩ−ＩＩ線断面図である。 図１のＩＩＩ−ＩＩＩ線断面図である。 実施例２の半導体装置の平面図である。 図４のＶ−Ｖ線断面図である。 図４のＶＩ−ＶＩ線断面図である。 変形例の半導体装置の平面図である。 変形例の半導体装置の平面図である。 変形例の半導体装置の断面図である。

以下、本願に係る半導体装置を具現化した実施例および変形例について説明する。

図１は、実施例１に係る半導体装置１０を平面視した平面図であり、図２は、図１のＩＩ−ＩＩ線断面図であり、図３は、図１のＩＩＩ−ＩＩＩ線断面図である。なお、図１では半導体装置１０の表面に形成された保護層１３５の記載を省略している。

半導体装置１０は、半導体基板１１１と、半導体基板の表面側に形成された、表面電極としてのＡｌ電極１０７ａ〜１０７ｃおよびＮｉ電極１０９ａ〜１０９ｃ、はんだ層を介してＮｉ電極１０９ａ〜１０９ｃの表面に接合された金属ブロック（放熱板）１１３と、保護層１３５と、半導体基板１１１の裏面側に形成された裏面電極１３３とを備えている。図１では、Ａｌ電極１０７ａ〜１０７ｃの表面のうち、Ｎｉ電極１０９ａ〜１０９ｃが形成されていない部分に斜線を付している。裏面電極１３３には、図示しない金属ブロック（放熱板）をはんだ層を介して接合することができる。

半導体基板１１１は、３つの素子領域１０３ａ〜１０３ｃと、周辺領域１０１とを備えている。素子領域１０３ｂは、半導体基板１１１の中央に形成されており、その両側（図１に示す左右側）に素子領域１０３ａ，１０３ｃが形成されている。周辺領域１０１の表面に、絶縁膜１３７を介してゲート配線１０５が形成されている。金属ブロック１１３は、素子領域１０３ａから素子領域１０３ｃにまで延びる１つの部材で形成されている。保護層１３５は、ゲート配線１０５、Ａｌ電極１０７ａ〜１０７ｃ、Ｎｉ電極１０９ａ〜１０９ｃを被覆している。金属ブロック１１３は、保護層１３５の表面に露出しており、半導体装置１０の外部に露出している。

半導体基板１１１は、裏面側から順に、ｐ型のコレクタ層１２１と、ｎ型のバッファ層１２３と、ｎ型のドリフト層１２５と、ｐ型のボディ層１２７とを備えている。素子領域１０３ａ〜１０３ｃでは、半導体基板１１１は、ｎ型のエミッタ層１２９とトレンチゲート１３１とを備えている。エミッタ層１２９は、ボディ層１２７の表面に形成され、半導体基板１１１の表面に露出する。トレンチゲート１３１は、半導体基板１１１の表面側からエミッタ層１２９およびボディ層１２７を貫通し、ドリフト層１２５に達している。トレンチゲート１３１は、ゲート絶縁膜と、ゲート絶縁膜によって半導体基板１１１と絶縁されたゲート電極とを備えており、ゲート電極は、ゲート配線１０５と電気的に接続されている。素子領域１０３ａ〜１０３ｃには、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）が形成されている。

Ａｌ電極１０７ａ〜１０７ｃは、素子領域１０３ａ〜１０３ｃの表面全体に形成されており、周辺領域１０１の表面の一部にまで延びている。Ｎｉ電極１０９ａ〜１０９ｃは、図１〜図３に示すように、平面方向の周縁（半導体基板１１１を平面視した場合の周縁）にスリット部１５０ａ〜１５０ｃを有している。スリット部１５０ａ〜１５０ｃには、複数のスリット１５２ａ〜１５２ｃが設けられている。スリット１５２ａ〜１５２ｃの隣接するスリットは、Ｎｉ電極１０９ａ〜１０９ｃの一部である複数の櫛歯１５１ａ〜１５１ｃによって隔てられているということができる。あるいは、Ｎｉ電極１０９ａ〜１０９ｃの一部である複数の櫛歯１５１ａ〜１５１ｃは、スリット１５２ａ〜１５２ｃによって隔てられているということができる。複数のスリット１５２ａ〜１５２ｃの幅は全て等しく、複数の櫛歯１５１ａ〜１５１ｃの間隔は全て等しい。なお、隣り合うスリットの間隔は、隣り合うスリットの間の櫛歯の幅に相当する。Ｎｉ電極１０９ａ〜１０９ｃの角部にはスリットが形成されておらず、略四辺形状となっている。半導体装置１０を平面視すると、櫛歯の部分にはＮｉ電極１０９ａ〜１０９ｃが形成され、Ｎｉ電極１０９ａ〜１０９ｃの表面が保護層１３５と接している。スリットの部分は、Ｎｉ電極１０９ａ〜１０９ｃが形成されておらず、Ａｌ電極１０７ａ〜１０７ｃの表面が保護層１３５と接している。図１〜図３に示すように、複数の櫛歯１５１ａ〜１５１ｃは、半導体基板１１１の素子領域１０３ａ〜１０３ｃの端部にまで延びている。スリット１５２ａ〜１５２ｃ及び櫛歯１５１ａ〜１５２ｃは、素子領域１０３ａ〜１０３ｃの表面側に位置している。すなわち、スリット部１５０ａ〜１５０ｃは、半導体素子（ＩＧＢＴ）の素子領域１０３ａ〜１０３ｃが形成されている領域の半導体基板１１１の表面側に形成されている。金属ブロック１１３は、スリット１５２ａ〜１５２ｃのうち、隣接する表面電極の周縁に沿って伸びる部分の表面側には形成されているが、半導体基板１１１の周縁に沿って延びる部分の表面側には形成されていない。なお、図１では、金属ブロック１１３に覆われた部分の表面電極等の構造についても破線で図示している。

実施例１に係る半導体装置１０では、表面電極の一部であるＮｉ電極１０９ａ〜１０９ｃがスリットを備えているため、表面電極に作用する応力がスリットによって緩和される。このため、表面電極がゲート配線１０５側にスライドすることによって、表面電極とゲート配線１０５が短絡することが抑制される。

実施例１に係る半導体装置１０では、Ｎｉ電極１０９ａ〜１０９ｃの周縁にスリットが形成されているが、スリットは、半導体基板１１１の素子領域１０３ａ〜１０３ｃの表面側に形成され、スリットを形成するために周辺領域１０１が大きくされてはいない。このため、素子領域１０３ａ〜１０３ｃに対してチップ面積を大きくする必要が無い。実施例１に係る半導体装置１０によれば、チップ面積を大きくすることなく、表面電極に作用する応力に起因する半導体装置の表面電極とゲート配線との短絡を抑制することができる。なお、スリットは、フォトエッチング等の電極のパターニング方法によって表面電極をパターニングする等によって容易に形成することが可能である。

図４は、実施例２に係る半導体装置２０を平面視した平面図であり、図５は、図４のＶ−Ｖ線断面図であり、図６は、図４のＶＩ−ＶＩ線断面図である。なお、図１と同様に、図４では半導体装置２０の表面に形成された保護層２３５の記載を省略している。

図４〜６に示すように、実施例２では、半導体基板２１１の表面には、表面電極としてのＡｌ電極２０７ａ〜２０７ｃが形成されている。Ａｌ電極２０７ａ，２０７ｂ，２０７ｃは、それぞれ下部２０８ａ，２０８ｂ，２０８ｃと上部２０９ａ，２０９ｂ，２０９ｃを備えている。下部２０８ａと上部２０９ａ、下部２０８ｂと上部２０９ｂ、下部２０８ｃと上部２０９ｃは、それぞれ同一のＡｌ金属層によって一体に形成されている。図４では、下部２０８ａ〜２０８ｃの表面のうち、上部２０９ａ〜２０９ｃが形成されていない部分に斜線を付している。Ａｌ電極２０７ａ〜２０７ｃの上部２０９ａ〜２０９ｃの表面には、はんだ層を介して金属ブロック２１３が接合されている。

Ａｌ電極２０７ａ〜２０７ｃの下部２０８ａ〜２０８ｃは、素子領域２０３ａ〜２０３ｃの表面全体に形成されており、周辺領域２０１の表面の一部まで延びている。上部２０９ａ〜２０９ｃは、実施例１におけるＮｉ電極１０９ａ〜１０９ｃと同様に、図４〜図６に示すように、平面方向の周縁（半導体基板２１１を平面視した場合の周縁）にスリット部２５０ａ〜２５０ｃを備えており、これらスリット部２５０ａ〜２５０ｃは、複数のスリット２５２ａ〜２５２ｃと、隣接するスリットを隔てる複数の櫛歯２５１ａ〜２５１ｃとを有している。半導体装置２０を平面視すると、櫛歯２５１ａ〜２５１ｃの部分には上部２０９ａ〜２０９ｃが形成され、上部２０９ａ〜２０９ｃの表面が保護層２３５と接している。スリット２５２ａ〜２５２ｃの部分は、上部２０９ａ〜２０９ｃが形成されておらず、上部２０８ａ〜２０８ｃの表面が保護層２３５と接している。図６に示すように、複数の櫛歯２５１ａ〜２５１ｃは、半導体基板２１１の素子領域２０３ａ〜２０３ｃの端部にまで延びている。

半導体装置２０のその他の構成については、半導体装置１０と同様であるため、半導体装置１０の１００番台を２００番台に読み替えて、重複説明を省略する。

実施例２のように、同一材料によって一体に形成された表面電極（Ａｌ電極２０７ａ〜２０７ｃ）の上部の周縁にスリットが形成されている場合も、実施例１と同様に、表面電極に作用する応力がスリットによって緩和される。また、チップ面積を大きくすることなく、表面電極に作用する応力に起因する半導体装置の表面電極とゲート配線との短絡を抑制することができる。

（変形例）
上記の実施例では、表面電極の周縁全体に同じ幅、同じ間隔でスリットが形成されている場合を例示して説明したが、これに限定されない。

例えば、図７に示す半導体装置３０のように、表面電極は、Ａｌ電極３０７ａ〜３０７ｃ、Ｎｉ電極３０９ａ〜３０９ｃを備えており、Ｎｉ電極３０９ａ〜３０９ｃは、半導体基板３１１の周縁に沿って伸びる第１スリット部３５０ａ〜３５０ｃと、隣接する表面電極の周縁に沿って伸びる第２スリット部３５５ａ〜３５５ｃを有していてもよい。第１スリット部３５０ａ〜３５０ｃのそれぞれには、Ｎｉ電極３０９ａ〜３０９ｃの周縁に沿って配置された複数のスリット３５２ａ〜３５２ｃが形成されており、複数のスリット３５２ａ〜３５２ｃは、複数の櫛歯３５１ａ〜３５１ｃによって隔てられている。第２スリット部３５５ａ〜３５５ｃのそれぞれには、Ｎｉ電極３０９ａ〜３０９ｃの周縁に沿って配置された複数のスリット３５４ａ〜３５４ｃが形成されており、複数のスリット３５４ａ〜３５４ｃは、複数の櫛歯３５３ａ〜３５３ｃによって隔てられている。第１スリット部３５０ａ〜３５０ｃのスリット３５２ａ〜３５２ｃの間隔は、第２スリット部３５５ａ〜３５５ｃのスリット３５４ａ〜３５４ｃの間隔よりも小さい。言い換えると、櫛歯３５１ａ〜３５１ｃの幅は、櫛歯３５３ａ〜３５３ｃの幅よりも小さい。また、スリット３５２ａ〜３５２ｃの幅は、スリット３５４ａ〜３５４ｃの幅と同じである。図７に示す半導体装置３０のその他の構成については、半導体装置１０と同様であるため、半導体装置１０の１００番台を３００番台に読み替えて、重複説明を省略する。

半導体基板の中央側では、表面電極に作用する応力が小さい一方で、半導体装置の発熱による温度上昇が起こり易い傾向がある。半導体基板の中央側で、表面電極の櫛歯の占める面積を大きくし、スリットの占める面積を小さくすれば、半導体装置の放熱性を向上させることができる。なお、半導体基板の周縁側のスリットの幅を、半導体基板の中央側のスリットの幅よりも大きくしてもよい。この場合も、半導体基板の中央側で、表面電極の櫛歯の占める面積を大きくし、スリットの占める面積を小さくすることができるため、半導体装置の放熱性を向上させることができる。

スリットは、表面電極の周縁部全体に形成されていなくてもよい。この場合、表面電極のスリットが設けられている領域の大きさは、半導体基板の中央側よりも、半導体基板の周縁側が大きいことが好ましい。例えば、図８に示す半導体装置４０ように、表面電極は、Ａｌ電極４０７ａ〜４０７ｃ、Ｎｉ電極４０９ａ〜４０９ｃを備えており、Ｎｉ電極４０９ａ〜４０９ｃには、半導体基板４１１の周縁に沿って伸びる部分には複数のスリット４５２ａ〜４５２ｃが配置されており、隣接する表面電極の周縁に沿って伸びる部分には、スリットは形成されていないようにしてもよい。図８に示す半導体装置４０のその他の構成については、半導体装置１０と同様であるため、半導体装置１０の１００番台を４００番台に読み替えて、重複説明を省略する。

表面電極のスリットが設けられている領域の大きさが、半導体基板の中央側よりも、半導体基板の周縁側が大きくなるようにすれば、半導体基板の中央側で、表面電極の櫛歯の占める面積を大きくし、スリットの占める面積を小さくすることができる。これによって、半導体装置の放熱性を向上させることができる。

また、図９に示すように、表面電極のスリットにおいては、表面電極が形成されていなくてもよい。図９は、表面電極のスリットを含む断面の断面図（例えば、図２と同様の断面図）を示している。スリットにおいては、表面電極としてのＡｌ電極５０７ｃとＮｉ電極５０９ｃは形成されておらず、素子領域５０３ｃの表面に接して保護層５３５が形成されている。図９に示す半導体装置５０のその他の構成については、半導体装置１０と同様であるため、半導体装置１０の１００番台を５００番台に読み替えて、重複説明を省略する。また、スリットの無い、櫛歯の部分では、半導体装置５０の構成は、図３に示す半導体装置１０と同様である。すなわち、櫛歯の部分では、素子領域５０３ｃの上面の周縁までＡｌ電極５０７ｃが延びているため、表面電極と素子領域５０３ｃとの導通は確保される。

また、上記の実施例および変形例においては、スリット部に矩形状の櫛歯とスリットが設けられている場合を例示して説明したが、この形状に限られない。例えば、台形形状や三角形状の櫛歯やスリットであってもよい。また、表面電極のクラックを防止するために、櫛歯の角部や、表面電極の角部がＲ形状になっていてもよい。

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０，２０，３０，４０，５０ 半導体装置
１０１，２０１，３０１，４０１，５０１ 周辺領域
１０５，２０５，３０５，４０５，５０５ ゲート配線
１０３ａ〜１０３ｃ，２０３ａ〜２０３ｃ，３０３ａ〜３０３ｃ、４０３ａ〜４０３ｃ、５０９ｃ 素子領域
１０７ａ〜１０７ｃ，２０７ａ〜２０７ｃ，３０７ａ〜３０７ｃ，４０７ａ〜４０７ｃ，５０７ｃ Ａｌ電極
１０９ａ〜１０９ｃ，３０９ａ〜３０９ｃ、４０９ａ〜４０９ｃ，５０９ｃ Ｎｉ電極
１１１，２１１，３１１，４１１，５１１ 半導体基板
１１３，２１３，３１３，４１３，５１３ 金属ブロック
１２１，２２１，５２１ コレクタ層
１２３，２２３，５２３ バッファ層
１２５，２２５，５２５ ドリフト層
１２７，２２７，５２７ ボディ層
１２９，２２９，５２９ エミッタ層
１３１，２３１，５３１ トレンチゲート
１３３，２３３，５３３ 裏面電極
１３５，２３５，５３５ 保護層
１３７，２３７，５３７ 絶縁膜
１５０ａ〜１５０ｃ，２５０ａ〜２５０ｃ，４５０ａ〜４５０ｃ スリット部
１５１ａ〜１５１ｃ，２５１ａ〜２５１ｃ，３５１ａ〜３５１ｃ，３５３ａ〜３５３ｃ，４５１ａ〜４５１ｃ 櫛歯
１５２ａ〜１５２ｃ，２５２ａ〜２５２ｃ，３５２ａ〜３５２ｃ，３５４ａ〜３５４ｃ，４５２ａ〜４５２ｃ スリット
３５０ａ〜３５０ｃ 第１スリット部
３５５ａ〜３５５ｃ 第２スリット部

Claims (6)

1. 素子領域と、素子領域の周囲に設けられた周辺領域とを有し、素子領域に、ゲート電極と、ゲート電極から絶縁された半導体領域を有する半導体素子が形成された半導体基板と、
   半導体基板の周辺領域の表面側に形成され、半導体基板から絶縁されると共にゲート電極に電気的に接続されているゲート配線と、
   ゲート配線と離間した位置で半導体基板の素子領域の表面に形成され、前記半導体領域に電気的に接続されている表面電極と、
   表面電極の表面側に形成されている金属ブロックと、を備えており、
   表面電極の平面方向の周縁の少なくとも一部には、スリットが設けられている、半導体装置。
2. 表面電極に設けられたスリットは、半導体基板の素子領域の表面側に形成されている、請求項１に記載の半導体装置。
3. 半導体基板は、複数の素子領域を有しており、各素子領域の表面には表面電極が形成されており、
   少なくとも一つの表面電極は、半導体基板の周縁に沿って伸びる第１スリット部と、隣接する表面電極の周縁に沿って伸びる第２スリット部を有しており、
   第１スリット部と第２スリット部のそれぞれには、表面電極の周縁に沿って配置された複数のスリットが形成されており、
   第１スリット部のスリットの間隔は、第２スリット部のスリットの間隔よりも小さい、請求項１または２に記載の半導体装置。
4. 半導体基板は、複数の素子領域を有しており、各素子領域の表面には表面電極が形成されており、
   少なくとも一つの表面電極は、半導体基板の周縁に沿って伸びる第１スリット部と、隣接する表面電極の周縁に沿って伸びる第２スリット部を有しており、
   第１スリット部と第２スリット部のそれぞれには、表面電極の周縁に沿って配置されたスリットが形成されており、
   第１スリット部のスリットの幅は、第２スリット部のスリットの幅よりも大きい、請求項１または２に記載の半導体装置。
5. 半導体基板は、複数の素子領域を有しており、各素子領域の表面には表面電極が形成されており、
   少なくとも一つの表面電極では、半導体基板の周縁に沿って伸びる部分にはスリットが配置されており、隣接する表面電極の周縁に沿って伸びる部分には、スリットが形成されていない、請求項１または２に記載の半導体装置。
6. 表面電極は、Ａｌ電極であるか、Ａｌ電極の表面にＮｉ電極を積層した積層電極である、請求項１〜５のいずれか一項に記載の半導体装置。

Images