JPS6159739A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6159739A JPS6159739A JP59183003A JP18300384A JPS6159739A JP S6159739 A JPS6159739 A JP S6159739A JP 59183003 A JP59183003 A JP 59183003A JP 18300384 A JP18300384 A JP 18300384A JP S6159739 A JPS6159739 A JP S6159739A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- oxide film
- silicon nitride
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野〕
この発明は、半導体装置、特に半導体集積回路の表面保
１ｉｌＶｃ関するものである。
１ｉｌＶｃ関するものである。
半導体集積回路ではワエハプロセス後のテストやアセン
ブリ工程で、チップを工程中の環境やノ〜ンドリングで
傷つけたりするのを避けるため、またパッケージに封止
さｒＬｒＳ状態で高い信頼性を保つ目的で、チップ異面
を一般にシリコン酸化膜あるいはシリコン窒化膜の表面
保護膜で保護し【いる。
ブリ工程で、チップを工程中の環境やノ〜ンドリングで
傷つけたりするのを避けるため、またパッケージに封止
さｒＬｒＳ状態で高い信頼性を保つ目的で、チップ異面
を一般にシリコン酸化膜あるいはシリコン窒化膜の表面
保護膜で保護し【いる。
このような半導体集積回路の表面保護の一例として第１
図に示すものがあった。この図において、１はシリコン
基板、２はシリコン酸化膜、３はアルミ配置４は電極取
り出し口、５は表面保ｉ膜であるシリコン酸化膜で、あ
る。なお、第１図は半導体集積回路の−１Ｓ′％：示す
もので、図示はしないが、半導体基板１上にはトランジ
スタ、抵抗、容量、配線などが配置されている。
図に示すものがあった。この図において、１はシリコン
基板、２はシリコン酸化膜、３はアルミ配置４は電極取
り出し口、５は表面保ｉ膜であるシリコン酸化膜で、あ
る。なお、第１図は半導体集積回路の−１Ｓ′％：示す
もので、図示はしないが、半導体基板１上にはトランジ
スタ、抵抗、容量、配線などが配置されている。
シリコン酸化膜５け通常のＣＶＤ （Ｃｈ＊ｍ１ｅａｌ
Ｖａｐｏｒ Ｄ＊ｐｏｓｌｔｉｏｎ ：気相成長）で形
ｇｉｎ、その成長速度は比較的早い。したがって、表面
保護膜として要求される厚い膜を得るのＫはシリフン窒
化膜よりも適している。
Ｖａｐｏｒ Ｄ＊ｐｏｓｌｔｉｏｎ ：気相成長）で形
ｇｉｎ、その成長速度は比較的早い。したがって、表面
保護膜として要求される厚い膜を得るのＫはシリフン窒
化膜よりも適している。
しかし、シリコン酸化膜５を表面保護膜として用いた場
合、次のような問題点がある。半導体集積回路に用いら
ｎるパッケージは価格の点からプラスチックが主流であ
るが、プラスチックを用いた場合、耐湿性が信頼性上大
きな問題となる。表面保護膜番言チップへの水分の浸入
を防ぎ、特性劣化をしないようにするのが大きな目的で
あるが、シリコン酸・化膜５の場合、この水分の浸入に
対し十分とは言えず、物性的に密度のち密なシリコン窒
化膜に劣る。また表面保護膜ｋｌ電極取り出し口４の開
孔が必要であるが、シリコン酸化膜５の場合、レジスト
とのエツチング選択比の関係でプラズマドライエツチン
グが困難で、フッ酸系のワエットエッチングが主として
行わｎている。この際、ＡＩ電極につながるＰＮ接合と
エツチング液との間で電池作用が起こり電極取り出し口
４のアルミがエツチング８ｒして薄くなるという問題が
生じる。
合、次のような問題点がある。半導体集積回路に用いら
ｎるパッケージは価格の点からプラスチックが主流であ
るが、プラスチックを用いた場合、耐湿性が信頼性上大
きな問題となる。表面保護膜番言チップへの水分の浸入
を防ぎ、特性劣化をしないようにするのが大きな目的で
あるが、シリコン酸・化膜５の場合、この水分の浸入に
対し十分とは言えず、物性的に密度のち密なシリコン窒
化膜に劣る。また表面保護膜ｋｌ電極取り出し口４の開
孔が必要であるが、シリコン酸化膜５の場合、レジスト
とのエツチング選択比の関係でプラズマドライエツチン
グが困難で、フッ酸系のワエットエッチングが主として
行わｎている。この際、ＡＩ電極につながるＰＮ接合と
エツチング液との間で電池作用が起こり電極取り出し口
４のアルミがエツチング８ｒして薄くなるという問題が
生じる。
このようにシリコン酸化膜５だけでは表面保護膜として
十分忙機能しない。
十分忙機能しない。
一方、シリコン窒化膜は密度がち密であることから水の
浸入防止に優ｎており、またプラズマエツチングが可能
であり、シリコン酸化膜５のワエットエッチングの際の
ような電極部アルミのエツチングという問題は起こらな
い。しかし、表面保護膜に要求される厚い膜を形成する
という点からは必ずしも十分とは言えない。プラスチッ
クに封止する際、プラスチックがチップ忙与える応力を
緩和するためＶＣは表面保護膜の厚さは厚い程よい。
浸入防止に優ｎており、またプラズマエツチングが可能
であり、シリコン酸化膜５のワエットエッチングの際の
ような電極部アルミのエツチングという問題は起こらな
い。しかし、表面保護膜に要求される厚い膜を形成する
という点からは必ずしも十分とは言えない。プラスチッ
クに封止する際、プラスチックがチップ忙与える応力を
緩和するためＶＣは表面保護膜の厚さは厚い程よい。
シリコン窒化膜はシラン系ガスと７ンモニ７ガスのプラ
ズマ反応で形成するが、その成長速度は数１０ＯＡと遅
（、厚い膜ｔつけるＫは不利である。
ズマ反応で形成するが、その成長速度は数１０ＯＡと遅
（、厚い膜ｔつけるＫは不利である。
上記のように、シリコン酸化膜５あるいはシリコン窒化
膜の一方だけでは表面保護膜として十分とは言えない。
膜の一方だけでは表面保護膜として十分とは言えない。
この発明は、上記の従来の欠点を除去するため忙なさ’
ｎ ｙ、；もので、シリコン基板表面ｔシリコン窒化膜
とシリコン酸化膜の２層構造からなる表面保護膜で覆っ
たものである。以下、図面忙従ってこの発明の一実施例
を説明する。
ｎ ｙ、；もので、シリコン基板表面ｔシリコン窒化膜
とシリコン酸化膜の２層構造からなる表面保護膜で覆っ
たものである。以下、図面忙従ってこの発明の一実施例
を説明する。
第２■（ａ）〜（ｅ）はこの発明の一実施例を示す半導
体装置の製造工程の断面図で、６はシリコン窒化膜、Ｔ
はシリコン酸化膜、８はレジスト膜であり、その他は第
１図と同じものである。
体装置の製造工程の断面図で、６はシリコン窒化膜、Ｔ
はシリコン酸化膜、８はレジスト膜であり、その他は第
１図と同じものである。
この発明の半導体装ｆｌＬは、まず、第１図と同様忙シ
リコン基板１上にシリコン酸化膜２．フルミ配Ｍ３ｖ形
成した後、第２図（ａ）Ｋ示すよ５に全面にシリコン窒
化膜６を形成し、その上にシリコン酸化膜７′４を形成
し、２層構造の表面保護膜を形成する。次に第２図（ｂ
）のよ５に、レジスト膜８を写真製版により電極取り出
し口４に相当する箇所のパターニングを行い、ワエット
エッチング液によりシリコン酸化膜７のエツチングを行
う。次に第２図（Ｃ）のように、レジスト膜８あるいは
シリコン酸化膜７ｔマスク忙シリフン窒化膜６′％：プ
ラズマガスによりドライエツチングする。この場合、電
極取り出し口４は選択性がよいため、エツチングさｎる
ようなことはない。またエツチングは連続的に行えるた
めマスクは一枚だけで済み、マスク使用枚数が増えるこ
とはない。このようＫして、この発明の２層構造からな
る表面保腹膜ン形成した半導体装置が得らｎる。
リコン基板１上にシリコン酸化膜２．フルミ配Ｍ３ｖ形
成した後、第２図（ａ）Ｋ示すよ５に全面にシリコン窒
化膜６を形成し、その上にシリコン酸化膜７′４を形成
し、２層構造の表面保護膜を形成する。次に第２図（ｂ
）のよ５に、レジスト膜８を写真製版により電極取り出
し口４に相当する箇所のパターニングを行い、ワエット
エッチング液によりシリコン酸化膜７のエツチングを行
う。次に第２図（Ｃ）のように、レジスト膜８あるいは
シリコン酸化膜７ｔマスク忙シリフン窒化膜６′％：プ
ラズマガスによりドライエツチングする。この場合、電
極取り出し口４は選択性がよいため、エツチングさｎる
ようなことはない。またエツチングは連続的に行えるた
めマスクは一枚だけで済み、マスク使用枚数が増えるこ
とはない。このようＫして、この発明の２層構造からな
る表面保腹膜ン形成した半導体装置が得らｎる。
なお、シリコン窒化膜６上に形成するシリコン゛酸化膜
５の形成法としては液化したガラスを塗布するスピンオ
ングラス法があるが、こｎＶｃよるとさらＫＪｉｉｊい
膜の形成が可能となる。
５の形成法としては液化したガラスを塗布するスピンオ
ングラス法があるが、こｎＶｃよるとさらＫＪｉｉｊい
膜の形成が可能となる。
以上説明したようＫこの発明は、表面保握膜ｔシリコン
窒化膜とシリコン酸化膜との２層構造にしたので、シリ
コン窒化膜の耐湿性に優れ、ドライエツチングがやりや
・丁いとい５利点と、シリコン酸化膜の形成しやすく厚
い膜が得らｎるという利点とｔ生か丁ことかでき、信頼
性に優ｎ ｒ、−表面保護膜を得ることができる利点が
ある。
窒化膜とシリコン酸化膜との２層構造にしたので、シリ
コン窒化膜の耐湿性に優れ、ドライエツチングがやりや
・丁いとい５利点と、シリコン酸化膜の形成しやすく厚
い膜が得らｎるという利点とｔ生か丁ことかでき、信頼
性に優ｎ ｒ、−表面保護膜を得ることができる利点が
ある。
第１図は従来の表面保護膜を形成した半導体装置の断面
図、ｆｓ２図（ａ）〜（ｃ）はこの発明の一実施例を説
明するための製造工程の断面図である。 図中、１はシリコン基板、２はシリコン酸化膜、３はア
ルミ配線、４は電極取り出し口、５はシリコン酸化膜、
６はシリコン窒化膜、７はシリコン酸化膜、８はレジス
ト膜である。 なお、図中の同一符号は同一または相当部分を示すつ 代理人 大岩増雄 （外２名） ＾
＾Ｊ：Ｊ
Ｑ−Ｉ
−１手続
補正書（自発） １、事件の表示 特願昭５９−１８３００３号２、
発明の名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者片山仁八部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号５
、補正の対象 明細書の特許請求のｔＬＨの欄 ６、補正の内容 明細書の特許請求の範囲を別紙のように補正する。 以上 ２、特許請求の範囲 ■トランジスタ、抵抗、容量および配線を含む半導体基
板の表面上を所定の厚さのシリコン窒化膜およびシリコ
ン酸化膜からなる２層構造の表面保護膜で覆ったことを
特徴とする半導体装置。 範囲第 （１）項記載の半導体装置。
図、ｆｓ２図（ａ）〜（ｃ）はこの発明の一実施例を説
明するための製造工程の断面図である。 図中、１はシリコン基板、２はシリコン酸化膜、３はア
ルミ配線、４は電極取り出し口、５はシリコン酸化膜、
６はシリコン窒化膜、７はシリコン酸化膜、８はレジス
ト膜である。 なお、図中の同一符号は同一または相当部分を示すつ 代理人 大岩増雄 （外２名） ＾
＾Ｊ：Ｊ
Ｑ−Ｉ
−１手続
補正書（自発） １、事件の表示 特願昭５９−１８３００３号２、
発明の名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者片山仁八部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号５
、補正の対象 明細書の特許請求のｔＬＨの欄 ６、補正の内容 明細書の特許請求の範囲を別紙のように補正する。 以上 ２、特許請求の範囲 ■トランジスタ、抵抗、容量および配線を含む半導体基
板の表面上を所定の厚さのシリコン窒化膜およびシリコ
ン酸化膜からなる２層構造の表面保護膜で覆ったことを
特徴とする半導体装置。 範囲第 （１）項記載の半導体装置。
Claims (1)
- トランジスタ、抵抗、容量および配線を含む半導体基
板の表面上を所定の厚さのシリコン窒化膜およびシリコ
ン酸化膜からなる２層構造の表面保護膜で覆つたことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59183003A JPS6159739A (ja) | 1984-08-30 | 1984-08-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59183003A JPS6159739A (ja) | 1984-08-30 | 1984-08-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6159739A true JPS6159739A (ja) | 1986-03-27 |
Family
ID=16128048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59183003A Pending JPS6159739A (ja) | 1984-08-30 | 1984-08-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6159739A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05139322A (ja) * | 1991-11-26 | 1993-06-08 | Mitsubishi Automob Eng Co Ltd | 車両用ステアリング装置 |
| JPH05139321A (ja) * | 1991-11-26 | 1993-06-08 | Mitsubishi Automob Eng Co Ltd | 車両用ステアリング装置 |
| US7067412B2 (en) | 2002-10-10 | 2006-06-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2007511877A (ja) * | 2003-11-14 | 2007-05-10 | コミサリア、ア、レネルジ、アトミク | 保護外被が設けられたリチウム・マイクロ電池、及び当該マイクロ電池の製造方法 |
| JP2007115598A (ja) * | 2005-10-21 | 2007-05-10 | Matsushita Electric Ind Co Ltd | 電気デバイス |
-
1984
- 1984-08-30 JP JP59183003A patent/JPS6159739A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05139322A (ja) * | 1991-11-26 | 1993-06-08 | Mitsubishi Automob Eng Co Ltd | 車両用ステアリング装置 |
| JPH05139321A (ja) * | 1991-11-26 | 1993-06-08 | Mitsubishi Automob Eng Co Ltd | 車両用ステアリング装置 |
| US7067412B2 (en) | 2002-10-10 | 2006-06-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2007511877A (ja) * | 2003-11-14 | 2007-05-10 | コミサリア、ア、レネルジ、アトミク | 保護外被が設けられたリチウム・マイクロ電池、及び当該マイクロ電池の製造方法 |
| JP4818927B2 (ja) * | 2003-11-14 | 2011-11-16 | コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ | 保護外被が設けられたリチウム・マイクロ電池、及び当該マイクロ電池の製造方法 |
| JP2007115598A (ja) * | 2005-10-21 | 2007-05-10 | Matsushita Electric Ind Co Ltd | 電気デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6281745A (ja) | ウエハ−規模のｌｓｉ半導体装置とその製造方法 | |
| EP0501407A1 (en) | Semiconductor integrated circuit having wirings | |
| JPS6159739A (ja) | 半導体装置 | |
| JPS59232424A (ja) | 半導体装置とその製造法 | |
| JPH05218015A (ja) | 半導体装置 | |
| JP3249162B2 (ja) | マルチチップモジュール | |
| JPH02125638A (ja) | 半導体集積回路装置 | |
| JPH05234991A (ja) | 半導体装置 | |
| JPH0621061A (ja) | 半導体装置 | |
| JPH04287326A (ja) | 半導体装置およびその製造方法 | |
| JP3064476B2 (ja) | 半導体装置 | |
| JPS6239025A (ja) | 半導体装置の製造方法 | |
| JPH0555455A (ja) | 半導体装置の製造方法 | |
| JPH10154808A (ja) | 半導体装置およびその製造方法 | |
| JPH0465540B2 (ja) | ||
| JPS5974651A (ja) | 半導体装置 | |
| JPH06104253A (ja) | 半導体装置の製造方法 | |
| JPH04155852A (ja) | 半導体装置およびその製造方法 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6054468A (ja) | 半導体集積回路装置の製造方法 | |
| JPS58110055A (ja) | 半導体装置 | |
| JPH01312837A (ja) | 半導体装置 | |
| JPS5956734A (ja) | 半導体装置の製造方法 | |
| KR980012593A (ko) | 고 방열 구조를 갖는 반도체 칩 | |
| JPS59117236A (ja) | 半導体装置 |