JP3087702B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3087702B2 JP3087702B2 JP09269965A JP26996597A JP3087702B2 JP 3087702 B2 JP3087702 B2 JP 3087702B2 JP 09269965 A JP09269965 A JP 09269965A JP 26996597 A JP26996597 A JP 26996597A JP 3087702 B2 JP3087702 B2 JP 3087702B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- film
- interlayer insulating
- wiring layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関する。
びその製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置の製造工程において、
感光性ポリイミドを半導体装置のパシベーション膜とし
て利用する場合がある。この場合、感光性ポリイミド膜
を形成し、そのイミド化を完全に終えてから、感光性ポ
リイミド膜をマスクにボンディングパッド上部を覆う下
層の無機絶縁膜をエッチングするようにしていた。ここ
で、このようにポリイミド膜をパシベーション膜とした
半導体装置の内部回路領域においては、たとえば最上層
のＡｌ配線層上は、上述した無機絶縁膜が形成され、そ
の上にポリイミド膜が形成された状態となっている。そ
して、無機絶縁膜としては、水分の進入などを防ぐこと
ができるシリコン窒化膜が用いられている。このシリコ
ン窒化膜は、たとえばＣＶＤ法などにより形成されてい
る。
感光性ポリイミドを半導体装置のパシベーション膜とし
て利用する場合がある。この場合、感光性ポリイミド膜
を形成し、そのイミド化を完全に終えてから、感光性ポ
リイミド膜をマスクにボンディングパッド上部を覆う下
層の無機絶縁膜をエッチングするようにしていた。ここ
で、このようにポリイミド膜をパシベーション膜とした
半導体装置の内部回路領域においては、たとえば最上層
のＡｌ配線層上は、上述した無機絶縁膜が形成され、そ
の上にポリイミド膜が形成された状態となっている。そ
して、無機絶縁膜としては、水分の進入などを防ぐこと
ができるシリコン窒化膜が用いられている。このシリコ
ン窒化膜は、たとえばＣＶＤ法などにより形成されてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、シリコ
ン窒化膜は結晶構造が緻密に形成されているため、非常
に堅い性質を有している。そのため、外部から応力など
を受けた場合、シリコン窒化膜下のＡｌ配線層は、スト
レスマイグレーションを受けやすい状態となっている。
ここで、上述した半導体装置の上層部の構成に関して示
すと、図３に示すように、最上層のＡｌ配線層３０１が
層間絶縁膜３０２上に形成され、それらの上にシリコン
窒化膜３０３が形成され、最上層にポリイミドからなる
パシベーション膜３０４が形成された状態となってい
る。
ン窒化膜は結晶構造が緻密に形成されているため、非常
に堅い性質を有している。そのため、外部から応力など
を受けた場合、シリコン窒化膜下のＡｌ配線層は、スト
レスマイグレーションを受けやすい状態となっている。
ここで、上述した半導体装置の上層部の構成に関して示
すと、図３に示すように、最上層のＡｌ配線層３０１が
層間絶縁膜３０２上に形成され、それらの上にシリコン
窒化膜３０３が形成され、最上層にポリイミドからなる
パシベーション膜３０４が形成された状態となってい
る。
【０００４】そして、ＣＶＤ法などにより形成されたシ
リコン窒化膜３０３は、その下のＡｌ配線層３０１の形
状に沿うように形成される。このため、Ａｌ配線層３０
１のエッジ部に対応するシリコン窒化膜３０３の表面
は、出っ張った状態となり、この部分が特に外部からの
応力が集中しやすいものとなっている。すなわち、従来
では、最上層のＡｌ配線層３０１上のシリコン窒化膜３
０３部分に外部からの応力が集中しやすくなっているた
め、Ａｌ配線層３０１の受けるストレスマイグレーショ
ンは大きなものとなりやすく、断線などの発生を招いて
いた。
リコン窒化膜３０３は、その下のＡｌ配線層３０１の形
状に沿うように形成される。このため、Ａｌ配線層３０
１のエッジ部に対応するシリコン窒化膜３０３の表面
は、出っ張った状態となり、この部分が特に外部からの
応力が集中しやすいものとなっている。すなわち、従来
では、最上層のＡｌ配線層３０１上のシリコン窒化膜３
０３部分に外部からの応力が集中しやすくなっているた
め、Ａｌ配線層３０１の受けるストレスマイグレーショ
ンは大きなものとなりやすく、断線などの発生を招いて
いた。
【０００５】この発明は、以上のような問題点を解消す
るためになされたものであり、半導体装置のパシベーシ
ョン下に配置する、半導体装置上層部の配線層の断線な
どを抑制できるようにすることを目的とする。
るためになされたものであり、半導体装置のパシベーシ
ョン下に配置する、半導体装置上層部の配線層の断線な
どを抑制できるようにすることを目的とする。
【０００６】
【課題を解決するための手段】この発明の半導体装置
は、シリコン基板上に形成された絶縁物からなる層間絶
縁層と、層間絶縁層上に形成され、層間絶縁層下に形成
された素子に接続する配線層と、配線層上を含み層間絶
縁層上にバイアスＣＶＤ法により形成されたシリコン酸
化物からなる第１の絶縁層と、第１の絶縁層上に形成さ
れたＳｉＯＮからなる第２の絶縁層と、第２の絶縁層上
に形成されたパシベーション膜とを少なくとも備えるよ
うにした。以上のように構成したので、第２の絶縁層に
おいて、配線層のエッジ部上の箇所への応力の集中が抑
制される。また、この発明の半導体装置の製造方法は、
シリコン基板上に形成された素子を含めたシリコン基板
上に絶縁物からなる層間絶縁膜を形成する工程と、層間
絶縁膜上に、素子に接続する配線層を形成する工程と、
配線層を含む層間絶縁膜上に、バイアスＣＶＤ法によ
り、突起部をエッチングしながらシリコン酸化物を堆積
することで第１の絶縁層を形成する工程と、第１の絶縁
層上にＳｉＯＮを堆積することで第２の絶縁層を形成す
る工程と、第２の絶縁層上にパシベーション膜を形成す
る工程とを少なくとも備えるようにした。この結果、第
１の絶縁層表面は、下層の配線層の段差をある程度減少
させた状態にある程度平坦に形成され、その上に形成さ
れる第２の絶縁層においては、配線層のエッジ部上の箇
所への応力の集中が抑制される。
は、シリコン基板上に形成された絶縁物からなる層間絶
縁層と、層間絶縁層上に形成され、層間絶縁層下に形成
された素子に接続する配線層と、配線層上を含み層間絶
縁層上にバイアスＣＶＤ法により形成されたシリコン酸
化物からなる第１の絶縁層と、第１の絶縁層上に形成さ
れたＳｉＯＮからなる第２の絶縁層と、第２の絶縁層上
に形成されたパシベーション膜とを少なくとも備えるよ
うにした。以上のように構成したので、第２の絶縁層に
おいて、配線層のエッジ部上の箇所への応力の集中が抑
制される。また、この発明の半導体装置の製造方法は、
シリコン基板上に形成された素子を含めたシリコン基板
上に絶縁物からなる層間絶縁膜を形成する工程と、層間
絶縁膜上に、素子に接続する配線層を形成する工程と、
配線層を含む層間絶縁膜上に、バイアスＣＶＤ法によ
り、突起部をエッチングしながらシリコン酸化物を堆積
することで第１の絶縁層を形成する工程と、第１の絶縁
層上にＳｉＯＮを堆積することで第２の絶縁層を形成す
る工程と、第２の絶縁層上にパシベーション膜を形成す
る工程とを少なくとも備えるようにした。この結果、第
１の絶縁層表面は、下層の配線層の段差をある程度減少
させた状態にある程度平坦に形成され、その上に形成さ
れる第２の絶縁層においては、配線層のエッジ部上の箇
所への応力の集中が抑制される。
【０００７】
【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。 実施の形態１ はじめに、この発明の第１の実施の形態における半導体
装置の製造方法に関して説明する。ここでは、図示して
いないが、下層には、半導体基板上にトランジスタなど
の素子が形成されているものとする。まず、図１（ａ）
に示すように、図示していない素子形成を含む半導体基
板上に、シリコン酸化膜からなる層間絶縁膜１０１を形
成し、その上にアルミニウム膜を形成した後、公知のフ
ォトリソグラフィおよびエッチング技術によりパターニ
ングし、配線層１０２を形成する。
参照して説明する。 実施の形態１ はじめに、この発明の第１の実施の形態における半導体
装置の製造方法に関して説明する。ここでは、図示して
いないが、下層には、半導体基板上にトランジスタなど
の素子が形成されているものとする。まず、図１（ａ）
に示すように、図示していない素子形成を含む半導体基
板上に、シリコン酸化膜からなる層間絶縁膜１０１を形
成し、その上にアルミニウム膜を形成した後、公知のフ
ォトリソグラフィおよびエッチング技術によりパターニ
ングし、配線層１０２を形成する。
【０００８】次に、図１（ｂ）に示すように、配線層１
０２を含む層間絶縁膜１０１上にバイアスＣＶＤ法によ
りシリコン酸化膜を堆積することで、酸化膜（第１の絶
縁層）１０３を形成する。この、バイアスＣＶＤ法によ
る堆積では、生成している膜に突起部があると、その部
分が同時にエッチングされている。このため、酸化膜１
０３は突起部がエッチングされながら成膜されるので、
図１（ｂ）に示すように、配線層１０２エッジ部に対応
する箇所など、角が取れた状態でより平坦化された表面
が得られる。そして、バイアスＣＶＤ法による堆積は、
バイアススパッタ法などに比較して、異物発生などゴミ
の発生を抑制した状態で行うことができる。
０２を含む層間絶縁膜１０１上にバイアスＣＶＤ法によ
りシリコン酸化膜を堆積することで、酸化膜（第１の絶
縁層）１０３を形成する。この、バイアスＣＶＤ法によ
る堆積では、生成している膜に突起部があると、その部
分が同時にエッチングされている。このため、酸化膜１
０３は突起部がエッチングされながら成膜されるので、
図１（ｂ）に示すように、配線層１０２エッジ部に対応
する箇所など、角が取れた状態でより平坦化された表面
が得られる。そして、バイアスＣＶＤ法による堆積は、
バイアススパッタ法などに比較して、異物発生などゴミ
の発生を抑制した状態で行うことができる。
【０００９】次に、図１（ｃ）に示すように、酸化膜１
０３上にプラズマＣＶＤ法により、ＳｉＯＮを堆積して
絶縁膜１０４を形成する。このとき、酸化膜１０３の配
線層１０２エッジ部に対応した表面が、ある程度平坦化
されている。したがって、絶縁膜（第２の絶縁層）１０
４表面の配線層１０２エッジ部に対応した部分も、同様
にある程度平坦化され、応力が集中しやすい出っ張った
状態が解消される。そして、図１（ｄ）に示すように、
その上に、感光性ポリイミド膜を形成し、フォトリソグ
ラフィ技術により、ボンディングパッド部など所定の領
域が解放した状態にパターニングしたパシベーション膜
１０５を形成する。そして、パシベーション膜１０５を
マスクとして、層間絶縁膜１０１，酸化膜１０３，絶縁
膜１０４などをエッチングして、図示していないが、ボ
ンディングパッド部など、所定領域を露出させる。
０３上にプラズマＣＶＤ法により、ＳｉＯＮを堆積して
絶縁膜１０４を形成する。このとき、酸化膜１０３の配
線層１０２エッジ部に対応した表面が、ある程度平坦化
されている。したがって、絶縁膜（第２の絶縁層）１０
４表面の配線層１０２エッジ部に対応した部分も、同様
にある程度平坦化され、応力が集中しやすい出っ張った
状態が解消される。そして、図１（ｄ）に示すように、
その上に、感光性ポリイミド膜を形成し、フォトリソグ
ラフィ技術により、ボンディングパッド部など所定の領
域が解放した状態にパターニングしたパシベーション膜
１０５を形成する。そして、パシベーション膜１０５を
マスクとして、層間絶縁膜１０１，酸化膜１０３，絶縁
膜１０４などをエッチングして、図示していないが、ボ
ンディングパッド部など、所定領域を露出させる。
【００１０】以上示したことにより、この実施の形態１
によれば、シリコン酸化窒化物からなる絶縁膜１０４表
面の配線層１０２のエッジ部に対応する箇所が、応力が
集中しやすい出っ張った状態から解消される。この結
果、この実施の形態１によれば、パシベーション膜１０
５を形成した後、たとえばダイボンディングなどの後工
程において、加わったストレスが配線層部分に集中する
ことがないので、特に、上層部の配線層の断線などを抑
制でき、アルミスライドやカバークラックによる水の進
入も抑制されるようになる。
によれば、シリコン酸化窒化物からなる絶縁膜１０４表
面の配線層１０２のエッジ部に対応する箇所が、応力が
集中しやすい出っ張った状態から解消される。この結
果、この実施の形態１によれば、パシベーション膜１０
５を形成した後、たとえばダイボンディングなどの後工
程において、加わったストレスが配線層部分に集中する
ことがないので、特に、上層部の配線層の断線などを抑
制でき、アルミスライドやカバークラックによる水の進
入も抑制されるようになる。
【００１１】実施の形態２ つぎに、この発明の第２の実施の形態における半導体装
置の製造方法に関して説明する。ここでも、図示してい
ないが、下層には、半導体基板上にトランジスタなどの
素子が形成されているものとする。まず、図２（ａ）に
示すように、図示していない素子形成を含む半導体基板
上に、シリコン酸化膜からなる層間絶縁膜２０１を形成
し、その上にアルミニウム膜を形成した後、公知のフォ
トリソグラフィおよびエッチング技術によりパターニン
グし、配線層２０２を形成する。
置の製造方法に関して説明する。ここでも、図示してい
ないが、下層には、半導体基板上にトランジスタなどの
素子が形成されているものとする。まず、図２（ａ）に
示すように、図示していない素子形成を含む半導体基板
上に、シリコン酸化膜からなる層間絶縁膜２０１を形成
し、その上にアルミニウム膜を形成した後、公知のフォ
トリソグラフィおよびエッチング技術によりパターニン
グし、配線層２０２を形成する。
【００１２】次に、図２（ｂ）に示すように、配線層２
０２を含む層間絶縁膜２０１上にプラズマＣＶＤ法によ
りシリコン酸化膜を厚く堆積することで、酸化膜２０３
を形成する。次に、図２（ｃ）に示すように、ＣＭＰ
（ケミカルメカニカルポリッシュ：化学的機械研磨）に
より酸化膜２０３をその表面より研磨削除し、表面を平
坦にした酸化膜２０３ａを形成する。
０２を含む層間絶縁膜２０１上にプラズマＣＶＤ法によ
りシリコン酸化膜を厚く堆積することで、酸化膜２０３
を形成する。次に、図２（ｃ）に示すように、ＣＭＰ
（ケミカルメカニカルポリッシュ：化学的機械研磨）に
より酸化膜２０３をその表面より研磨削除し、表面を平
坦にした酸化膜２０３ａを形成する。
【００１３】次に、図２（ｄ）に示すように、酸化膜２
０３ａ上にプラズマＣＶＤ法により、ＳｉＯＮを堆積し
て絶縁膜２０４を形成する。このとき、酸化膜２０３表
面が平坦化されているので、絶縁膜２０４表面も平坦に
形成され、配線層２０２のエッジ部上部を含め、応力が
集中しやすい突起状の箇所が皆無の状態となる。そし
て、図２（ｅ）に示すように、その上に、感光性ポリイ
ミド膜を形成し、フォトリソグラフィ技術により、ボン
ディングパッド部など所定の領域が解放した状態にパタ
ーニングしたパシベーション膜２０５を形成する。そし
て、パシベーション膜２０５をマスクとして、層間絶縁
膜２０１，酸化膜２０３ａ，絶縁膜２０４などをエッチ
ングして、図示していないが、ボンディングパッド部な
ど、所定領域を露出させる。
０３ａ上にプラズマＣＶＤ法により、ＳｉＯＮを堆積し
て絶縁膜２０４を形成する。このとき、酸化膜２０３表
面が平坦化されているので、絶縁膜２０４表面も平坦に
形成され、配線層２０２のエッジ部上部を含め、応力が
集中しやすい突起状の箇所が皆無の状態となる。そし
て、図２（ｅ）に示すように、その上に、感光性ポリイ
ミド膜を形成し、フォトリソグラフィ技術により、ボン
ディングパッド部など所定の領域が解放した状態にパタ
ーニングしたパシベーション膜２０５を形成する。そし
て、パシベーション膜２０５をマスクとして、層間絶縁
膜２０１，酸化膜２０３ａ，絶縁膜２０４などをエッチ
ングして、図示していないが、ボンディングパッド部な
ど、所定領域を露出させる。
【００１４】以上示したことにより、この実施の形態２
によれば、シリコン酸化窒化物からなる絶縁膜２０４表
面は、ほぼ平坦に形成され、応力の集中する箇所がほぼ
全域にわたって無い状態となる。この結果、この実施の
形態２によれば、パシベーション膜２０５を形成した
後、たとえばダイボンディングなどの後工程において、
加わったストレスが配線層部分に集中することがないの
で、特に、上層部の配線層の断線などを抑制できるよう
になる。
によれば、シリコン酸化窒化物からなる絶縁膜２０４表
面は、ほぼ平坦に形成され、応力の集中する箇所がほぼ
全域にわたって無い状態となる。この結果、この実施の
形態２によれば、パシベーション膜２０５を形成した
後、たとえばダイボンディングなどの後工程において、
加わったストレスが配線層部分に集中することがないの
で、特に、上層部の配線層の断線などを抑制できるよう
になる。
【００１５】
【発明の効果】以上説明したように、この発明では、シ
リコン基板上に形成された絶縁物からなる層間絶縁層
と、層間絶縁層上に形成され、層間絶縁層下に形成され
た素子に接続する配線層と、配線層上に配置し、配線層
上部から層間絶縁膜の配線層のない部分にかけて、層間
絶縁膜表面に対して９０°未満になだらかに形成された
シリコン酸化物からなる第１の絶縁層と、第１の絶縁層
上に形成されたシリコンの窒化物からなる第２の絶縁層
と、第２の絶縁層上に形成されたパシベーション膜とを
少なくとも備えるようにした。すなわち、まず、シリコ
ン基板上に形成された素子を含めたシリコン基板上に絶
縁物からなる層間絶縁膜を形成し、その層間絶縁膜上
に、素子に接続する配線層を形成し、その配線層を含む
層間絶縁膜上に、バイアスＣＶＤ法により、突起部をエ
ッチングしながらシリコン酸化物を堆積することで第１
の絶縁層を形成し、ついで、第１の絶縁層上にシリコン
の窒化物からなる絶縁物を堆積することで第２の絶縁層
を形成し、そして、第２の絶縁層上にパシベーション膜
を形成するようにした。
リコン基板上に形成された絶縁物からなる層間絶縁層
と、層間絶縁層上に形成され、層間絶縁層下に形成され
た素子に接続する配線層と、配線層上に配置し、配線層
上部から層間絶縁膜の配線層のない部分にかけて、層間
絶縁膜表面に対して９０°未満になだらかに形成された
シリコン酸化物からなる第１の絶縁層と、第１の絶縁層
上に形成されたシリコンの窒化物からなる第２の絶縁層
と、第２の絶縁層上に形成されたパシベーション膜とを
少なくとも備えるようにした。すなわち、まず、シリコ
ン基板上に形成された素子を含めたシリコン基板上に絶
縁物からなる層間絶縁膜を形成し、その層間絶縁膜上
に、素子に接続する配線層を形成し、その配線層を含む
層間絶縁膜上に、バイアスＣＶＤ法により、突起部をエ
ッチングしながらシリコン酸化物を堆積することで第１
の絶縁層を形成し、ついで、第１の絶縁層上にシリコン
の窒化物からなる絶縁物を堆積することで第２の絶縁層
を形成し、そして、第２の絶縁層上にパシベーション膜
を形成するようにした。
【００１６】したがって、第１の絶縁層表面は、下層の
配線層の段差をある程度減少させた状態にある程度平坦
に形成され、その上に形成される第２の絶縁層において
も同様にある程度平坦化される。この結果、この発明に
よれば、異物発生を押さえつつ、かつ配線層とその上の
パシベーション膜との間に配置された第２の絶縁層の、
配線層エッジ部に対応する箇所に外部からの応力が集中
することが抑制される。そして、配線層に対するストレ
スマイグレーションなども抑制されるので、半導体装置
上層部の配線層の断線などを抑制でき、アルミスライド
やカバークラックによる水の進入も抑制されるようにな
る。
配線層の段差をある程度減少させた状態にある程度平坦
に形成され、その上に形成される第２の絶縁層において
も同様にある程度平坦化される。この結果、この発明に
よれば、異物発生を押さえつつ、かつ配線層とその上の
パシベーション膜との間に配置された第２の絶縁層の、
配線層エッジ部に対応する箇所に外部からの応力が集中
することが抑制される。そして、配線層に対するストレ
スマイグレーションなども抑制されるので、半導体装置
上層部の配線層の断線などを抑制でき、アルミスライド
やカバークラックによる水の進入も抑制されるようにな
る。
【図１】 この発明の第１の実施の形態における半導体
装置の製造方法を説明するための断面図である。
装置の製造方法を説明するための断面図である。
【図２】 この発明の第２の実施の形態における半導体
装置の製造方法を説明するための断面図である。
装置の製造方法を説明するための断面図である。
【図３】 従来の半導体装置の特に最上部の構成を概略
的に示す断面図である。
的に示す断面図である。
１０１…層間絶縁膜、１０２…配線層、１０３…酸化
膜、１０４…絶縁膜、１０５…パシベーション膜。
膜、１０４…絶縁膜、１０５…パシベーション膜。
フロントページの続き (56)参考文献 特開 平５−67689（ＪＰ，Ａ) 特開 平７−78811（ＪＰ，Ａ) 特開 平７−22333（ＪＰ，Ａ) 特開 平９−553376（ＪＰ，Ａ) 特開 平９−22795（ＪＰ，Ａ) 特開 平６−310610（ＪＰ，Ａ) 特開 平９−162291（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 H01L 21/318
Claims (3)
- 【請求項１】 シリコン基板上に形成された絶縁物から
なる層間絶縁層と、 前記層間絶縁層上に形成され、前記層間絶縁層下に形成
された素子に接続する配線層と、 前記配線層上を含み前記層間絶縁層上にバイアスＣＶＤ
法により形成されたシリコン酸化物からなる第１の絶縁
層と、 前記第１の絶縁層上に形成されたＳｉＯＮからなる第２
の絶縁層と、 前記第２の絶縁層上に形成されたパシベーション膜とを
少なくとも備えたことを特徴とする半導体装置。 - 【請求項２】 シリコン基板上に形成された素子を含め
た前記シリコン基板上に絶縁物からなる層間絶縁膜を形
成する工程と、 前記層間絶縁膜上に、前記素子に接続する配線層を形成
する工程と、 前記配線層を含む前記層間絶縁膜上に、バイアスＣＶＤ
法により、突起部をエッチングしながらシリコン酸化物
を堆積することで第１の絶縁層を形成する工程と、 前記第１の絶縁層上にＳｉＯＮを堆積することで第２の
絶縁層を形成する工程と、 前記第２の絶縁層上にパシベーション膜を形成する工程
とを少なくとも備えたことを特徴とする半導体装置の製
造方法。 - 【請求項３】 シリコン基板上に形成された素子を含め
た前記シリコン基板上に絶縁物からなる層間絶縁膜を形
成する工程と、 前記層間絶縁膜上に、前記素子に接続する配線層を形成
する工程と、 前記配線層を含む前記層間絶縁膜上に、プラズマＣＶＤ
法によりシリコン酸化物を堆積することで第１の絶縁層
を形成する工程と、 前記第１の絶縁層をその表面より化学的機械研磨により
切削研磨してその表面を平坦に加工する工程と、 その表面が平坦に加工された前記第１の絶縁層上にＳｉ
ＯＮを堆積することで第２の絶縁層を形成する工程と、 前記第２の絶縁層上にパシベーション膜を形成する工程
とを少なくとも備えたことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09269965A JP3087702B2 (ja) | 1997-10-02 | 1997-10-02 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09269965A JP3087702B2 (ja) | 1997-10-02 | 1997-10-02 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11111711A JPH11111711A (ja) | 1999-04-23 |
| JP3087702B2 true JP3087702B2 (ja) | 2000-09-11 |
Family
ID=17479697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09269965A Expired - Fee Related JP3087702B2 (ja) | 1997-10-02 | 1997-10-02 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3087702B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0567689A (ja) * | 1991-09-09 | 1993-03-19 | Hitachi Ltd | 多層配線部材及び半導体装置の製造方法 |
| JPH0722333A (ja) * | 1993-06-30 | 1995-01-24 | Kobe Steel Ltd | プラズマｃｖｄ処理方法及び装置 |
| JPH0778811A (ja) * | 1993-07-13 | 1995-03-20 | Tokyo Electron Ltd | プラズマ成膜方法 |
| JPH0922795A (ja) * | 1995-07-04 | 1997-01-21 | Sony Corp | プラズマｃｖｄ装置およびプラズマｃｖｄ方法 |
| JPH0955376A (ja) * | 1995-08-15 | 1997-02-25 | Sony Corp | プラズマｃｖｄ方法 |
-
1997
- 1997-10-02 JP JP09269965A patent/JP3087702B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11111711A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| JP3033412B2 (ja) | 半導体装置の製造方法 | |
| JPH05198572A (ja) | 半導体ウエハーをパッシベーション化する方法 | |
| JPS6156608B2 (ja) | ||
| JP2925960B2 (ja) | 半導体装置の製造方法 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| JP3259363B2 (ja) | 半導体装置のボンディングパッド構造の形成方法 | |
| JPH0332214B2 (ja) | ||
| JPH0555199A (ja) | 半導体装置 | |
| JPH06310597A (ja) | 半導体装置 | |
| JPH05267290A (ja) | 半導体集積回路およびその製造方法 | |
| JPH0834243B2 (ja) | 半導体装置の製造方法 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JPH04139828A (ja) | 半導体装置の製造方法 | |
| JPS60145628A (ja) | 半導体装置 | |
| JP3246348B2 (ja) | 半導体装置の保護膜構造 | |
| JP3510235B2 (ja) | 半導体装置の製造方法 | |
| JP2839007B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08107112A (ja) | 半導体装置の配線形成方法 | |
| JP2760061B2 (ja) | 半導体装置の製造方法 | |
| KR100203305B1 (ko) | 반도체 소자의 패시베이션 방법 | |
| JP2538245Y2 (ja) | 半導体装置 | |
| JPS6194346A (ja) | 半導体装置の製造方法 | |
| JPH01207931A (ja) | 半導体装置の製造方法 | |
| JP3214103B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070714 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |