JP2760061B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2760061B2 JP2760061B2 JP15934489A JP15934489A JP2760061B2 JP 2760061 B2 JP2760061 B2 JP 2760061B2 JP 15934489 A JP15934489 A JP 15934489A JP 15934489 A JP15934489 A JP 15934489A JP 2760061 B2 JP2760061 B2 JP 2760061B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- silicon nitride
- nitride film
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関する。本発明は
任意の半導体装置の製造に利用することができ、例え
ば、メモリーIC等の製造方法として用いることができ
る。
任意の半導体装置の製造に利用することができ、例え
ば、メモリーIC等の製造方法として用いることができ
る。
〔発明の概要〕 本発明は、基板上に配線を備えた半導体装置の製造方
法において、配線上に該配線の膜厚の20〜75％の膜厚の
シリコン窒化膜を形成し、次いでエッチバックにより配
線間に前記シリコン窒化膜を残し、次いで保護膜を形成
することによって、シリコン窒化膜の被覆性を良好にす
るとともに、エッチバック時に配線に悪影響が与えられ
ることを防止したものである。
法において、配線上に該配線の膜厚の20〜75％の膜厚の
シリコン窒化膜を形成し、次いでエッチバックにより配
線間に前記シリコン窒化膜を残し、次いで保護膜を形成
することによって、シリコン窒化膜の被覆性を良好にす
るとともに、エッチバック時に配線に悪影響が与えられ
ることを防止したものである。
半導体装置は、通例、基板上に配線が形成され、この
配線上に絶縁膜を形成して、その配線構造を構成してい
る。
配線上に絶縁膜を形成して、その配線構造を構成してい
る。
この場合、第２図に示すように、基板１上に配線２を
形成し、更に、Ｐ−SiN（プラズマシリコンナイトライ
ド）から成る絶縁層3aをオーバーコート層としてCVD法
等により形成すると、配線２による段差付近において絶
縁層3aに凹部3bが出来、この凹部3bから配線２の下部付
近にかけて、構造的に弱い部分3cが出来ることがある。
この部分3cにおいて、外部から水分の侵入や、コンタミ
ネーションと称される汚染（汚染物質の侵入）が起きや
すい。実際、SEMによる断面観察では、わずかにライン
が見られる。以下これをタッチモードと呼ぶ。
形成し、更に、Ｐ−SiN（プラズマシリコンナイトライ
ド）から成る絶縁層3aをオーバーコート層としてCVD法
等により形成すると、配線２による段差付近において絶
縁層3aに凹部3bが出来、この凹部3bから配線２の下部付
近にかけて、構造的に弱い部分3cが出来ることがある。
この部分3cにおいて、外部から水分の侵入や、コンタミ
ネーションと称される汚染（汚染物質の侵入）が起きや
すい。実際、SEMによる断面観察では、わずかにライン
が見られる。以下これをタッチモードと呼ぶ。
タッチモードの発生は、絶縁層3aの被覆性に基づくと
推定される。つまり、第３図（ａ）に示すように、CVD
初期において配線２の下部の段差部にくびれ3b′が生
じ、これがそのまま連続する形で絶縁層3aが成長する結
果、凹部3bとタッチモードによる弱い部分3cが生ずると
考えられる。
推定される。つまり、第３図（ａ）に示すように、CVD
初期において配線２の下部の段差部にくびれ3b′が生
じ、これがそのまま連続する形で絶縁層3aが成長する結
果、凹部3bとタッチモードによる弱い部分3cが生ずると
考えられる。
特公昭63−32260号公報には、上記のような凹部2bの
発生によりその上層に形成する配線が断線することを防
止するため、配線上全面に絶縁物を気相成長し、異方性
エッチングすることにより、該配線側部に該絶縁物を残
すことを繰り返して、絶縁物表面の平坦化を図る技術が
提案されている。しかしこの技術は、絶縁物としてPSG
を想定しており、必ずしもシリコン窒化膜についてその
まま適用できず、かつタッチモードについては考慮して
いない。その上、本発明者らの検討によれば、エッチバ
ック前の絶縁膜が厚い場合、エッチバックにより絶縁膜
下部の配線が消失することが明らかになった。即ち、全
面エッチバック技術は、単純に適用することは難しいの
である。
発生によりその上層に形成する配線が断線することを防
止するため、配線上全面に絶縁物を気相成長し、異方性
エッチングすることにより、該配線側部に該絶縁物を残
すことを繰り返して、絶縁物表面の平坦化を図る技術が
提案されている。しかしこの技術は、絶縁物としてPSG
を想定しており、必ずしもシリコン窒化膜についてその
まま適用できず、かつタッチモードについては考慮して
いない。その上、本発明者らの検討によれば、エッチバ
ック前の絶縁膜が厚い場合、エッチバックにより絶縁膜
下部の配線が消失することが明らかになった。即ち、全
面エッチバック技術は、単純に適用することは難しいの
である。
本発明者の検討によれば、第２図の如き構造におい
て、配線２をアルミニウム7000Å厚のアルミニウム配線
（詳しくはSiを1wt％含有のAl−Siより成り、特にTi/Ti
N/Al−Siの積層構造で各膜厚が300Å/700Å/7000Åの３
層構造としたもの）とし、絶縁層3aをＰ−SiNから形成
して、かつこの場合絶縁層3aを7500Åとすると、下地の
配線２にわずかに消失がみられた。更に、絶縁層3aを１
μｍとすると、配線２の消失は顕著であった。かかる消
失は、Alのグレーンが動いて、楔状の亀裂が生じ、これ
によりAlが消費されるためと考えられる。
て、配線２をアルミニウム7000Å厚のアルミニウム配線
（詳しくはSiを1wt％含有のAl−Siより成り、特にTi/Ti
N/Al−Siの積層構造で各膜厚が300Å/700Å/7000Åの３
層構造としたもの）とし、絶縁層3aをＰ−SiNから形成
して、かつこの場合絶縁層3aを7500Åとすると、下地の
配線２にわずかに消失がみられた。更に、絶縁層3aを１
μｍとすると、配線２の消失は顕著であった。かかる消
失は、Alのグレーンが動いて、楔状の亀裂が生じ、これ
によりAlが消費されるためと考えられる。
本発明は、上記事情に基づいてなされたもので、配線
上にシリコン窒化物により膜形成を行う半導体装置の製
造の際に、タッチモードの発生を防止してこれに伴う不
都合を解決し、かつその場合にエッチバック技術を用い
ることとするが、この場合も該エッチバックにより配線
の消失などの悪影響を生ずることを防止した半導体装置
の製造方法を提供することが目的である。
上にシリコン窒化物により膜形成を行う半導体装置の製
造の際に、タッチモードの発生を防止してこれに伴う不
都合を解決し、かつその場合にエッチバック技術を用い
ることとするが、この場合も該エッチバックにより配線
の消失などの悪影響を生ずることを防止した半導体装置
の製造方法を提供することが目的である。
上記問題点を解決するため、本発明の半導体装置の製
造方法は、基板上に配線を備えた半導体装置の製造方法
において、配線上に該配線の膜厚の20〜75％の膜厚のシ
リコン窒化膜を形成し、次いでエッチバックを行うこと
により配線間に前記シリコン窒化膜を残し、次いで保護
膜を形成する構成としたものである。
造方法は、基板上に配線を備えた半導体装置の製造方法
において、配線上に該配線の膜厚の20〜75％の膜厚のシ
リコン窒化膜を形成し、次いでエッチバックを行うこと
により配線間に前記シリコン窒化膜を残し、次いで保護
膜を形成する構成としたものである。
本発明において、保護膜としては、保護性能を有する
材質の膜であれば任意に用い得るが、シリコン窒化膜を
使用すると、上記配線上のシリコン窒化膜との密着性も
良好で、連続加工もでき、また保護膜としても良質であ
るので、有利である。
材質の膜であれば任意に用い得るが、シリコン窒化膜を
使用すると、上記配線上のシリコン窒化膜との密着性も
良好で、連続加工もでき、また保護膜としても良質であ
るので、有利である。
本発明によれば、配線上にシリコン窒化膜を形成し、
エッチバックにより配線間にシリコン窒化膜を残し、次
いで保護膜を形成することによって、配線上にタッチモ
ードのないシリコン窒化膜を形成することができ、かつ
エッチバックについても、上記シリコン窒化膜の膜厚は
上記配線の膜厚の20〜75％の膜厚としたことによって、
下部配線の消失が生じないようにできたものである。
エッチバックにより配線間にシリコン窒化膜を残し、次
いで保護膜を形成することによって、配線上にタッチモ
ードのないシリコン窒化膜を形成することができ、かつ
エッチバックについても、上記シリコン窒化膜の膜厚は
上記配線の膜厚の20〜75％の膜厚としたことによって、
下部配線の消失が生じないようにできたものである。
本発明は、前述したように、配線上のシリコン窒化膜
の膜厚が大きいと、下部配線にその消失等の悪影響が生
じることを本発明者らが発見し、その知見に基づいて種
々検討の結果、シリコン窒化膜の膜厚を上記範囲とする
ことによって問題が解決できることを知り、本発明に至
ったものである。
の膜厚が大きいと、下部配線にその消失等の悪影響が生
じることを本発明者らが発見し、その知見に基づいて種
々検討の結果、シリコン窒化膜の膜厚を上記範囲とする
ことによって問題が解決できることを知り、本発明に至
ったものである。
なお、本出願人は先に、特開昭62−242331号におい
て、半導体素子の表面保護膜としてシリコン窒化膜とリ
ンシリケートガラスとシリコン窒化膜の３層構造の膜を
用いた半導体装置を提案したが、この技術のみであると
配線のルールが厳しい場合、３層構造から成る被覆は厚
くなって、カバレッジ不良をおこして成長しにくくなっ
たり、また３層構造にしても、水分の侵入等は防止でき
ない。しかるに本発明の如くエッチバックを用いると、
このような３層構造についても有効で、カバレッジを良
好にでき、タッチモードを防止できる。
て、半導体素子の表面保護膜としてシリコン窒化膜とリ
ンシリケートガラスとシリコン窒化膜の３層構造の膜を
用いた半導体装置を提案したが、この技術のみであると
配線のルールが厳しい場合、３層構造から成る被覆は厚
くなって、カバレッジ不良をおこして成長しにくくなっ
たり、また３層構造にしても、水分の侵入等は防止でき
ない。しかるに本発明の如くエッチバックを用いると、
このような３層構造についても有効で、カバレッジを良
好にでき、タッチモードを防止できる。
以下本発明の一実施例について、第１図を参照して説
明する。なお当然のことではあるが、本発明は図示の実
施例にのみ限定されるものではない。
明する。なお当然のことではあるが、本発明は図示の実
施例にのみ限定されるものではない。
この実施例は、本発明を、メモリーICの製造プロセス
に具体化し、特にそのオーバーコート構造の製造工程を
改良する形で適用したものである。
に具体化し、特にそのオーバーコート構造の製造工程を
改良する形で適用したものである。
本実施例においては、第１図（ａ）に示すように、半
導体基板（ここではシリコン基板）である基板１に、ア
ルミニウムから成る配線21,22を形成した。本例では特
に、Ti/TiN/Al−Siの３層構造の配線21,22とし、これを
Al−Si（Siを1wt％含有するアルミニウム−シリコン合
金）を7000Å、TiNを700Å、Tiを300Åの厚で積層して
形成した。かかる配線21,22上に、シリコン窒化膜３
（本例ではＰ−SiN膜）をCVDにより形成して、第１図
（ａ）の構造を得た。
導体基板（ここではシリコン基板）である基板１に、ア
ルミニウムから成る配線21,22を形成した。本例では特
に、Ti/TiN/Al−Siの３層構造の配線21,22とし、これを
Al−Si（Siを1wt％含有するアルミニウム−シリコン合
金）を7000Å、TiNを700Å、Tiを300Åの厚で積層して
形成した。かかる配線21,22上に、シリコン窒化膜３
（本例ではＰ−SiN膜）をCVDにより形成して、第１図
（ａ）の構造を得た。
本例において、シリコン窒化膜３の膜厚は、5000Åと
した。4500〜5000Å程度としてもよい。配線21,22が800
0Åの膜厚であるので、このシリコン窒化膜３の膜厚は
配線２の62.5％の膜厚に該当する。本発明においては、
シリコン窒化膜３の膜厚を配線21,22の膜厚の20〜75％
とするものであり、本実施例ではその範囲でも特に好ま
しい62.5％としたものである。即ち本実施例の構成であ
ると、配線21,22の膜厚8000Åについて、シリコン窒化
膜３が、4500〜5000Åが特に好ましい。
した。4500〜5000Å程度としてもよい。配線21,22が800
0Åの膜厚であるので、このシリコン窒化膜３の膜厚は
配線２の62.5％の膜厚に該当する。本発明においては、
シリコン窒化膜３の膜厚を配線21,22の膜厚の20〜75％
とするものであり、本実施例ではその範囲でも特に好ま
しい62.5％としたものである。即ち本実施例の構成であ
ると、配線21,22の膜厚8000Åについて、シリコン窒化
膜３が、4500〜5000Åが特に好ましい。
次に、レジスト膜４を堆積して、レジストコートされ
た第１図（ｂ）の構造とする。
た第１図（ｂ）の構造とする。
次に、全面エッチバックして、第１図（ｃ）に示す如
く少なくとも配線21と配線22との間にシリコン窒化膜３
を残す。なお、図中、矢印でエッチバックを模式的に示
す。これにより、シリコン窒化膜３のタッチモードの問
題は解決できる。タッチモード防止のためには、第１図
（ｂ）に示すｌの所までエッチバックすればよいが、余
裕をみて、それよりも多くエッチバックしてもよい。
く少なくとも配線21と配線22との間にシリコン窒化膜３
を残す。なお、図中、矢印でエッチバックを模式的に示
す。これにより、シリコン窒化膜３のタッチモードの問
題は解決できる。タッチモード防止のためには、第１図
（ｂ）に示すｌの所までエッチバックすればよいが、余
裕をみて、それよりも多くエッチバックしてもよい。
ここで、先きに形成したシリコン窒化膜３の膜厚が厚
いと、配線21,22のアルミニウムの消失が生ずるが、本
実施例にあっては、かかる問題は生じず、配線21,22に
悪影響は与えられない。
いと、配線21,22のアルミニウムの消失が生ずるが、本
実施例にあっては、かかる問題は生じず、配線21,22に
悪影響は与えられない。
次に本実施例では、薄膜５を形成して第１図（ｄ）の
構造とする。この薄膜５は、保護膜３のはがれを防止す
るものであるので、均一で、接着性の良いものが望まし
い。ここでは、Ｐ−SiN膜を用い、1000Å厚でCVDした。
400℃程度の加熱工程を併用するのが好ましい。但し、
上記薄膜５は必ずしも必要ではなく、かかる薄膜形成工
程はなくてもよく、あるいは、これに変えて、第１図
（ｃ）の状態でシンターし、厚いＰ−SiN膜を形成して
もよい。
構造とする。この薄膜５は、保護膜３のはがれを防止す
るものであるので、均一で、接着性の良いものが望まし
い。ここでは、Ｐ−SiN膜を用い、1000Å厚でCVDした。
400℃程度の加熱工程を併用するのが好ましい。但し、
上記薄膜５は必ずしも必要ではなく、かかる薄膜形成工
程はなくてもよく、あるいは、これに変えて、第１図
（ｃ）の状態でシンターし、厚いＰ−SiN膜を形成して
もよい。
次に、保護膜６を形成して、第１図（ｅ）の構造とす
る。本実施例では、Ｐ−SiN膜を用い、これを7500Å厚
で形成した。Ｐ−SiN膜であるので、前工程と連続し
たプロセスにするのが容易。シリコン窒化膜３との接
着性がよく、接着用の薄膜５も形成容易である。保護
膜としての性能が良好。という利点がある。
る。本実施例では、Ｐ−SiN膜を用い、これを7500Å厚
で形成した。Ｐ−SiN膜であるので、前工程と連続し
たプロセスにするのが容易。シリコン窒化膜３との接
着性がよく、接着用の薄膜５も形成容易である。保護
膜としての性能が良好。という利点がある。
このように保護膜６を形成したので、万一仮にシリコ
ン窒化膜３にタッチモードが出来たとしても、この保護
膜６により水分やその他の汚染分の侵入が確実に防止さ
れる。
ン窒化膜３にタッチモードが出来たとしても、この保護
膜６により水分やその他の汚染分の侵入が確実に防止さ
れる。
上述の如く本実施例によれば、オーバーコート形成工
程においてレジストコートを行い、エッチバックを施し
て、Al配線21,22間にシリコン窒化膜３（Ｐ−SiN）を埋
め込み、更にその上に保護膜６（特にＰ−SiN）を積層
する構成にしたことにより、タッチモードの問題を解消
でき、少なくともその連続性がなくなり、外部からの水
分、汚染の侵入を防止することができ、信頼性を向上さ
せることができた。
程においてレジストコートを行い、エッチバックを施し
て、Al配線21,22間にシリコン窒化膜３（Ｐ−SiN）を埋
め込み、更にその上に保護膜６（特にＰ−SiN）を積層
する構成にしたことにより、タッチモードの問題を解消
でき、少なくともその連続性がなくなり、外部からの水
分、汚染の侵入を防止することができ、信頼性を向上さ
せることができた。
また、エッチバックする前のシリコン窒化膜３（Ｐ−
SiN CVD膜）は、5000Å〜2000Å、特に5000Åとしたの
で、エッチバックに際しても、配線に対するダメージ、
具体的にはここではアルミニウムの消失を防ぐことがで
きるものである。
SiN CVD膜）は、5000Å〜2000Å、特に5000Åとしたの
で、エッチバックに際しても、配線に対するダメージ、
具体的にはここではアルミニウムの消失を防ぐことがで
きるものである。
上述の如く本発明によれば、タッチモードの問題を解
決でき、かつ、エッチバックの際に配線に悪影響が生じ
ることが防止できる。
決でき、かつ、エッチバックの際に配線に悪影響が生じ
ることが防止できる。
第１図は本発明の一実施例を工程順に断面図で示すもの
である。第２図及び第３図は、従来例の問題点を説明す
るための図面である。 １……基板、21,22……配線、３……シリコン窒化膜、
６……保護膜。
である。第２図及び第３図は、従来例の問題点を説明す
るための図面である。 １……基板、21,22……配線、３……シリコン窒化膜、
６……保護膜。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/768 H01L 21/31 - 21/32
Claims (1)
- 【請求項１】基板上に配線を備えた半導体装置の製造方
法において、 前記配線上に、該配線の膜厚の20〜75％の膜厚のシリコ
ン窒化膜を形成し、 次いでエッチバックを行うことにより配線間に前記シリ
コン窒化膜を残し、 次いで保護膜を形成する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15934489A JP2760061B2 (ja) | 1989-06-21 | 1989-06-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15934489A JP2760061B2 (ja) | 1989-06-21 | 1989-06-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0324729A JPH0324729A (ja) | 1991-02-01 |
| JP2760061B2 true JP2760061B2 (ja) | 1998-05-28 |
Family
ID=15691792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15934489A Expired - Fee Related JP2760061B2 (ja) | 1989-06-21 | 1989-06-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2760061B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100779478B1 (ko) * | 2006-04-11 | 2007-11-26 | 후지쯔 가부시끼가이샤 | 반도체 장치, 무선 단말 장치 및 무선 통신 기기 |
-
1989
- 1989-06-21 JP JP15934489A patent/JP2760061B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0324729A (ja) | 1991-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| US4566026A (en) | Integrated circuit bimetal layer | |
| JPS60241235A (ja) | 半導体デバイスの製造方法 | |
| US4029562A (en) | Forming feedthrough connections for multi-level interconnections metallurgy systems | |
| JP2760061B2 (ja) | 半導体装置の製造方法 | |
| JPH0727908B2 (ja) | 半導体装置の製造方法 | |
| JP3182891B2 (ja) | 半導体装置 | |
| US5923087A (en) | Semiconductor device comprising bonding pad of barrier metal, silicide and aluminum | |
| JPH0555199A (ja) | 半導体装置 | |
| JPH0689893A (ja) | 半導体装置 | |
| JPS60124951A (ja) | 半導体装置の製造方法 | |
| JPS60145628A (ja) | 半導体装置 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JP2827690B2 (ja) | 半導体装置の製造方法 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JPH0332214B2 (ja) | ||
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| KR100440264B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPS62165342A (ja) | 半導体装置 | |
| JPS62241373A (ja) | 半導体装置 | |
| JPH06326105A (ja) | 半導体装置の積層配線構造 | |
| JPH07130732A (ja) | 半導体装置及びその製造方法 | |
| JPH0567686A (ja) | 半導体装置配線 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |