JP3182891B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3182891B2 JP3182891B2 JP17638692A JP17638692A JP3182891B2 JP 3182891 B2 JP3182891 B2 JP 3182891B2 JP 17638692 A JP17638692 A JP 17638692A JP 17638692 A JP17638692 A JP 17638692A JP 3182891 B2 JP3182891 B2 JP 3182891B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal
- insulating film
- present
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dicing (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関する。特
に高信頼性を必要とする半導体装置において有効であ
る。
に高信頼性を必要とする半導体装置において有効であ
る。
【０００２】
【従来の技術】従来、ＩＣチップの周辺、すなわちスク
ライブライン領域はシリコン窒化物またはシリコン酸化
物からなる保護膜により囲まれていた。
ライブライン領域はシリコン窒化物またはシリコン酸化
物からなる保護膜により囲まれていた。
【０００３】すなわち、図３に示すように、ＩＣが形成
されたＳｉ基板２１のスクライブ領域２５の周辺構造
が、種々の工程における絶縁膜２２、その上に形成され
たＡｌパッド２６の電極２３及びＳｉ3Ｎ4保護膜２４か
ら構成されていた。この構造ではＳｉ基板２１とＳｉ3
Ｎ4膜２４の界面及び段差の厳しい部分のＳｉ3Ｎ4膜の
薄くなった所２７から水分や不純物が進入しやすい。Ａ
ｌパッド２６及びＡｌ配線下の絶縁膜には吸湿性の高い
ＢＰＳＧや無機ＳＯＧが用いられる。このため、デバイ
ス特性が不安定になり、またＡｌ腐食による断線不良を
生じる。
されたＳｉ基板２１のスクライブ領域２５の周辺構造
が、種々の工程における絶縁膜２２、その上に形成され
たＡｌパッド２６の電極２３及びＳｉ3Ｎ4保護膜２４か
ら構成されていた。この構造ではＳｉ基板２１とＳｉ3
Ｎ4膜２４の界面及び段差の厳しい部分のＳｉ3Ｎ4膜の
薄くなった所２７から水分や不純物が進入しやすい。Ａ
ｌパッド２６及びＡｌ配線下の絶縁膜には吸湿性の高い
ＢＰＳＧや無機ＳＯＧが用いられる。このため、デバイ
ス特性が不安定になり、またＡｌ腐食による断線不良を
生じる。
【０００４】
【発明が解決しようとする課題】然るに、次の二つの課
題を持っていた。一つは、外部からの水分や不純物の進
入に対するバリア効果が悪いこと。特に、シリコン基板
表面（Ｓｉ3Ｎ4／ＳｉＯ2，Ｓｉ3Ｎ4／Ｓｉ，ＳｉＯ2／
Ｓｉ界面）からの不純物進入に弱い。このため、デバイ
ス特性が不安定になり、またＡｌ腐食による断線不良を
生じる。もう一つは、機械的強度が弱く、これらの保護
膜では封止樹脂ストレスによりＩＣチップ周辺にクラッ
クが発生する。また、ＩＣ周辺のＡｌ配線のずれやクラ
ックが発生する。
題を持っていた。一つは、外部からの水分や不純物の進
入に対するバリア効果が悪いこと。特に、シリコン基板
表面（Ｓｉ3Ｎ4／ＳｉＯ2，Ｓｉ3Ｎ4／Ｓｉ，ＳｉＯ2／
Ｓｉ界面）からの不純物進入に弱い。このため、デバイ
ス特性が不安定になり、またＡｌ腐食による断線不良を
生じる。もう一つは、機械的強度が弱く、これらの保護
膜では封止樹脂ストレスによりＩＣチップ周辺にクラッ
クが発生する。また、ＩＣ周辺のＡｌ配線のずれやクラ
ックが発生する。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
シリコン基板と、上記シリコン基板の上に形成された絶
縁膜であって、スクライブライン領域付近まで延在して
形成された絶縁膜と、上記絶縁膜の端部に形成された側
壁物であって、少なくとも金属又は金属窒化物のうちの
いずれか一つを含む側壁物と、を有する半導体装置であ
って、上記シリコン基板と上記金属側壁物との間に金属
シリサイドが形成されているものであることを特徴とす
る。
シリコン基板と、上記シリコン基板の上に形成された絶
縁膜であって、スクライブライン領域付近まで延在して
形成された絶縁膜と、上記絶縁膜の端部に形成された側
壁物であって、少なくとも金属又は金属窒化物のうちの
いずれか一つを含む側壁物と、を有する半導体装置であ
って、上記シリコン基板と上記金属側壁物との間に金属
シリサイドが形成されているものであることを特徴とす
る。
【０００６】また、本発明の半導体装置は、上記半導体
装置において、さらに、上記側壁物の表面に形成された
金属層を有するものであることを特徴とする。
装置において、さらに、上記側壁物の表面に形成された
金属層を有するものであることを特徴とする。
【０００７】
【０００８】
【０００９】
【作用】本発明による半導体装置では、ＩＣチップ周
辺、すなわちスクライブ領域が水分や不純物のバリア効
果が大きく機械強度に優れた金属、金属シリサイド、ま
たは金属の窒化物の側壁で囲まれているため、外部から
側面を通って水分や不純物が進入せず、樹脂ストレスも
回避できる。
辺、すなわちスクライブ領域が水分や不純物のバリア効
果が大きく機械強度に優れた金属、金属シリサイド、ま
たは金属の窒化物の側壁で囲まれているため、外部から
側面を通って水分や不純物が進入せず、樹脂ストレスも
回避できる。
【００１０】
【実施例】以下、実施例を用いて本発明を詳細に説明す
る。
る。
【００１１】図１と図２は、本発明による半導体装置の
断面構造を示している。図３は従来の半導体装置の断面
図を示している。
断面構造を示している。図３は従来の半導体装置の断面
図を示している。
【００１２】図１には、ＩＣが形成されたＳｉ基板１の
スクライブ領域６の周辺構造が、金属の側壁４で支えら
れた種々の工程における絶縁膜２、その上に形成された
Ａｌパッド７の電極３及びＳｉ3Ｎ4保護膜５から構成さ
れた本発明による半導体装置を示す。
スクライブ領域６の周辺構造が、金属の側壁４で支えら
れた種々の工程における絶縁膜２、その上に形成された
Ａｌパッド７の電極３及びＳｉ3Ｎ4保護膜５から構成さ
れた本発明による半導体装置を示す。
【００１３】図２には、ＩＣが形成されたＳｉ基板１１
のスクライブ領域１９の周辺構造が、Ｓｉと金属との反
応により形成した金属シリサイド１４と金属１５の側壁
で支えられかつ金属１６で覆われた種々の工程における
絶縁膜１２、その上に形成されたＡｌパッド１８の電極
１３及びＳｉ3Ｎ4保護膜１７から構成された本発明によ
る半導体装置を示す。
のスクライブ領域１９の周辺構造が、Ｓｉと金属との反
応により形成した金属シリサイド１４と金属１５の側壁
で支えられかつ金属１６で覆われた種々の工程における
絶縁膜１２、その上に形成されたＡｌパッド１８の電極
１３及びＳｉ3Ｎ4保護膜１７から構成された本発明によ
る半導体装置を示す。
【００１４】本発明による半導体装置は下記の製造方法
で製造できる。図２を用いて説明する。Ｓｉ基板１１に
はＩＣが形成され、配線層下地の層間膜１２を形成後、
コンタクト穴形成の時、スクライブライン領域１９の層
間膜を除去する。次にＴｉ，ＴｉＮ，Ｗを積層し配線の
パタ−ンニング、すなわち、コンタクト穴をＴｉ，Ｔｉ
ＮおよびＷで埋め込む処理をする。この時、全面エッチ
ングをＲＩＥやイオンエッチングなどの方向性をもつエ
ッチングで行うと、スクライブライン領域の層間絶縁膜
１２の周辺には、Ｔｉ，ＴｉＮ層１４とＷ層１５からな
る側壁が形成できる。次に４００−８００℃で熱処理す
ると、ＴｉとＳｉが反応しＴｉＳｉ2が形成する。この
後、配線の層間膜、多層の配線１６及びＡｌパッド１３
を形成、最終保護膜Ｓｉ3Ｎ4１６を蓄積し、パッド１８
を開孔する。
で製造できる。図２を用いて説明する。Ｓｉ基板１１に
はＩＣが形成され、配線層下地の層間膜１２を形成後、
コンタクト穴形成の時、スクライブライン領域１９の層
間膜を除去する。次にＴｉ，ＴｉＮ，Ｗを積層し配線の
パタ−ンニング、すなわち、コンタクト穴をＴｉ，Ｔｉ
ＮおよびＷで埋め込む処理をする。この時、全面エッチ
ングをＲＩＥやイオンエッチングなどの方向性をもつエ
ッチングで行うと、スクライブライン領域の層間絶縁膜
１２の周辺には、Ｔｉ，ＴｉＮ層１４とＷ層１５からな
る側壁が形成できる。次に４００−８００℃で熱処理す
ると、ＴｉとＳｉが反応しＴｉＳｉ2が形成する。この
後、配線の層間膜、多層の配線１６及びＡｌパッド１３
を形成、最終保護膜Ｓｉ3Ｎ4１６を蓄積し、パッド１８
を開孔する。
【００１５】図１の場合も、同様にして製造できる。
【００１６】本発明の半導体装置では、ＩＣチップ周
辺、すなわちスクライブ領域が、水分や不純物のバリア
効果が大きく機械強度に優れた金属、金属シリサイド、
または金属の窒化物の側壁で囲まれている。さらに、Ｔ
ｉＳｉ2を形成した場合には金属側壁とＳｉ基板の密着
性が高く、界面のバリア性が特に優れている。さらに、
吸湿性の高いＢＰＳＧやＳＯＧが用いられる絶縁膜１２
と直接接触する金属は腐食しにくいシリサイドやＷのた
めＡｌ１６の腐食が回避できる。また、Ｓｉ3Ｎ4保護膜
の段差も緩和されている。
辺、すなわちスクライブ領域が、水分や不純物のバリア
効果が大きく機械強度に優れた金属、金属シリサイド、
または金属の窒化物の側壁で囲まれている。さらに、Ｔ
ｉＳｉ2を形成した場合には金属側壁とＳｉ基板の密着
性が高く、界面のバリア性が特に優れている。さらに、
吸湿性の高いＢＰＳＧやＳＯＧが用いられる絶縁膜１２
と直接接触する金属は腐食しにくいシリサイドやＷのた
めＡｌ１６の腐食が回避できる。また、Ｓｉ3Ｎ4保護膜
の段差も緩和されている。
【００１７】
【発明の効果】本発明による半導体装置では、外部から
保護膜の薄い部分や界面を通って水分や不純物が進入し
ない。このため、水分や不純物進入によるデバイス特性
の劣化やＡｌ腐食による断線不良を回避できる。また、
スクライブ領域にあるハンド体を構成する膜の側壁が、
機械強度に優れた金属、金属シリサイド、または金属の
窒化物の側壁で囲まれているため、樹脂ストレスによる
ＩＣの故障も回避できる。
保護膜の薄い部分や界面を通って水分や不純物が進入し
ない。このため、水分や不純物進入によるデバイス特性
の劣化やＡｌ腐食による断線不良を回避できる。また、
スクライブ領域にあるハンド体を構成する膜の側壁が、
機械強度に優れた金属、金属シリサイド、または金属の
窒化物の側壁で囲まれているため、樹脂ストレスによる
ＩＣの故障も回避できる。
【図１】本発明による半導体装置の構造断面図。
【図２】本発明による半導体装置の構造断面図。
【図３】従来の半導体装置の構造断面図。
１，１１，２１・・・・Ｓｉ基板 ２，１２，２２・・・・層間絶縁膜 ３，１３，２３・・・・Ａｌパッド ４，１５・・・・Ｗ １６・・・・Ａｌ １４・・・・Ｔｉ，ＴｉＮ，ＴｉＳｉ2 ５，１７，２４・・・・Ｓｉ3Ｎ4保護膜 ６，１９，２５・・・・スクライブライン ７，１８，２６・・・・パッド開孔部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/301
Claims (2)
- 【請求項１】 シリコン基板と、 前記シリコン基板の上に形成された絶縁膜であって、ス
クライブライン領域付近まで延在して形成された絶縁膜
と、 前記絶縁膜の端部に形成された側壁物であって、少なく
とも金属又は金属窒化物のうちのいずれか一つを含む側
壁物と、を有する半導体装置であって、 前記シリコン基板と前記金属側壁物との間に金属シリサ
イドが形成されているものであることを特徴とする半導
体装置。 - 【請求項２】 請求項１記載の半導体装置において、さ
らに、前記側壁物の表面に形成された金属層を有するも
のであることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17638692A JP3182891B2 (ja) | 1992-07-03 | 1992-07-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17638692A JP3182891B2 (ja) | 1992-07-03 | 1992-07-03 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001046527A Division JP3541811B2 (ja) | 2001-02-22 | 2001-02-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621218A JPH0621218A (ja) | 1994-01-28 |
| JP3182891B2 true JP3182891B2 (ja) | 2001-07-03 |
Family
ID=16012744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17638692A Expired - Fee Related JP3182891B2 (ja) | 1992-07-03 | 1992-07-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3182891B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545590A (en) * | 1994-08-29 | 1996-08-13 | International Business Machines Corporation | Conductive rie-resistant collars for studs beneath rie-defined wires |
| JP3387083B2 (ja) * | 1999-08-27 | 2003-03-17 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| WO2006129741A1 (en) * | 2005-05-31 | 2006-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5638818B2 (ja) * | 2010-03-15 | 2014-12-10 | セイコーインスツル株式会社 | 半導体装置およびその製造方法 |
-
1992
- 1992-07-03 JP JP17638692A patent/JP3182891B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0621218A (ja) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3354424B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| US6376899B1 (en) | Planar guard ring | |
| JP2003031575A (ja) | 半導体装置及びその製造方法 | |
| JP2007503719A (ja) | ボンドパッドの形成方法 | |
| JP3182891B2 (ja) | 半導体装置 | |
| JPH08321545A (ja) | 配線形成法 | |
| JP3541811B2 (ja) | 半導体装置 | |
| US6982219B2 (en) | Semiconductor device with fuse box and method for fabricating the same | |
| JP2001085683A (ja) | 半導体装置及びその製造方法 | |
| JP3327244B2 (ja) | 半導体装置 | |
| JPH0621217A (ja) | 半導体装置とその製造方法 | |
| US6806208B2 (en) | Semiconductor device structured to prevent oxide damage during HDP CVD | |
| US7163884B2 (en) | Semiconductor device and fabrication method thereof | |
| JP3056689B2 (ja) | 半導体装置及びその製造方法 | |
| JP3534589B2 (ja) | 多層配線装置及びその製造方法 | |
| JPH08330310A (ja) | 半導体装置 | |
| JPH08330417A (ja) | 半導体装置の製造方法 | |
| JP3498619B2 (ja) | 半導体装置とその製法 | |
| JP3342359B2 (ja) | 半導体装置の製造方法 | |
| JP2760061B2 (ja) | 半導体装置の製造方法 | |
| KR19990069370A (ko) | 반도체 소자의 배선형성방법 | |
| JP4047419B2 (ja) | 半導体装置およびその製造方法 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| JP3820696B2 (ja) | 半導体集積回路及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |