JP2007503719A - ボンドパッドの形成方法 - Google Patents

ボンドパッドの形成方法 Download PDF

Info

Publication number
JP2007503719A
JP2007503719A JP2006524655A JP2006524655A JP2007503719A JP 2007503719 A JP2007503719 A JP 2007503719A JP 2006524655 A JP2006524655 A JP 2006524655A JP 2006524655 A JP2006524655 A JP 2006524655A JP 2007503719 A JP2007503719 A JP 2007503719A
Authority
JP
Japan
Prior art keywords
layer
bond pad
forming
polyimide
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006524655A
Other languages
English (en)
Inventor
エス． ロシュ、トーマス
セー． アスキエリ、ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2007503719A publication Critical patent/JP2007503719A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Wire Bonding (AREA)

Abstract

パッシベーション層（６８）及びポリイミド層（７２）の下層には、ボンドパッド層（６２）を覆うように最上層（６４）が形成される。パッシベーション層（６８）及びポリイミド層（７２）の内部には、開口部（７０，７４）の形成時にボンドパッド層（６２）を保護する最上層（６４）を露出させるように、開口部（７０，７４）が形成される。一実施形態において、露出した最上層（６４）は、過酸化水素及び水酸化アンモニウム等のアミンを用いて選択的にエッチングされる。この化学系は、ボンドパッド層（６２）に攻撃を加えないため、ボンドパッド層の薄化が回避される。従って、ボンドパッドの信頼性が維持される。

Description

本発明は、半導体装置に係り、詳しくは、ボンドパッドに関する。
ボンドパッドは、半導体ダイを実装用端子配線に電気的に接続するために用いられる。実装用端子配線として、リード、ボール、リードレス、それらの組合せなどが挙げられる。半導体ダイと実装用端子配線との間で送信される信号の信頼性は重要である。その大部分が、ボンドパッドの構造により決定される。
現在、半導体分野では、アルミニウムボンドパッドが多用されている。一般に、半導体ダイの製造方法では、約６０００Åのアルミニウムの金属層が成膜されて、最終的な金属線としてパターニングされる。その金属層を覆うようにパッシベーション層が形成されて、パターニングされる。パッシベーション層のパターニングの際、アルミニウムボンドパッドの厚さが非常に薄くなることがある。その結果、金属層が薄くなりすぎてしまい（約１０００〜２０００Å）、電気的な信頼性を十分に得ることができなくなる。
一例として、アルミニウムボンドパッド上にＴｉＮ層を形成して、加工時のアルミニウムの薄化を防止する方法が提案されている。しかしながら、アルミニウムボンドパッドを実装用端子配線に電気的に接続するため、ＴｉＮ層は、ボンディングを行う前に除去しなければならない。しかしながら、現行のＴｉＮドライエッチング法は、下地層である金属層に攻撃を加える。従って、ＴｉＮ層を除去する際に金属層が薄くなり、信頼性が十分に得られなくなる。従って、金属層を薄化させることなく、半導体ダイと実装用端子配線との間の信頼性を向上させる方法が求められている。
以下、本発明を例を挙げて説明するが、本発明は、添付の図面によって限定されない。また、図中、類似の参照符号は、同様の構成要素を示す。
図中の構成要素が、簡潔さ及び明瞭さのため、必ずしも実寸に従い図示されていないことは、当業者にとって明らかである。例えば、本発明の実施形態の理解を一層深めるために、図中の構成要素についてその寸法は、他の構成要素と比べて誇張されている。
一実施形態では、水素、酸素、及び窒素を含む化学系を用いることによって、好ましくはアルミニウムを含む下地層のボンドパッド層をエッチングすることなく、ＴｉＮ層がエッチングされる。その化学系として、過酸化水素や、水酸化アンモニウムなどのアミンが挙げられる。この化学系は、ボンドパッド層に攻撃を加えないことから、ボンドパッド層の薄化が回避されて、それにより、ボンドパッドの信頼性が維持される。ボンドパッド層の厚さの制御性を向上させることに加え、作業屑の低減、コスト削減、サイクル時間の増加、及び顧客要求を満たす可能性などの利点が得られる。方法を説明した後、これら利点についての理解を更に深めることができる。従って、以下の図と説明とには、より詳細に記載されている。
図１は、本発明の一実施形態に係るボンドパッドの形成方法を示すフロー５である。図１のフロー５を説明するに際し、図２〜図６について適宜言及する。フロー５の第１ステップは、半導体基板５２を提供するステップ（ステップ９）であり、図２〜図６において別の処理の後に示される。半導体基板として、単結晶シリコン、ヒ化ガリウム、シリコン・オン・インシュレータ（ＳＯＩ）、又はそれらの組合せなどが挙げられる。図示しないが、半導体基板は、当業者には周知のトランジスタ、金属層などの各種構造体を備えてもよい。本実施形態において、半導体基板の露出層は、アルミニウム、銅などの金属層である。
化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、原子層堆積法（ＡＬＤ）、又はそれらの組合せによって、半導体基板１２上には、誘電体層５４（別の処理後、図２〜６にも示される）が形成される（ステップ１１）。誘電体層５４は、金属の領域と層とを絶縁する層間絶縁膜（ＩＭＤ）である。従って、誘電体層５４は、それに続いて形成される導電層から半導体基板の露出層（図示せず）を絶縁するように形成される。一般に、誘電体層５４は二酸化ケイ素（ＳｉＯ２）であるが、低誘電率（ｌｏｗ−ｋ）材料などの誘電体材料であってもよい。（ｌｏｗ−ｋ材料は、二酸化ケイ素よりも誘電率の低い材料）。
誘電体層５４を形成するステップ（ステップ１１）の後、図２に部分的に示される半導体装置５０の形成工程の一部として、誘電体層５３上には、層の積層体５６が形成される（ステップ１２）。その積層体５６は最上層６４を備え、それはボンドパッド（金属）層６２上に形成される。好ましい実施形態において、最上層６４は、アルミニウムを含むボンドパッド（金属）層６２を覆うＴｉＮである。ＴｉＮは、少なくとも約８００Åの厚さに成膜され、アルミニウムは、約６０００Åの厚さを有している。一実施形態において、第１及び第２のバリア層５８，６０は、ボンドパッド層６２の下層に形成される。好ましい実施形態において、第１のバリア層５８は、約２００Åの厚さを有するＴｉであり、第２のバリア層は、約６００Åの厚さを有するＴｉＮである。
図３に示すように、積層体５６を形成した後、フォトレジスト層６６を成膜してパターニングし、更に、積層体５６をエッチングして同積層体５６がパターニングされる（ステップ１４）。一実施形態において、塩素を含む化学エッチング（又は、より詳しくは、ＢＣｌ３、Ｃｌ２，及びアルゴン）を用いて、ＴｉＮ及びＴｉの層を含む積層体５６がエッチングされる。
積層体５６をエッチングした後、第１のクリーニング工程（後処理としての金属エッチングクリーニング）が行われ（ステップ１６）、エッチング工程から残存し得る全ての粒子が除去される。図１に示すように、第１のクリーニング工程後、アッシング工程を経てフォトレジストがその場で除去される。アッシングは、半導体装置５０を酸素（Ｏ２）プラズマ雰囲気に晒すことによって実施される。好ましくは、クリーニングは湿式工程である。上記の工程の最中に、最上層６４の一部が除去されるため、ＴｉＮは、少なくとも約８００Åに成膜されることが好ましい。一般に、エッチング工程によって、約１００〜２００ÅのＴｉＮが除去される。従って、少なくとも約６００〜７００Åの厚さを残存させることが望ましい。その理由としては、後に用いられる水酸化テトラメチルアンモニウム（ＴＭＡＨ）が最上層６４にピンホールを形成することがあり、最上層６４として存在するＴｉＮの厚さが約６００〜７００Åよりも薄い場合に、下地層であるボンドパッド層６２にＴＭＡＨが攻撃を加える虞があるためである。
次に、半導体基板５２を含む半導体装置５０を焼結し（ステップ２０）、エッチング工程により発生する全ての残留電荷をアニーリングする。
焼結（ステップ２０）を行った後、図１に示すように、半導体装置５０上には、パッシベーション層６８が形成される（ステップ２２）。パッシベーション層６８は、粒子、掻き傷、及び水分から下地層を保護する保護コーティングである。パッシベーション層６８は、窒化ケイ素、リンケイ酸ガラス（ＰＳＧ）、又はＣＶＤ、ＰＶＤ、ＡＬＤやそれらの組合せにより形成される他の好適な材料であってもよい。
次に、図４に示すように、積層体の最上層６４を除去せずにパッシベーション層６８をパターニング（ステップ２４）することにより、側壁及び底部を有する第１の開口部７０が形成される。すなわち、パッシベーション層６８の一部を除去するパターニング工程は、最上層６４に対して選択的である。当業者にとって周知のドライエッチング工程を用いて、第１の開口部７０を形成することが一般的である。第１の開口部７０は、処理完了後にボンドパッドが露出される位置となる。一般に、第１の開口部７０は、半導体装置５０の縁部付近に配置されるが、半導体装置５０上であればいずれの場所に設けてもよい。エッチング工程から残存する全ての粒子を除去するため、図１に示すような第２のクリーニング工程が行われる（ステップ２８）。
第１の開口部７０を形成した後、半導体基板５２を含む半導体装置５０を覆うようにポリイミド層７２が形成される（ステップ３０）。図５に示すように、ポリイミド層７２がパターニングされ（ステップ３２）、第２の開口部７４の底部からポリイミド層の一部が除去されて、最上層６４の一部が露出される（第２の開口部７４は第１の開口部７２と同心）。しかしながら、第２の開口部７２の側壁には、ポリイミドが部分的に残存している。第２の開口部の底部からポリイミド層７２を除去するため、異方性エッチングが行われる。ポリイミド層７２は、それぞれ非感光性及び感光性であるポジ型やネガ型のポリイミドのいずれかを用いてパターニングされる。ネガ型ポリイミドを用いる場合、ＵＶ（紫外）線で露光される部分が残存し、露光されない部分が除去されたり、又は消去されたりする。一方、ポジ型ポリイミドを用いる場合、ＵＶ光で露光される部分が除去され、露光されない部分が残存する。使用されるポリイミドの種類とは無関係に、ＴＭＡＨによって、ポリイミド層の不要な部分が除去される。従って、ネガ型ポリイミドを用いる場合、ＴＭＡＨを用いて非露光部分が除去され、また、ポジ型ポリイミドを用いる場合、ＴＭＡＨを用いて露光領域が除去される（ＴＭＡＨはレジスト及びポリイミドの両方を除去する）。
図１に示すように、ボンドパッド層６２及びポリイミド７２をほとんど除去せずに、第２の開口部から最上層６４の露出部分を除去して（ステップ３４）、第３の開口部７６が形成される（第３の開口部７６は第１及び第２の開口部７０，７４と同心）。言い換えれば、最上層６４は、ボンドパッド層６２及びポリイミド７２に対して選択的にエッチングされる。その除去工程は湿式除去であり、液体化学系を用いて、好ましくはＴｉＮである最上層６４が選択的に除去される。つまり、プラズマは存在しない。
過酸化水素（Ｈ２Ｏ２）と水酸化アンモニウム（ＮＨ４ＯＨ）との割合が２０：１〜１００：１である化学系を使用することが好ましい。過酸化水素は、好ましくはアルミニウムであるボンドパッド層６２の表面に攻撃を加えない。水酸化アンモニウムはＯＨイオンを制御する。水酸化アンモニウムが多量に存在するほど、最上層６４が速くエッチングされ、それにより、処理のサイクル時間を増加させる。従って、比率が２０：１である場合の方が、比率が１００：１である場合よりもエッチング速度は速くなる。それとは別に、水酸化アンモニウムに代えてアミンを使用することもできる。さらに、過酸化水素を１００％にして用いてもよいが、その場合、エッチング速度は非常に遅くなる。
また、エッチング時間は、最上層６４の厚さに応じて設定される。例えば、温度が５０℃であり、濃度が１００：１である場合、６００Åの厚さの最上層６４を最後までエッチングするための所要時間は約１０分である。
こうしたエッチングは、好ましくは、約２０〜６０℃で行われ、より好ましくは、４０〜６０℃の温度で行われる。６０℃よりも高い温度では、下地のボンドパッド層６０が必要のない攻撃を受ける可能性が非常に高い。
最上層６４を除去（ステップ３４）した後、データを収集して（ステップ３６）、残存する最上層６４の厚さを求める。一実施形態では、メタパルス装置が使用されるが、他の方法や装置などを使用してもよい。データ収集は、任意的であり、必要に応じて、製法の遂行を監視するために使用してもよい。データ収集を行わなければ、製造コストは節減され、かつサイクル時間は増加する。
本明細書で説明した製法を用いる別の利点として、接合性試験を必要としないレベルにまで信頼性を向上させることが挙げられる。フローにおいて工程が一つ省略されることは、サイクル時間及びコストが節減される点で望ましい。
半導体チップを購入する顧客は、信頼性に影響を与えるボンドパッド層の厚さについて要求を持っている。一般に、自動車の顧客は、多くの半導体チップが車載エンジン付近等の高温環境下に配置されるため、信頼性に関する厳しい要求を持っている（環境温度が高いほど信頼性の要求が増大）。本明細書に記載される製法を用いてボンドパッドを形成すれば、ボンドパッド層の作製後の厚さは、自動車の厳しい要求を満たすことができる。
ポリイミド層が正しく形成されなかったり、その形成直後に現像／パターニングが行われない場合、それを除去して再形成しなければならない場合がある。そのような工程は、ポリイミド層が繰り返し形成されることから、再形成と称されている。ポリイミド層の形成時に最上層がボンドパッド層を保護することから、ボンドパッド層を露出させずにポリイミドが除去されて再成膜される。従って、ボンドパッド層の薄化が抑止される。すなわち、最上層を存在させることで、ポリイミドの再形成により次に形成されるボンドパッドの信頼性を低下させないようにすることができる。さらに、ポリイミド再形成が行われることで、作業屑が削減される。
最上層を除去する際にボンドパッド層がエッチングされないため、ボンドパッド層の浄化を他の工程から削減することができる。さらに、ボンドパッド層は、信頼性を低下させるパッシベーション層下部のアンダーカットをほとんど受けなくなる。さらに、本明細書に記載される製法によって、ボンドパッド層の厚さの制御が可能となり、安定的な製法となり、ボンドパッドが侵食されなくなる。
以上の明細書において、具体的な実施形態を参照して本発明を説明してきた。しかしながら、添付の特許請求の範囲に記載される本発明の技術的範囲から逸脱することなく、種々の修正や変更が行われることは、当業者にとって明らかである。例えば、列記した材料及び厚さは必須ではない。さらに、１つのボンドパッドについて議論したが、半導体装置の製造に際し複数のボンドパッドをあらゆるパターンで形成してもよいことは、当業者にとって明らかである。従って、明細書及び図面は、厳密な意味ではなく例示的なものと見なすべきであり、そのような修正はいずれも、本発明の技術的範囲に包まれる。
さらに、説明及び特許請求の範囲中の前、後、頂、底、上、下等の用語は、説明を目的として用いられ、必ずしも恒久的な、かつ相対的な位置を説明するためのものではない。そうした用語が適切な条件の下では互換性を有し、本明細書に記載される本発明の実施形態は、例えば、本明細書に図示されるか、或いは他の方法で説明されるもの以外の配置で実行されることも明らかである。
以上、具体的な実施形態に関して、利点、他の長所、問題解決法について説明してきた。しかしながら、その利点、長所、問題解決法、ならびに利点、長所もしくは解決法を生じさせたり、より顕著なものとする要素は、いずれの請求項についても必須、必要、又は本質的な特徴や構成要素と解釈すべきではない。本明細書で使用される場合、「含む」、「包含」という用語やそれらの他の変形表現は、非排他的包含を網羅するものであるため、列挙された構成要素を含む工程、方法、物品、又は装置は、それらの構成要素のみを含むものではない。また、明確に列挙されず、そのような工程、方法、物品、又は装置に固有ではない他の構成要素を含めてもよい。本明細書に使用される「一つの」または「１個の」という用語は、１以上と定義される。本明細書に使用される複数という用語は、２以上と定義される。本明細書に使用される別のという用語は、少なくとも第２の、又はそれより上のものと定義される。本明細書に使用される連結という用語は接続されているものと定義される。ただし、必ずしも直接とは限らず、機械的にとも限らない。
本発明の一実施形態に係るボンドパッドの形成方法を示す工程フロー図。 本発明の一実施形態に係る半導体装置の部分断面図。 各層をエッチングした後の図２の半導体装置を示す図。 パッシベーション層を形成してパターニングした後の図３の半導体装置を示す図。 ポリイミド層の形成してパターニングした後の図４の半導体装置を示す図。 保護層の一部を除去してボンドパッド構造体を形成した後の図５の半導体装置を示す図。

Claims (10)

  1. ボンドパッドの形成方法であって、
    半導体基板を提供するステップ、
    前記半導体基板上にボンドパッド層（６２）を形成するステップ、
    前記ボンドパッド層上に保護層（６４）を形成するステップ、及び
    過酸化水素及びアミンを含む化学エッチングを用いて前記保護層の一部を除去するステップ
    を備える方法。
  2. 請求項１記載の方法において、
    前記アミンが水酸化アンモニウムである方法。
  3. 請求項１記載の方法において、
    前記過酸化水素とアミンとの比率が２０：１〜１００：１の範囲に設定される方法。
  4. 請求項１記載の方法において、
    前記保護層上にポリイミド層（７２）を形成するステップ、及び
    前記ポリイミド層（７２）をパターニングして開口部を形成するステップ、
    を更に備え、
    前記保護層の一部を除去するステップは、前記ポリイミド層をパターニングした後に行われると共に、その除去は、前記ボンドパッド層及び前記ポリイミド層に対して選択的である方法。
  5. ボンドパッドの形成方法であって、
    半導体基板を提供するステップ、
    前記半導体基板上にボンドパッド層（６２）を形成するステップ、
    前記ボンドパッド層上に保護層（６４）を形成するステップ、及び
    水素、酸素、及び窒素を含む化学エッチングを用いて前記保護層の一部を除去するステップ、
    を備える方法。
  6. 請求項５記載の方法において、
    前記化学エッチングが過酸化水素及びアミンを含む方法。
  7. 請求項６記載の方法において、
    前記過酸化水素とアミンとの比率が２０：１〜１００：１の範囲に設定される方法。
  8. 請求項５記載の方法において、
    前記保護層上にポリイミド層（７２）を形成するステップ、
    前記ポリイミド層（７２）をパターニングして開口部を形成するステップ、
    を更に備え、
    前記保護層の一部を除去するステップは、前記ボンドパッド層及び前記ポリイミド層の大部分を除去しないように前記保護層の一部を選択的に除去することによって行われる方法。
  9. ボンドパッドの形成方法であって、
    半導体基板を提供するステップ、
    前記半導体基板上にボンドパッド層（６２）を形成するステップ、
    前記ボンドパッド層上に保護層（６４）を形成するステップ、
    前記ボンドパッド層及び前記保護層をパターニングして積層体を形成するステップ、
    前記半導体基板上にパッシベーション層（６８）を形成するステップ、
    前記パッシベーション層（６８）をパターニングして前記積層体の一部を覆うように第１の開口部を形成するステップ、
    前記パッシベーション層をパターニングした後に、前記半導体基板を覆うと共に、前記第１の開口部の底部及び側壁に沿うようにポリイミド層（７２）を形成するステップ、
    前記ポリイミド層（７２）をパターニングして前記積層体上に第２の開口部を形成するステップであって、前記第２の開口部が前記第１の開口部と同心であり、かつ前記保護層の一部を露出させるステップ、
    水素、酸素、及び窒素を含む化学系を用いて前記第２の開口部から前記保護層の前記露出部分を選択的に除去するステップ、
    を備える方法。
  10. 請求項９記載の方法において、
    前記化学エッチングが過酸化水素及びアミンを含む方法。
JP2006524655A 2003-08-26 2004-07-16 ボンドパッドの形成方法 Pending JP2007503719A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/649,426 US6924172B2 (en) 2003-08-26 2003-08-26 Method of forming a bond pad
PCT/US2004/022894 WO2005024902A2 (en) 2003-08-26 2004-07-16 Method of forming a bond pad

Publications (1)

Publication Number Publication Date
JP2007503719A true JP2007503719A (ja) 2007-02-22

Family

ID=34216943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006524655A Pending JP2007503719A (ja) 2003-08-26 2004-07-16 ボンドパッドの形成方法

Country Status (7)

Country Link
US (1) US6924172B2 (ja)
EP (1) EP1665359A2 (ja)
JP (1) JP2007503719A (ja)
KR (1) KR20060079844A (ja)
CN (1) CN1842905A (ja)
TW (1) TW200509272A (ja)
WO (1) WO2005024902A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010490A (ja) * 2008-06-27 2010-01-14 Jsr Corp 絶縁性被膜を有する構造体及びその製造方法、樹脂組成物並びに電子部品
JP2017028270A (ja) * 2015-07-20 2017-02-02 ウルトラテック インク 電極系デバイス用のａｌｄ処理のためのマスキング方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7316971B2 (en) 2004-09-14 2008-01-08 International Business Machines Corporation Wire bond pads
WO2006134643A1 (ja) * 2005-06-14 2006-12-21 Renesas Technology Corp. 半導体装置及びその製造方法
US7875546B1 (en) * 2006-09-01 2011-01-25 National Semiconductor Corporation System and method for preventing metal corrosion on bond pads
US7566648B2 (en) * 2007-04-22 2009-07-28 Freescale Semiconductor Inc. Method of making solder pad
US8236703B2 (en) * 2007-09-12 2012-08-07 Texas Instruments Incorporated Methods for removing contaminants from aluminum-comprising bond pads and integrated circuits therefrom
US9269678B2 (en) * 2012-10-25 2016-02-23 United Microelectronics Corp. Bond pad structure and method of manufacturing the same
CN103996650B (zh) * 2013-02-17 2017-07-07 无锡华润上华科技有限公司 光刻并刻蚀引线孔的方法
CN103996626B (zh) * 2013-02-17 2017-07-07 无锡华润上华科技有限公司 引线孔的返工方法
JP6254459B2 (ja) * 2014-02-27 2017-12-27 東京エレクトロン株式会社 重合膜の耐薬品性改善方法、重合膜の成膜方法、成膜装置、および電子製品の製造方法
CN105977177A (zh) * 2016-05-11 2016-09-28 上海华虹宏力半导体制造有限公司 解决半导体测试失败的半导体结构以及半导体测试方法
JP6872991B2 (ja) * 2017-06-29 2021-05-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10964653B2 (en) * 2017-09-28 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a semiconductor device comprising top conductive pads
US11244914B2 (en) * 2020-05-05 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad with enhanced reliability

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200910B1 (en) * 1996-06-25 2001-03-13 Texas Instruments Incorporated Selective titanium nitride strip
JP4564113B2 (ja) * 1998-11-30 2010-10-20 株式会社東芝 微粒子膜形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010490A (ja) * 2008-06-27 2010-01-14 Jsr Corp 絶縁性被膜を有する構造体及びその製造方法、樹脂組成物並びに電子部品
JP2017028270A (ja) * 2015-07-20 2017-02-02 ウルトラテック インク 電極系デバイス用のａｌｄ処理のためのマスキング方法

Also Published As

Publication number Publication date
KR20060079844A (ko) 2006-07-06
TW200509272A (en) 2005-03-01
EP1665359A2 (en) 2006-06-07
WO2005024902A3 (en) 2005-07-28
WO2005024902A2 (en) 2005-03-17
CN1842905A (zh) 2006-10-04
US6924172B2 (en) 2005-08-02
US20050048755A1 (en) 2005-03-03

Similar Documents

Publication Publication Date Title
JP3300643B2 (ja) 半導体装置の製造方法
US5470793A (en) Method of via formation for the multilevel interconnect integrated circuits
JP4347637B2 (ja) トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置
US6951781B2 (en) Semiconductor device and method of manufacturing the same
JP2007503719A (ja) ボンドパッドの形成方法
CN101295666A (zh) 半导体器件的制造方法
US20090236748A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US9059110B2 (en) Reduction of fluorine contamination of bond pads of semiconductor devices
JP3866710B2 (ja) 半導体ウェーハ及びそのダイシング方法
US8236703B2 (en) Methods for removing contaminants from aluminum-comprising bond pads and integrated circuits therefrom
JP2002367956A (ja) 半導体装置の電極パッド及びその製造方法
US20050191767A1 (en) Focused ion beam circuit repair using a hardmask and wet chemistry
US7163884B2 (en) Semiconductor device and fabrication method thereof
US6096579A (en) Method for controlling the thickness of a passivation layer on a semiconductor device
JPH07235541A (ja) 半導体装置及びその製造方法
JP2008311586A (ja) アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置
KR100835428B1 (ko) 퓨즈를 갖는 반도체 소자의 제조 방법
KR100850082B1 (ko) 반도체 소자 제조시 본딩 패드 형성 방법
JP2770398B2 (ja) コンタクトホールの形成方法
KR20080061168A (ko) 반도체 소자의 금속 배선 형성 방법
JP4379245B2 (ja) 半導体装置の製造方法
US20060063365A1 (en) Aluminum cap for reducing scratch and wire-bond bridging of bond pads
KR100618794B1 (ko) 반도체소자의 콘택홀 형성방법
JP2007027600A (ja) 半導体装置の製造方法及び半導体装置
JP2004342668A (ja) 半導体装置の受動素子及びその製造方法