JP2008311586A - アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置 - Google Patents

アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置 Download PDF

Info

Publication number
JP2008311586A
JP2008311586A JP2007160356A JP2007160356A JP2008311586A JP 2008311586 A JP2008311586 A JP 2008311586A JP 2007160356 A JP2007160356 A JP 2007160356A JP 2007160356 A JP2007160356 A JP 2007160356A JP 2008311586 A JP2008311586 A JP 2008311586A
Authority
JP
Japan
Prior art keywords
protective film
alumina protective
wiring
opening
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007160356A
Other languages
English (en)
Inventor
Toshio Wada
俊男 和田
Ryuhei Goto
隆平 後藤
Makoto Asai
誠 浅井
Kazutoshi Wakao
和年 若尾
Isamu Kimura
勇 木村
Daisuke Shoshihara
大輔 所司原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2007160356A priority Critical patent/JP2008311586A/ja
Publication of JP2008311586A publication Critical patent/JP2008311586A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】アルミ配線上に比較的厚みの大きなアルミナ保護膜を形成して耐腐食性やヒロック防止能を向上させつつ、アルミナ保護膜を部分的に開口してアルミ配線への電気的接続を確実に行う。
【解決手段】下層アルミ配線３３の表面に部分的にレジストを形成し、前記配線３３の上にアルミナ保護膜３５を選択的に成長させ、開口部３６を持ったアルミナ保護膜３５を形成する。上記レジストの除去後、前記保護膜３５及び前記配線３３の露出部分の上に層間絶縁膜３７を形成し、アルミナ保護膜３５の開口部３６の上方で層間絶縁膜３７をエッチングしアルミナ保護膜３５の開口部３６に至るスルーホール３９ｂを形成する。スルーホール３９ｂ内と層間絶縁膜３７上面に配線用アルミ材料を堆積させ層間アルミ配線４０と上層アルミ配線４１を形成し、層間アルミ配線４０によって層間絶縁膜３７の下の下層アルミ配線３３と層間絶縁膜３７の上面の上層アルミ配線４１を接続する。
【選択図】図７

Description

本発明は、アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置に関する。具体的に言えば、本発明は半導体装置においてアルミ配線を被覆しているアルミナ保護膜に配線用の開口部をあけるための方法および当該方法によって製造された半導体装置に関する。
半導体装置の微細配線には、アルミ（Ａｌ）配線が一般に用いられている。半導体装置は、その製造工程や組立工程において種々の熱処理を受けることがあり、このような温度では、アルミ配線の表面にヒロック（突起）や陥没が発生し易い。アルミ配線の表面にヒロック等が発生すると、その上に形成される保護膜にクラックが生じたり、ヒロックが隣接する配線に延びると配線間でショートを発生させたりして配線不良を生じる。また、保護膜にクラックが生じると、そこから腐食物質が侵入してアルミ配線を腐食させ、アルミ配線の腐食は断線の原因となる。
そのため、従来より、ヒロックやアルミ腐食を防止するため、熱湯処理によりアルミナ（Ａｌ２Ｏ３）保護膜をアルミ配線の表面に形成している。こうしてアルミ配線の表面にアルミナ保護膜を形成した場合には、アルミ配線にワイヤーボンディングもしくは層間配線を行うために、表面のアルミナ保護膜を部分的に開口する必要がある。
（特許文献１）
アルミナ保護膜を開口するプロセスとしては、例えば特開平５−１５２４４４号公報（特許文献１）に開示されたものがある。特許文献１により開示されたプロセスを図１及び図２に示す。このアルミナ保護膜開口プロセスでは、図１（ａ）に示すように、表面を絶縁膜１２で覆われた基板１１の上に下層アルミ配線１３を形成した後、この基板１１を約１００℃の純水に浸して熱湯処理を行う。約５分間の熱湯処理により、下層アルミ配線１３の表面には図１（ｂ）のような５００〜１,０００Åのアルミナ保護膜１４が生成する。
この後、図１（ｃ）に示すように、アルミナ保護膜１４及び絶縁膜１２の表面に層間絶縁膜１５を形成する。さらに、図１（ｄ）に示すように、層間絶縁膜１５の上にレジスト膜１６を形成し、フォトリソグラフィ技術を用いて下層アルミ配線１３の上方でレジスト膜１６にスルーホール１７ａを開口する。ついで、レジスト膜１６のスルーホール１７ａを通して層間絶縁膜１５をエッチングし、図２（ａ）に示すように、層間絶縁膜１５にもスルーホール１７ｂを開口する。
こうしてスルーホール１７ｂ内にアルミナ保護膜１４が露出したら、スルーホール１７ａ、１７ｂから浸入させたウエットエッチャントをアルミナ保護膜１４に接触させ、図２（ｂ）に示すように、アルミナ保護膜１４を部分的に除去して開口部１７ｃを形成する。ついで、図２（ｃ）に示すように、レジスト膜１６を剥離させた後、層間絶縁膜１５の上から配線用アルミ材料を堆積させると共にフォトエッチングを用い、図２（ｄ）に示すように、スルーホール１７ｂ及び開口部１７ｃ内で下層アルミ配線１３の上に層間アルミ配線１８を形成すると共に層間絶縁膜１５の上面に上層アルミ配線１９を形成する。
しかしながら、特許文献１に開示されたプロセスでは、つぎのような欠点がある。スルーホール１７ａ、１７ｂを通してアルミナ保護膜１４を部分的にエッチング除去する工程では、層間絶縁膜１５とアルミナ保護膜１４とで材質の違いからエッチングレートが異なり、また層間絶縁膜１５とアルミナ保護膜１４の界面や下層アルミ配線１３とアルミナ保護膜１４の界面がエッチングに対して弱いことから、図２（ｂ）に示したように、アルミナ保護膜１４がオーバーエッチングとなりやすい。そのため、開口部１７ｃが広くなって層間絶縁膜１５がオーバーハング形状となりやすい。この層間絶縁膜１５に配線用アルミ材料を堆積させると、庇のように突出した層間絶縁膜１５のオーバーハング形状のために開口部１７ｃが陰になり、層間アルミ配線１８と上層アルミ配線１９との間で断線が生じる場合があった（図２（ｄ）参照）。
下層アルミ配線１３のヒロック等を防止するためにはアルミナ保護膜１４の膜厚が厚いことが望ましいが、アルミナ保護膜１４の膜厚が厚いほど、層間アルミ配線１８と上層アルミ配線１９の間の断線（以下、簡単にアルミ配線の断線という。）は顕著となる。反対に、アルミナ保護膜１４の膜厚が薄いと、アルミ配線の断線が起こりにくくなるが、アルミナ保護膜１４の膜厚が薄いとアルミナ保護膜１４の膜厚均一性が不十分になるので、下層アルミ配線１３の表面をカバーできない領域が発生し、ヒロック防止の効果が小さくなる。
特に、アルミナ保護膜１４の膜厚が１,０００Å以上であると、アルミナ保護膜１４のオーバーエッチング領域が大きくなるので、層間絶縁膜１５のオーバーハング形状が顕著となり、アルミ配線の断線が発生する危険性がかなり高くなる。また、アルミナ保護膜１４の膜厚が１,０００Å以下であると、アルミナ保護膜１４で下層アルミ配線１３を確実に覆うことができず、ヒロックを防止することができなくなる。
また、下層アルミ配線を保護するためにはアルミナ保護膜が緻密であることが望ましいが、アルミナ保護膜が緻密であると通常のスルーホールエッチング工程では除去が難しくなる。緻密なアルミナ保護膜を除去するためには、ガス処理によるドライエッチングやエッチャント液によるウェットエッチングで強いエッチングを行なう必要があるが、このような強いエッチングを行うと、アルミナ保護膜１４のサイドエッチが進んで層間絶縁膜１５がオーバーハング形状となりやすく、アルミ配線の断線が起きやすくなる。また、強いエッチングを行うと、アルミナ保護膜１４の開口部１７ｃから露出した下層アルミ配線１３にエッチングダメージを与えやすくなる。よって、アルミナ保護膜１４を緻密にすることができず、アルミ配線の保護が不十分となる。
よって、特許文献１に開示されているプロセスでは、アルミ配線をアルミナ保護膜で十分に覆うことによって耐腐食性やヒロック防止効果の向上を図りつつ、アルミナ保護膜の部分的開口を通じてアルミ配線の電気的接続を高い信頼性でもって行うことができなかった。
（特許文献２）
特開昭６２−６５３３８号公報（特許文献２）に開示されたアルミナ保護膜開口プロセスを図３及び図４に示す。このアルミナ保護膜開口プロセスでは、図３（ａ）に示すように、表面を絶縁膜１２で覆われた基板１１の上に下層アルミ配線１３を形成した後、図３（ｂ）に示すように、シリサイド堆積とフォトリソグラフィ技術を用いて、下層アルミ配線１３の上面の一部にシリサイド膜２０を選択的に形成する。
この後、基板１１を５０〜１００℃の熱水に浸して熱湯処理を行い、図３（ｃ）に示すように、下層アルミ配線１３表面のシリサイド膜２０がない領域にアルミナ保護膜１４を成長させる。このシリサイド膜２０は、後の工程で形成するスルーホールのコンタクト孔として使用するものである。
ついで、図３（ｄ）に示すように、アルミナ保護膜１４、シリサイド膜２０及び絶縁膜１２の表面に層間絶縁膜１５を形成する。さらに、図４（ａ）に示すように、層間絶縁膜１５の上にレジスト膜１６を形成し、フォトリソグラフィ技術を用いてシリサイド膜２０上方でレジスト膜１６にスルーホール１７ａを開口する。さらに、レジスト膜１６のスルーホール１７ａを通して層間絶縁膜１５をエッチングし、図４（ｂ）に示すように、層間絶縁膜１５にもスルーホール１７ｂを開口し、スルーホール１７ａ、１７ｂ内にシリサイド膜２０を露出させる。
こうしてシリサイド膜２０が露出したら、図４（ｃ）に示すように、レジスト膜１６を剥離させる。そして、層間絶縁膜１５の上から配線用アルミ材料を堆積させると共にフォトエッチングを用い、図４（ｄ）に示すように、スルーホール１７ｂ内でシリサイド膜２０の上に層間アルミ配線１８を形成すると共に層間絶縁膜１５の上面に上層アルミ配線１９を形成する。
しかしながら、特許文献２に記載されたプロセスでは、つぎのような欠点があった。このプロセスでは、スルーホール形成位置に予めシリサイド膜２０を形成するが、スルーホール形成位置に位置合わせして予めシリサイド膜２０を選択的に形成することは非常に困難で、シリサイド膜２０を作製する手間もかかる。また、このプロセスでは、シリサイド膜２０がスルーホール部に残り、下層アルミ配線１３と層間アルミ配線１８をシリサイド膜２０でつなぐようになるので、スルーホール部の抵抗値が高くなり、配線としては使用しづらい。また、ドライエッチングやウェットエッチングでシリサイド膜２０を部分的に形成しようとすると、その部分で下層アルミ配線１３にダメージを与えやすく、アルミ配線の腐食や断線の要因になる。
（特許文献３）
特開昭６３−２７２０４２号公報（特許文献３）には、図５のような半導体装置のアルミパッドにワイヤーボンディングする工程が開示されている。この半導体装置では、図５（ａ）に示すように、アルミパッド２１の上に形成された絶縁膜２２に開口２３が設けられており、絶縁膜２２の開口２３からアルミパッド２１が露出している。この半導体装置のアセンブリ工程においては、図５（ｂ）に示すようにアルミパッド２１の上にボンディングワイヤ２４をボンディングした後、４０〜６０℃の純水にて熱湯処理を行う。熱湯に１０分間浸漬すると、アルミパッド２１に約５００Åのアルミナ保護膜１４が形成され、アルミパッド２１の露出面がアルミナ保護膜１４で覆われて腐食を防止される。
しかし、このようなワイヤーボンディング方法では、ワイヤーボンデング後にアルミナ保護膜１４を形成するので、ボンディングワイヤ２４に悪影響を与えない条件での熱湯処理が必要となり、高温で長時間の処理ができず、緻密なアルミナ保護膜１４や膜厚の大きなアルミナ保護膜１４（５００Å以上）を形成できない。また、このような方法で成膜されたアルミナ保護膜１４では、ボンディングワイヤ２４とアルミナ保護膜１４との界面および絶縁膜２２とアルミナ保護膜１４との界面の密着が不完全または不安定になりやすいため、湿気、可動イオン、腐食物質が内部に侵入する恐れがあり、アルミパッド２１に腐食を発生させる要因となる。
特開平５−１５２４４４号公報 特開昭６２−６５３３８号公報 特開昭６３−２７２０４２号公報
本発明は、このような技術的課題に鑑みてなされたものであって、その目的とするところは、アルミ配線上に任意の厚み、あるいは緻密性の良好なアルミナ保護膜を形成して耐腐食性の向上やヒロック発生の防止を図りつつ、当該アルミナ保護膜を部分的に開口して当該アルミ配線への電気的接続を確実に行えるようにすることにある。
本発明にかかる第１のアルミナ保護膜の配線用開口部形成方法は、アルミ配線の表面に部分的にレジストを形成する工程と、前記レジストを形成した後に、前記アルミ配線の表面にアルミナ保護膜を形成する工程と、前記レジストを除去することによって前記アルミナ保護膜に開口部を形成する工程と、前記アルミナ保護膜及び前記アルミ配線の露出部分の上に絶縁膜を形成する工程と、前記アルミナ保護膜の開口部の上方で前記絶縁膜をエッチングして前記アルミナ保護膜の開口部に至るスルーホールを形成する工程とを有することを特徴としている。
本発明の第１のアルミナ保護膜の配線用開口部形成方法にあっては、アルミナ保護膜にあらかじめ開口部を形成しているので、スルーホール形成時にアルミナ保護膜をエッチングによって除去することなくアルミ配線を露出させることができる。そのため、スルーホール形成時に、アルミ保護膜がオーバーエッチングされたり、絶縁膜がオーバーハング形状となったりすることがなく、層間アルミ配線の信頼性が向上する。また、アルミナ保護膜をエッチングによって除去する必要がないため、アルミナ保護膜を厚く形成することが可能になり、アルミ配線の耐腐食性を向上させ、ヒロック防止効果を向上させることが可能となる。
本発明にかかる第１のアルミナ保護膜の配線用開口部形成方法のある実施態様においては、前記アルミナ保護膜が、前記アルミ配線の表面に沸点未満温度の純水を接触させることにより形成される。かかる実施態様では、沸点未満の沸騰していない純水でアルミナ保護膜を形成しているので、膜厚の安定したアルミナ保護膜を得ることができる。
本発明にかかる第２のアルミナ保護膜の配線用開口部形成方法は、アルミ配線の表面にアルミナ保護膜を形成する工程と、前記アルミナ保護膜を部分的にエッチングして前記アルミナ保護膜に開口部を形成する工程と、前記アルミナ保護膜及び前記アルミ配線の露出部分の上に絶縁膜を形成する工程と、前記アルミナ保護膜の開口部の上方で前記絶縁膜をエッチングして前記アルミナ保護膜の開口部に至るスルーホールを形成する工程とを有することを特徴としている。
本発明の第２のアルミナ保護膜の配線用開口部形成方法にあっては、アルミナ保護膜にあらかじめ開口部を形成しているので、スルーホール形成時にアルミナ保護膜をエッチングによって除去することなくアルミ配線を露出させることができる。そのため、スルーホール形成時に、アルミ保護膜がオーバーエッチングされたり、絶縁膜がオーバーハング形状となったりすることがなく、層間アルミ配線の信頼性が向上する。また、アルミナ保護膜をエッチングによって除去する必要がないため、アルミナ保護膜を厚く形成することが可能になり、アルミ配線の耐腐食性を向上させ、ヒロック防止効果を向上させることが可能となる。
本発明にかかる第１または第２のアルミナ保護膜の配線用開口部形成方法の実施態様においては、前記スルーホールの開口面積が、前記アルミナ保護膜の開口部の開口面積よりも小さくなっている。かかる実施態様によれば、絶縁膜のスルーホールの開口面積がアルミナ保護膜の開口面積より小さくなっているので、スルーホール形成時にアルミナ保護膜がオーバーエッチングされる危険性がより小さくなる。
さらに、この実施態様においては、前記アルミナ保護膜の前記開口部の内周面全体を、前記スルーホール内周面によって覆うことができるので、スルーホール形成時にアルミナ保護膜がオーバーエッチングされる恐れがなくなる。
本発明にかかる第１または第２のアルミナ保護膜の配線用開口部形成方法の別な実施態様においては、前記スルーホール内と前記絶縁膜上面に配線用アルミ材料を堆積させてアルミ配線を形成し、前記スルーホール内のアルミ配線によって前記絶縁膜の下のアルミ配線と前記絶縁膜の上面のアルミ配線とを接続している。かかる構成の場合には、従来方法によるとアルミナ保護膜の膜厚が厚い場合には、スルーホール内のアルミ配線と絶縁膜の上面のアルミ配線との間で断線が起きやすかったが、本発明によれば当該箇所での断線が起きにくくなる。よって、アルミナ保護膜の膜厚を厚くすることができるので、アルミ配線の耐腐食性を向上させ、ヒロック防止効果を向上させることが可能になる。
本発明にかかる第３のアルミナ保護膜の配線用開口部形成方法は、アルミパッドの表面をアルミナ保護膜で被覆する工程と、前記アルミナ保護膜を部分的にエッチングして前記アルミナ保護膜に開口部を形成する工程と、前記開口部を覆うようにしてワイヤを前記アルミパッドにボンディングする工程とを有することを特徴としている。
本発明にかかる第３のアルミナ保護膜の配線用開口部形成方法にあっては、アルミパッドをアルミナ保護膜で被覆した後、エッチングによってアルミナ保護膜に開口部を形成し、つぎにアルミナ保護膜の開口部にワイヤーボンディングを行っているので、ワイヤが未だアルミパッドにボンディングされていない状態でアルミナ保護膜に開口部を形成することができる。そのため、アルミナ保護膜の膜厚を厚くすることが可能になり、アルミパッドの耐腐食性が向上する。また、アルミナ保護膜の開口部を形成した後にワイヤーボンディングを行うことにより、ワイヤによって開口部から露出しているアルミパッドを覆うことができ、異物の侵入によるアルミパッドの腐食を防止することができる。
本発明にかかる第３のアルミナ保護膜の配線用開口部形成方法のある実施態様においては、前記ワイヤがＡｕ線であり、前記ワイヤを前記アルミパッドにネイルヘッド圧着している。かかる実施態様によれば、ワイヤとして延性の高いＡｕ線を用い、これを塊状に押し潰した状態でアルミパッドにネイルヘッド圧着しているので、アルミナ保護膜の開口部から露出しているアルミパッドをワイヤでより確実に覆うことが可能になる。
本発明にかかる第１、第２または第３のアルミナ保護膜の配線用開口部形成方法の別な実施態様においては、前記アルミナ保護膜の膜厚が、１,５００Å以上となっている。アルミナ保護膜の膜厚が１,５００Å以上あれば、アルミ配線の耐腐食性を向上させ、ヒロック防止効果を向上させることができる。
本発明にかかる半導体装置は、本発明にかかる第１または第２のアルミナ保護膜の配線用開口部形成方法を用いて製造された半導体装置であって、基板の上方に形成されたアルミ配線の表面に、前記アルミ配線を露出させるための開口が部分的にあいたアルミナ保護膜が形成され、前記アルミナ保護膜及び前記アルミ配線の露出部分の上に絶縁膜が形成され、前記アルミナ保護膜の開口と同じ位置において前記アルミナ保護膜の開口部の開口面積よりも小さいスルーホールが前記絶縁膜に形成され、前記スルーホール内に前記アルミ配線の一部が露出していることを特徴としている。
かかる半導体装置によれば、前記スルーホールの開口面積が、前記アルミナ保護膜の開口部の開口面積よりも小さくて開口部の内周面が絶縁膜によって覆われているので、スルーホール形成時にアルミナ保護膜の開口内周縁がエッチングされにくく、スルーホール一で絶縁膜がオーバーハング形状となりにくい。よって、スルーホール内および絶縁膜上に配線用アルミ材料を堆積させて層間アルミ配線や上層アルミ配線を形成するとき、アルミナ保護膜の膜厚が厚い場合でも層間アルミ配線と上層アルミ配線との間で断線が生じにくくなる。よって、アルミナ保護膜を厚くすることで、アルミ配線の耐腐食性を向上させ、ヒロック防止効果を向上させることが可能となる。
なお、本発明における前記課題を解決するための手段は、以上説明した構成要素を適宜組み合せた特徴を有するものであり、本発明はかかる構成要素の組合せによる多くのバリエーションを可能とするものである。
以下、添付図面を参照しながら本発明の好適な実施形態を説明する。
（第１の実施形態）
以下、図６及び図７を参照して本発明の第１の実施形態にかかる半導体装置の製造方法を説明する。これは、特に半導体装置において多層配線を形成するための方法である。
図６（ａ）は基板３１の上に形成された下層アルミ配線３３を示す。すなわち、バイポーラ素子、ＭＯＳ型素子、各種半導体センサの形成を終えた半導体基板３１の表面には酸化膜等の絶縁膜３２が形成されており、絶縁膜３２の上にはパターニングされた下層アルミ配線３３が設けられている。この下層アルミ配線３３は、スパッタ法あるいは蒸着法によってアルミニウム（Ａｌ）やアルミニウム・シリコン（Ａｌ-Ｓｉ）等の配線用アルミ材料を堆積させ、これを通常のフォトリソグラフィ技術によってパターニングして形成される。なお、絶縁膜３２を形成された基板３１の代わりにガラス基板を用いてもよい。このようなガラス基板は、電極引き出し用として用いられることがある。
ついで、図６（ｂ）に示すように、下層アルミ配線３３の上にパターニングされたレジスト３４を形成する。すなわち、下層アルミ配線３３および絶縁膜３２の表面の全面にレジスト液を塗布する。この後、下層アルミ配線３３と後工程で作製する層間アルミ配線とを接続するためのスルーホールを形成しようとする箇所にレジスト３４を部分的に残すようして、通常のフォトリソグラフィ技術を用いてレジストパターニングを行ない、不要なレジスト３４を除去する。このレジスト３４は、通常のフォトリソグラフィ技術を用いてパターニングすることができるので、後工程で作製されるスルーホールと精度良く位置合わせすることができる。
つぎに、レジスト３４の形状を保つことのできる温度（沸騰点よりも低い温度であって、通常気圧下では７０〜９５℃程度）の純水に浸す湯洗処理を行い、図６（ｃ）に示すようにして、下層アルミ配線３３の表面を酸化させて下層アルミ配線３３の表面にアルミナ保護膜３５を成長させる。このとき、レジスト３４によって覆われている箇所では下層アルミ配線３３は酸化されないので、アルミナ保護膜３５はレジスト３４で覆われていない領域に選択的に形成される。一例として挙げれば、８０℃の純水を用いて１２分程度の湯洗処理を行い、ヒロイック防止に充分な厚さ、すなわち１,５００Å以上、望ましくは２,０００Å程度の膜厚のアルミナ保護膜３５を形成する。
ついで、図６（ｄ）に示すようにレジスト３４を除去してアルミナ保護膜３５の開口部３６から下層アルミ配線３３の一部を露出させた後、図７（ａ）に示すように、絶縁膜３２の上に層間絶縁膜３７を形成して下層アルミ配線３３の露出部分とアルミナ保護膜３５を層間絶縁膜３７で覆う。層間絶縁膜３７としては、減圧または常圧ＣＶＤ法によるＰＳＧ（Phosphor-Silicate Glass）、プラズマＣＶＤ法によるＳｉＯ２膜やＳｉＮ膜、あるいはスピンコートによるＳＯＧ（Silicon on Glass）やポリイミド系絶縁膜等がある。下層アルミ配線３３はヒロックの発生しない膜厚（１,５００Å以上）のアルミナ保護膜３５で保護されているので、この成膜工程およびこの後の工程で熱処理を加えても、下層アルミ配線３３にヒロックは発生しない。
さらに、図７（ｂ）に示すように、層間絶縁膜３７の上にスルーホール形成用のレジスト膜３８を形成した後、通常のフォトリソグラフィ技術を用いてレジスト膜３８にスルーホール３９ａを開口する。このスルーホール３９ａは、アルミナ保護膜３５の開口部３６と同一形状かつ同一面積とし、アルミナ保護膜３５の開口部３６に垂直方向で位置合わせして形成する。ついで、図７（ｃ）に示すように、スルーホール３９ａから層間絶縁膜３７をエッチングして層間絶縁膜３７にスルーホール３９ｂをあけ、スルーホール３９ａ、３９ｂ及び開口部３６を連続させ、その底面に下層アルミ配線３３の一部を露出させる。このとき、アルミナ保護膜３５の開口部３６内周面をスルーホール３９ｂの下に露出させる。なお、層間絶縁膜３７のエッチングには、アルミナ保護膜３５に対してエッチングレートの小さなものを用いる。例えば、ＳＦ６やＣＦ４などのガス種を用いてドライエッチングしてもよく、エッチャント（例えば、層間絶縁膜３７がＳｉＯ２やＳｉＮからなる場合には、ＨＦなど）を用いてウェットエッチングしてもよい。
スルーホール形成用のレジスト膜３８を除去した後、層間絶縁膜３７の上からアルミニウム（Ａｌ）やアルミニウム・シリコン（Ａｌ-Ｓｉ）等の配線用アルミ材料を堆積させ、スルーホール３９ｂ及び開口部３６内に堆積した配線用アルミ材料によって層間アルミ配線４０を形成すると共に、層間絶縁膜３７の上に堆積した配線用アルミ材料をフォトリソグラフィ技術を用いてパターニングして上層アルミ配線４１を形成する。こうして、層間アルミ配線４０で接続された下層アルミ配線３３と上層アルミ配線４１からなる２層配線が半導体装置に形成される。
なお、上記実施形態では、２層配線の場合について説明したが、本発明の半導体装置における配線は、３層以上の多層配線であってもよい。
本発明の第１の実施形態によれば、予め下層アルミ配線３３の上の所定領域にレジスト３４を形成しておき、下層アルミ配線３３の表面にアルミナ保護膜３５を成長させた後でレジスト３４を除去することによりアルミナ保護膜３５に開口部３６を設けているので、スルーホール形成時にアルミナ保護膜３５をエッチングして開口させる必要がない。そのため、アルミナ保護膜３５の下の下層アルミ配線３３にエッチングによるアルミ腐食が生じたり、断線の原因となるようなダメージを与えることがない。また、アルミナ保護膜３５のオーバーエッチングによって層間絶縁膜３７にオーバーハング形状が生じることがないので、アルミナ保護膜３５の膜厚を厚くしても層間アルミ配線４０と上層アルミ配線４１との間で断線が発生しにくくなる。しかも、アルミナ保護膜３５の膜厚を厚くする（１,５００Å以上）ことができるので、下層アルミ配線３３の耐腐食性を向上させることができ、また下層アルミ配線３３のヒロックや陥没の発生防止効果を向上させることができる。
本発明の第１の実施形態によれば、アルミナ保護膜３５を選択的に成長させるためにレジスト３４を用いているので、パターニングが行いやすくて工程が簡略になる。さらに、レジスト３４の形状が崩れない温度（沸騰点よりも低い温度であって、通常気圧下では、７０〜９５℃程度）の純水で湯洗処理を行うことによってアルミナ保護膜３５を選択的に形成しているので、湯洗処理の処理時間を変化させることによってアルミナ保護膜３５の膜厚や緻密度を変化させることができる。
また、本発明の第１の実施形態によれば、下層アルミ配線３３と層間絶縁膜３７の間に入るアルミナ保護膜３５の熱膨張係数値がそれらの材料の中間の値であり、しかもアルミナ保護膜３５の膜厚を厚くする構造としているため、アルミナ保護膜３５が応力緩和層となり、温度変化によって破壊リークやクラックの発生がない信頼性が高く、安定した半導体装置を製作することができる。具体的に言えば、下層アルミ配線３３の配線用アルミ材料（Ａｌ、Ａｌ-Ｓｉ）の熱膨張係数は２３×１０−６／℃程度であるのに対し、層間絶縁膜３７に用いられる絶縁膜（ＳｉＯ２、ＳｉＮ）の熱膨張係数は０.６×１０−６／℃〜３×１０−６／℃程度と小さく、両者の熱膨張係数の間には大きな差があるが、その中間に熱膨張係数が５.８×１０−６／℃程度のアルミナ保護膜３５を挟みこむことにより下層アルミ配線３３と層間絶縁膜３７との間の熱応力を緩和することができる。しかし、アルミナ保護膜３５の膜厚が１,０００Å程度のアルミナ保護膜３５では均一な膜を形成できず、充分に熱応力を緩和させることができない。これに対し、本発明の第１の実施形態では、膜厚の厚いアルミナ保護膜３５を用いることができるようになったので、下層アルミ配線３３と層間絶縁膜３７の間の熱応力を効果的に緩衝させることができる。また、熱応力を緩衝させるうえでは、下層アルミ配線３３と層間絶縁膜３７の膜厚も厚いほど好ましい。
（第２の実施形態）
以下、本発明の第２の実施形態にかかる半導体装置の製造方法を説明する。図８は本発明の第２の実施形態にかかる半導体装置の製造方法において、多層配線を形成するための方法を示す。ただし、第２の実施形態において基板３１の上方に層間絶縁膜３７を形成するまでの工程は、第１の実施形態の図６（ａ）〜（ｄ）と同じであるので、図示とその説明を省略する。
図８（ａ）は基板３１の絶縁膜３２の上に下層アルミ配線３３、アルミナ保護膜３５及び層間絶縁膜３７を形成した状態を表している。これは第１の実施形態における図７（ａ）と同じものである。この後、図８（ｂ）に示すように、層間絶縁膜３７の上にスルーホール形成用のレジスト膜３８を形成し、通常のフォトリソグラフィ技術を用いてレジスト膜３８にスルーホール３９ａを開口する。このスルーホール３９ａは、アルミナ保護膜３５の開口部３６に位置合わせして形成されるが、アルミナ保護膜３５の開口部３６よりも小さな開口面積となっている。例えば、アルミナ保護膜３５の開口部３６が一辺６μｍの正方形であるのに対し、スルーホール３９ａは一辺４μｍの正方形となっており、中心が垂直方向で一致している。
ついで、図８（ｃ）に示すように、スルーホール３９ａから層間絶縁膜３７をエッチングして層間絶縁膜３７にスルーホール３９ｂをあけ、スルーホール３９ｂ内に下層アルミ配線３３の一部を露出させる。一方、アルミナ保護膜３５の開口部３６は層間絶縁膜３７のスルーホール３９ｂよりも大きいので、層間絶縁膜３７の一部が開口部３６の内周面に残っており、アルミナ保護膜３５の開口部３６の内周面は層間絶縁膜３７により覆われていて露出しない。よって、スルーホール３９ｂをエッチングする際には、アルミナ保護膜３５のエッチングはまったく起こらず、層間絶縁膜３７にオーバーハング形状も生じない。このためには、アルミナ保護膜３５の開口部３６とレジスト膜３８のスルーホール３９ａを位置精度と寸法精度が良好となるように加工する必要がある。開口部３６の内周面に残っている層間絶縁膜３７の膜厚は、例えば１μｍ程度である。なお、層間絶縁膜３７のエッチングには、ＳＦ６やＣＦ４などのガス種を用いてドライエッチングしてもよく、エッチャント（例えば、層間絶縁膜３７がＳｉＯ２やＳｉＮからなる場合には、ＨＦなど）を用いてウェットエッチングしてもよい。
スルーホール形成用のレジスト膜３８を除去した後、層間絶縁膜３７の上からアルミニウム（Ａｌ）やアルミニウム・シリコン（Ａｌ-Ｓｉ）等の配線用アルミ材料を堆積させ、図８（ｄ）に示すように、スルーホール３９ｂ内に堆積した配線用アルミ材料によって層間アルミ配線４０を形成すると共に、層間絶縁膜３７の上に堆積した配線用アルミ材料をフォトリソグラフィ技術を用いてパターニングして上層アルミ配線４１を形成する。こうして、層間アルミ配線４０で接続された下層アルミ配線３３と上層アルミ配線４１からなる２層配線が半導体装置に形成される。なお、第２の実施形態においても、アルミ配線は３層以上の多層配線であってもよい。
本発明の第２の実施形態も、本発明の第１の実施形態と同じ前記作用効果を奏する。さらに、図８（ｃ）に示すように、アルミナ保護膜３５の開口部３６が層間絶縁膜３７のスルーホール３９ｂよりも大きいので、下層アルミ配線３３の開口部３６の内周面が層間絶縁膜３７によって覆われていて露出せず、層間絶縁膜３７にスルーホール３９ｂを開口する際にアルミナ保護膜３５がエッチングされることがなく、層間絶縁膜３７がオーバーハング形状となることがない。よって、アルミ配線の断線をより確実に防止することが可能になる。また、スルーホール３９ｂの内側壁がすべて層間絶縁膜３７単体であるため、安定したスルーホール形状とスルーホール側壁膜を用いることができる。
（第３の実施形態）
以下、図９及び図１０を参照して本発明の第３の実施形態にかかる半導体装置の製造方法を説明する。これは多層配線の形成方法である。
図９（ａ）は基板３１の上に形成された下層アルミ配線３３を示す。すなわち、バイポーラ素子、ＭＯＳ型素子、各種半導体センサの形成を終えた半導体基板３１の表面には酸化膜等の絶縁膜３２が形成されており、絶縁膜３２の上にはパターニングされた下層アルミ配線３３が設けられている。この下層アルミ配線３３は、スパッタ法あるいは蒸着法によってアルミニウム（Ａｌ）やアルミニウム・シリコン（Ａｌ-Ｓｉ）等の配線用アルミ材料を堆積させ、これを通常のフォトリソグラフィ技術によってパターニングして形成される。なお、絶縁膜３２を形成された基板３１の代わりにガラス基板を用いてもよい。
ついで、熱した純水（湯）で下層アルミ配線３３の湯洗処理を行い、図９（ｂ）に示すように下層アルミ配線３３の表面を酸化させて下層アルミ配線３３の表面全体にアルミナ保護膜３５を成長させる。例えば、８０℃の純水を用いて１２分程度の湯洗処理を行い、ヒロック防止に充分な厚み、すなわち１,５００Å以上の膜厚、好ましくは２,０００Å程度の膜厚のアルミナ保護膜３５を形成する。
つぎに、図９（ｃ）に示すように、下層アルミ配線３３の上にレジストを塗布してレジスト膜４２を形成した後、通常のフォトリソグラフィ技術を用いて、下層アルミ配線３３と後工程で作製する層間アルミ配線とを接続するためのスルーホールを形成しようとする箇所でレジスト膜４２に開口４３をあける。このときの開口寸法は、後で作製する層間絶縁膜３７のスルーホールの開口寸法よりも大きい寸法とする。このレジスト膜４２は、通常のフォトリソグラフィ技術を用いてパターニングされるので、後工程で作製されるスルーホールと精度良く位置合わせすることができる。
ついで、図９（ｄ）に示すように、レジスト膜４２の開口４３を通してアルミナ保護膜３５を部分的にエッチングし、アルミナ保護膜３５に開口部３６を開口し、開口部３６から下層アルミ配線３３の一部を露出させる。そして、開口部３６を開口した後、レジスト膜４２を除去する。
この後、図１０（ａ）に示すように、絶縁膜３２の上に層間絶縁膜３７を形成して下層アルミ配線３３の露出部分とアルミナ保護膜３５を層間絶縁膜３７で覆う。層間絶縁膜３７は、減圧または常圧ＣＶＤ法によるＰＳＧ、プラズマＣＶＤ法によるＳｉＯ２膜やＳｉＮ膜、あるいはスピンコートによるＳＯＧやポリイミド系絶縁膜等がある。下層アルミ配線３３はヒロックの発生しない膜厚（１,５００Å以上）のアルミナ保護膜３５で保護されているので、この成膜工程およびこの後の工程で熱処理を加えても、下層アルミ配線３３にヒロックは発生しない。
この図１０（ａ）以降の工程は、第２の実施形態の図８（ａ）〜（ｄ）と同様であるので、簡単に説明する。図１０（ｂ）のように層間絶縁膜３７の上にレジスト膜３８を形成し、通常のフォトリソグラフィ技術を用いて、開口部３６に位置合わせしてレジスト膜３８にスルーホール３９ａを開口する。
ついで、図１０（ｃ）に示すように、スルーホール３９ａから層間絶縁膜３７をエッチングして層間絶縁膜３７にスルーホール３９ｂをあけ、スルーホール３９ｂ内に下層アルミ配線３３の一部を露出させる。このとき、アルミナ保護膜３５の開口部３６は層間絶縁膜３７のスルーホール３９ｂよりも大きいので、アルミナ保護膜３５の開口部３６の内周面は層間絶縁膜３７に覆われていてエッチングされない。
スルーホール形成用のレジスト膜３８を除去した後、層間絶縁膜３７の上からアルミニウム（Ａｌ）やアルミニウム・シリコン（Ａｌ-Ｓｉ）等の配線用アルミ材料を堆積させ、図１０（ｄ）に示すように、スルーホール３９ｂ内に堆積した配線用アルミ材料によって層間アルミ配線４０を形成すると共に、層間絶縁膜３７の上に堆積した配線用アルミ材料をフォトリソグラフィ技術を用いてパターニングして上層アルミ配線４１を形成する。こうして、層間アルミ配線４０で接続された下層アルミ配線３３と上層アルミ配線４１からなる２層配線が半導体装置に形成される。なお、第２の実施形態においても、アルミ配線は３層以上の多層配線であってもよい。また、層間絶縁膜３７にスルーホール３９ｂを形成する工程では、第１の実施形態の場合と同様に、アルミナ保護膜３５の開口部３６の内周面が露出するようにしても差し支えない。
本発明の第３の実施形態も、本発明の第１及び第２の実施形態と同じ前記作用効果を奏する。
（第４の実施形態）
以下、本発明の第４の実施形態にかかる半導体装置の製造方法を説明する。図１１及び図１２は本発明の第４の実施形態にかかる半導体装置の製造方法において、アルミパッドにワイヤボンディングするための工程を示す。
図１１（ａ）は基板３１の上に形成されたアルミパッド５１を示す。すなわち、バイポーラ素子、ＭＯＳ型素子、各種半導体センサの形成を終えた半導体基板３１の表面には酸化膜等の絶縁膜３２が形成されており、絶縁膜３２の上にはアルミパッド５１が設けられている。このアルミパッド５１は、スパッタ法あるいは蒸着法によってアルミニウム（Ａｌ）やアルミニウム・シリコン（Ａｌ-Ｓｉ）等の配線用アルミ材料を堆積させ、これを通常のフォトリソグラフィ技術によってパターニングして形成される。なお、絶縁膜３２を形成された基板３１の代わりに電極引き出し用として使用するガラス基板を用いてもよい。
ついで、熱した純水（湯）でアルミパッド５１の湯洗処理を行い、図１１（ｂ）に示すようにアルミパッド５１の表面を酸化させてアルミパッド５１の表面全体にアルミナ保護膜３５を成長させる。例えば、８０℃の純水を用いて１２分程度の湯洗処理を行い、１,５００Å以上の膜厚、好ましくは２,０００Å程度の膜厚のアルミナ保護膜３５を形成する。
つぎに、図１１（ｃ）に示すように、アルミパッド５１の上にレジスト液を塗布してレジスト膜４２を形成した後、通常のフォトリソグラフィ技術を用いて、後工程でボンディングワイヤを接続する箇所に開口５３をあける。
ついで、レジスト膜４２の開口５３を通してアルミナ保護膜３５を部分的にエッチングし、図１１（ｄ）に示すように、アルミナ保護膜３５にパッド開口部５４を設け、パッド開口部５４からアルミパッド５１の一部を露出させる。そして、パッド開口部５４を設けた後、レジスト膜４２を除去する。
この後、図１２（ａ）に示すように、さらなる保護膜として第２の保護膜５５を形成してアルミパッド５１の保護を確実にしてもよい。この保護膜５５の材料には、減圧または常圧ＣＶＤ法によるＰＳＧ、プラズマＣＶＤ法によるＳｉＯ２膜やＳｉＮ膜、あるいはスピンコートによるＳＯＧやポリイミド系絶縁膜等がある。アルミパッド５１はヒロックの発生しない膜厚（１,５００Å以上）のアルミナ保護膜３５で保護されているので、この成膜工程およびこの後の工程で熱処理を加えても、アルミパッド５１にヒロックは発生しない。
保護膜５５を形成した場合には、レジスト（図示せず）を用いて通常のフォトリソグラフィにより、図１２（ｂ）に示すように、保護膜５５にパッド開口部５４よりも大きな保護膜開口部５６をあける。図１２（ａ）のようにして保護膜５５を設けていない場合には、この図１２（ｂ）の工程は不要である。
こうしてウエハ上に複数個の半導体装置が製作されると、ウエハがダイシングされ、各半導体装置毎に分割される。
半導体装置のアセンブリ工程において、個々の半導体装置が回路基板等に実装されると、パッド開口部５４から露出しているアルミパッド５１にワイヤボンディングを行う。このとき、ボンディングワイヤ５２の端にボールを形成できるＡｕワイヤーを用い、ネイルヘッド圧着によりボンディングワイヤ５２の端に作ったボールをアルミパッド５１に圧着させてボンディングし、図１２（ｃ）に示すように押し潰されたボンディングワイヤ５２の端部でパッド開口部５４を塞ぐ。
よって、パッド開口部５４から露出していたアルミパッド５１の露出部分はボンディングワイヤ５２によって塞がれるので、アルミパッド５１の耐腐食性がより向上する。また、ボンディングワイヤ５２の一部はアルミナ保護膜３５の上に圧接することになるが、アルミナ保護膜３５は硬いので割れたり、ひびが入ったりすることがなく、アルミパッド５１の耐腐食性がより向上する。
本発明の第４の実施形態によれば、ワイヤーボンディングの前にアルミナ保護膜３５を形成しているので、アルミナ保護膜３５を形成するための湯洗処理によってボンディングワイヤ５２に悪影響を及ぼすことがなく、そのためアルミナ保護膜３５の膜厚や緻密性を増すことができる。よって、アルミパッド５１のヒロックを確実に防止することができる。
さらに、アルミパッド５１の表面のうちボンディングワイヤ５２で覆われていない領域やアルミパッド５１の側面はアルミナ保護膜３５によって覆われているので、アルミパッド５１の保護性能が高くなる。また、さらなる保護膜５５も場合によっては省くことができるので、保護膜の形成が困難なガラス基板上のアルミパッドの耐腐食性も確保できる。さらに、ボンディングワイヤ５２として特に金（Ａｕ）ワイヤー等を使用してボンディングワイヤ５２でパッド開口部５４を塞ぐ構造としているので、異物の侵入によるアルミパッド５１の腐食を防止できる。
図１（ａ）〜図１（ｄ）は、特許文献１に開示された多層配線を形成するための工程を示す図である。 図２（ａ）〜図２（ｄ）は、図１（ｄ）の後の工程を示す図である。 図３（ａ）〜図３（ｄ）は、特許文献２に開示された多層配線を形成するための工程を示す図である。 図４（ａ）〜図４（ｄ）は、図３（ｄ）の後の工程を示す図である。 図５（ａ）〜図５（ｃ）は、特許文献３に開示されたワイヤーボンディングの工程を示す図である。 図６（ａ）〜図６（ｄ）は、本発明の第１の実施形態にかかる半導体装置の製造方法であって、多層配線を形成する工程を示す図である。 図７（ａ）〜図７（ｄ）は、図６（ｄ）の後の工程を示す図である。 図８（ａ）〜図８（ｄ）は本発明の第２の実施形態にかかる半導体装置の製造方法であって、多層配線を形成する工程の一部を示す図である。 図９（ａ）〜図９（ｄ）は、本発明の第３の実施形態にかかる半導体装置の製造方法であって、多層配線を形成する工程を示す図である。 図１０（ａ）〜図１０（ｄ）は、図９（ｄ）の後の工程を示す図である。 図１１（ａ）〜図１１（ｄ）は、本発明の第４の実施形態にかかる半導体装置の製造方法であって、アルミパッドにワイヤボンディングするための工程を示す図である。 図１２（ａ）〜図１２（ｃ）は、図１１（ｄ）の後の工程を示す図である。
符号の説明
３１ 基板
３２ 絶縁膜
３３ 下層アルミ配線
３４ レジスト
３５ アルミナ保護膜
３６ 開口部
３７ 層間絶縁膜
３８ レジスト膜
３９ａ スルーホール
３９ｂ スルーホール
４０ 層間アルミ配線
４１ 上層アルミ配線
４２ レジスト膜
４３ 開口
５１ アルミパッド
５２ ボンディングワイヤ
５３ 開口

Claims (10)

  1. アルミ配線の表面に部分的にレジストを形成する工程と、
    前記レジストを形成した後に、前記アルミ配線の表面にアルミナ保護膜を形成する工程と、
    前記レジストを除去することによって前記アルミナ保護膜に開口部を形成する工程と、
    前記アルミナ保護膜及び前記アルミ配線の露出部分の上に絶縁膜を形成する工程と、
    前記アルミナ保護膜の開口部の上方で前記絶縁膜をエッチングして前記アルミナ保護膜の開口部に至るスルーホールを形成する工程と、
    を有することを特徴とするアルミナ保護膜の配線用開口部形成方法。
  2. 前記アルミナ保護膜は、前記アルミ配線の表面に沸点未満温度の純水を接触させることにより形成されることを特徴とする、請求項１に記載のアルミナ保護膜の配線用開口部形成方法。
  3. アルミ配線の表面にアルミナ保護膜を形成する工程と、
    前記アルミナ保護膜を部分的にエッチングして前記アルミナ保護膜に開口部を形成する工程と、
    前記アルミナ保護膜及び前記アルミ配線の露出部分の上に絶縁膜を形成する工程と、
    前記アルミナ保護膜の開口部の上方で前記絶縁膜をエッチングして前記アルミナ保護膜の開口部に至るスルーホールを形成する工程と、
    を有することを特徴とするアルミナ保護膜の配線用開口部形成方法。
  4. 前記スルーホールの開口面積が、前記アルミナ保護膜の開口部の開口面積よりも小さいことを特徴とする、請求項１または３に記載のアルミナ保護膜の配線用開口部形成方法。
  5. 前記アルミナ保護膜の前記開口部の内周面全体が、前記スルーホール内周面によって覆われていることを特徴とする、請求項４に記載のアルミナ保護膜の配線用開口部形成方法。
  6. 前記スルーホール内と前記絶縁膜上面に配線用アルミ材料を堆積させてアルミ配線を形成し、前記スルーホール内のアルミ配線によって前記絶縁膜の下のアルミ配線と前記絶縁膜の上面のアルミ配線とを接続したことを特徴とする、請求項１または３に記載のアルミナ保護膜の配線用開口部形成方法。
  7. アルミパッドの表面をアルミナ保護膜で被覆する工程と、
    前記アルミナ保護膜を部分的にエッチングして前記アルミナ保護膜に開口部を形成する工程と、
    前記開口部を覆うようにしてワイヤを前記アルミパッドにボンディングする工程と、
    を有することを特徴とするアルミナ保護膜の配線用開口部形成方法。
  8. 前記ワイヤがＡｕ線であり、前記ワイヤを前記アルミパッドにネイルヘッド圧着することを特徴とする、請求項７に記載のアルミナ保護膜の配線用開口部形成方法。
  9. 前記アルミナ保護膜の膜厚が、１,５００Å以上であることを特徴とする、請求項１、３または７のいずれか１項に記載のアルミナ保護膜の配線用開口部形成方法。
  10. 請求項１または３に記載したアルミナ保護膜の配線用開口部形成方法を用いて製造された半導体装置であって、
    基板の上方に形成されたアルミ配線の表面に、前記アルミ配線を露出させるための開口が部分的にあいたアルミナ保護膜が形成され、
    前記アルミナ保護膜及び前記アルミ配線の露出部分の上に絶縁膜が形成され、
    前記アルミナ保護膜の開口と同じ位置において前記アルミナ保護膜の開口部の開口面積よりも小さいスルーホールが前記絶縁膜に形成され、
    前記スルーホール内に前記アルミ配線の一部が露出していることを特徴とする半導体装置。
JP2007160356A 2007-06-18 2007-06-18 アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置 Pending JP2008311586A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007160356A JP2008311586A (ja) 2007-06-18 2007-06-18 アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007160356A JP2008311586A (ja) 2007-06-18 2007-06-18 アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置

Publications (1)

Publication Number Publication Date
JP2008311586A true JP2008311586A (ja) 2008-12-25

Family

ID=40238905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007160356A Pending JP2008311586A (ja) 2007-06-18 2007-06-18 アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置

Country Status (1)

Country Link
JP (1) JP2008311586A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015191893A (ja) * 2014-03-27 2015-11-02 三菱電機株式会社 薄膜トランジスタおよびその製造方法
CN110911353A (zh) * 2019-12-05 2020-03-24 上海华虹宏力半导体制造有限公司 形成导电互连线的方法
US10680137B2 (en) 2014-02-26 2020-06-09 Joled Inc. Electronic device having an intermediate layer disposed between two electrically-conductive layers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10680137B2 (en) 2014-02-26 2020-06-09 Joled Inc. Electronic device having an intermediate layer disposed between two electrically-conductive layers
JP2015191893A (ja) * 2014-03-27 2015-11-02 三菱電機株式会社 薄膜トランジスタおよびその製造方法
CN110911353A (zh) * 2019-12-05 2020-03-24 上海华虹宏力半导体制造有限公司 形成导电互连线的方法

Similar Documents

Publication Publication Date Title
JP4564166B2 (ja) ウエハ・パッシベーション層の形成方法
JP2008311586A (ja) アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置
JP4248355B2 (ja) 半導体装置および半導体装置の製造方法
JP2004282034A (ja) 半導体装置及びその製造方法
WO2018123757A1 (ja) 電子デバイス及びその製造方法
JP3534269B2 (ja) 半導体装置及びその製造方法
JP2007281289A (ja) 電子部品及びその製造方法
JPH0590417A (ja) 半導体素子の多層配線の形成方法
JP2006203025A (ja) 半導体装置及びその製造方法
JP2006041552A (ja) 半導体装置及びその製造方法
JP2006148007A (ja) 半導体装置の製造方法とその製造方法によって製造された半導体装置
KR20070105827A (ko) 리페어 퓨즈를 구비한 반도체 소자의 제조 방법
KR100866687B1 (ko) 퓨즈를 갖는 반도체 소자의 제조 방법
KR100854209B1 (ko) 반도체 장치 제조 방법
JP2007227970A (ja) 半導体装置及びその製造方法
JP2007027234A (ja) 半導体装置及びその製造方法
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100440264B1 (ko) 반도체 소자의 제조 방법
JP2001291715A (ja) 半導体装置とその製造方法
KR100808369B1 (ko) 반도체 소자의 제조방법
KR100187724B1 (ko) 고 방열 구조를 갖는 반도체 칩
KR0151425B1 (ko) 반도체 소자의 본딩 패드 형성방법
JP2004179358A (ja) 半導体装置及びその製造方法
JP2007049097A (ja) 半導体装置
KR20090046574A (ko) 반도체 소자의 패드 오픈 방법