JP2004179358A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004179358A
JP2004179358A JP2002343296A JP2002343296A JP2004179358A JP 2004179358 A JP2004179358 A JP 2004179358A JP 2002343296 A JP2002343296 A JP 2002343296A JP 2002343296 A JP2002343296 A JP 2002343296A JP 2004179358 A JP2004179358 A JP 2004179358A
Authority
JP
Japan
Prior art keywords
layer
opening
polysilicon fuse
polysilicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002343296A
Other languages
English (en)
Inventor
Hisahiro Shiraishi
尚寛 白石
Shigeki Onodera
繁樹 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2002343296A priority Critical patent/JP2004179358A/ja
Publication of JP2004179358A publication Critical patent/JP2004179358A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】レーザトリミングの際に熱による影響を受けることがなく、水分等が侵入する隙間を発生させないでレーザトリミングを行い得る半導体装置を提供する。
【解決手段】基板11上にフィールド酸化膜12を介して形成されたポリシリコンフューズ1のレーザトリミング用の開口部2において、NSG層やBPSG層等の絶縁膜13を全て除去する。これにより、開口部2には、ポリシリコンフューズ1の表面が露出する。そして、この開口部2に臨む露出したポリシリコンフューズ1にレーザを照射し、レーザトリミングを行う。レーザ照射部分には熱膨張を起こして破壊されたり熱膨張係数の相違により剥離する層がなく、このため各層間における隙間の発生が防止され水分の侵入が回避される。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は、レーザトリミングにより溶断されるポリシリコンフューズを有する半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
半導体チップに形成された集積回路は、パッシベーション膜と称される保護膜によって表面が覆われ、水分の侵入等、外部環境から保護されている。ただし、例外部分もあり、レーザトリミングを行うためのポリシリコンフューズにあっては、パッシベーション膜に開口部が形成されている。
【0003】
図3は、従来の半導体装置におけるポリシリコンフューズ部分の概略構成を示すものであり、この例では、FET用のゲート電極として形成されたポリシリコンゲート層50を流用し、このポリシリコンゲート層50を加工してトリミング対象となるポリシリコンフューズ51を形成している。
【0004】
具体的構造を説明すると、この半導体装置は、基板54上にフィールド酸化膜55を介してポリシリコンゲート層50及びポリシリコンフューズ51が形成されており、このポリシリコンゲート層50やポリシリコンフューズ51上には、さらにNSG層52a及びBPSG層52bからなる層間絶縁膜52、Al−Siからなりポリシリコンゲート50に接続されるアルミ配線層56、例えば3層のシリケートガラスからなる平坦化膜57(57a,57b,57c)、及び最上層のパッシベーション膜58が形成されている。
【0005】
このような構造の半導体装置では、レーザトリミングの対象となるポリシリコンフューズ51に対応してパッシベーション膜58に開口部53を設ける必要があり、この開口部53においてパッシベーション膜58や平坦化膜57が除去される。NSG層52a及びBPSG層52bからなる層間絶縁膜52についても、開口部53において厚さが薄くされるが、通常、ポリシリコンフューズ51の表面保護等やFETの形成を利用してポリシリコンフューズ51を形成するので、その一部が残存するようにしている。例えば、この種の構造の半導体装置として、特許文献1に開示される半導体装置等が知られているが、フューズ上にはやはり層間絶縁膜が存在する。
【0006】
【特許文献1】
特開平5−63091号公報
【0007】
【発明が解決しようとする課題】
ところで、ポリシリコンフューズ51においては、上述したパッシベーション膜58の開口部53において、同図中矢印にて示すように、レーザ照射を行ってトリミングが行われるが、このとき、ポリシリコンフューズ51上に層間絶縁膜52が残存していると、照射されるレーザの熱がNSG層2a及びBPSG層52bによって各層に伝播され、各層の熱膨張係数の相違により層間の剥離が生じ、ポリシリコンフューズ51とNSG層2aとの間や、BPSG層52bとNSG層52aの間等に隙間が形成されてしまう虞れがある。このような剥離や隙間の形成は、水分の侵入の原因となり、アルミ配線層56の腐食などの半導体装置の信頼性を大きく損なうことになる。特に、上述したようにシリコンフューズ51をシリコンゲート50と一体に形成した場合、このようにして形成された隙間から水分等がFETにまで侵入し、半導体チップの不具合の原因となる。
【0008】
本発明は、このような従来の実情に鑑みて提案されたものであり、レーザトリミングの際に熱による影響を受けることがなく、水分等が侵入する隙間を発生させないでレーザトリミングを行い得る半導体装置を提供することを目的とし、さらにはその製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上述した目的を達成するために、本発明の半導体装置は、絶縁膜にレーザトリミング用の開口部が形成され、この開口部にポリシリコンフューズが臨み、その表面が露出していることを特徴とするものである。
【0010】
また、本発明の半導体装置の製造方法は、絶縁膜をエッチングしてレーザトリミング用の開口部を形成する際に、ポリシリコンフューズ上の絶縁膜を全て除去することを特徴とするものである。
【0011】
上述した本発明では、レーザトリミング用の開口部には層間絶縁膜等の絶縁膜が一切残存しておらず、ポリシリコンフューズの表面が露出している。このような絶縁膜で覆われないポリシリコンフューズに対してレーザを照射してレーザトリミングを行った場合、レーザ照射による熱の影響により熱膨張を起こして破壊されたり熱膨張係数の相違により剥離される層がなく、このため各層間における隙間の発生が防止される。
【0012】
【発明の実施の形態】
以下、本発明に係る半導体装置及びその製造方法の実施の形態について、図面を参照しながら詳細に説明する。
【0013】
図1は、ポリシリコンフューズの一例を示す平面図である。ポリシリコンフューズ1は、ポリシリコンゲート層を流用して形成されており、ポリシリコンゲート層を延長することにより、その一部がポリシリコンフューズ1とされている。したがって、ポリシリコンフューズ1は、ポリシリコンゲート層と同一の材料、同一の層からなり、ポリシリコンゲートと同時に形成される。
【0014】
ポリシリコンは、フューズとしてよりもFETのゲートとしての用途の方がはるかに重要であるが、前述のようにポリシリコンゲート層を流用してポリシリコンフューズを形成すれば、ポリシリコンフューズ形成のために何ら工程を増やす必要がなく、製造原価をアップさせずにポリシリコンフューズを作製することが可能である。
【0015】
上記ポリシリコンフューズ1の表面は、パッシベーション膜等の絶縁膜で覆われているが、所定の幅に設定されたトリミング部1aに対応して、この絶縁膜にはレーザトリミング用の開口部2が形成されている。本発明の半導体装置においては、この開口部2には絶縁膜が残存しておらず、ポリシリコンフューズ1の表面が露出した形になっている。
【0016】
また、ポリシリコンフューズ1の両端部の絶縁膜には、層間接続用のコンタクトホール3が形成されており、ポリシリコンフューズ1と他の回路との接続がこのコンタクトホール3を介して行われる。
【0017】
上記ポリシリコンフューズ1は、通常、複数並列に配列及び接続されており、レーザトリミングする数により接続される素子数を調整する。このレーザトリミングに際しては、上記開口部2に露出するポリシリコンフューズ1のトリミング部1aにレーザを照射して、これを溶断する。以下、この開口部2近傍における半導体装置の構造について説明する。
【0018】
上記ポリシリコンフューズ1を有する半導体装置においては、図2に示すように、基板11上にフィールド酸化膜12を介してポリシリコンゲート層10及び、これを延長したポリシリコンフューズ1が形成されており、これらポリシリコンゲート層10やポリシリコンフューズ1上には、さらにNSG層13a及びBPSG層13bの2層からなる層間絶縁膜13、Al−Siからなりコンタクト部14においてポリシリコンゲート層10に接続される配線層15、例えば3層のシリケートガラスからなる平坦化膜16(16a,16b,16c)、及び最上層のパッシベーション膜17が形成されている。
【0019】
そして、ポリシリコンフューズ1のトリミング部1aに対応した位置には、前述の通り開口部2が設けられるが、この開口部2においては、前記パッシベーション膜17、3層のシリケートガラスからなる平坦化膜16(16a,16b,16c)は勿論のこと、NSG層13a及びBPSG層13bの2層からなる層間絶縁膜13も全て除去されており、したがって、この開口部2においては、レーザトリミングの対象であるポリシリコンフューズ1の表面が露出している。
【0020】
このように、本例の半導体装置では、レーザトリミングに際して、NSG層13a及びBPSG層13bがパッシベーション開口部2から除去されているため、図2中矢印で示すようにレーザを照射してレーザトリミングを行い抵抗値を調整する際にNSG層13aやBPSG層13bにレーザが照射されることはなく、これらに熱が加わることはない。このように、ポリシリコンフューズ1のみにレーザの照射を行うことで、レーザの照射による熱膨張でNSG層13aやBPSG層13bが破壊されることがなく、したがって、NSG層13aとBPSG層13bとの間、及びポリシリコンフューズ1とNSG層13aとの間の隙間を発生させずにレーザトリミングを行うことが可能となる。その結果、水の侵入を回避することができ、半導体装置の動作の不具合を解消することができる。
【0021】
上述した構造を有する半導体装置は、次のようにして作製することができる。すなわち、通常の手法によって各層を形成した後、開口部2の形成に際して、開口部2に臨むNSG層13a及びBPSG層13bを全てエッチングにて除去し、ポリシリコンフューズ1を露出させる。このNSG層13a及びBPSG層13bの除去は、パッシベーション膜17のエッチング工程の際に、エッチング時間を延長することによって行う。
【0022】
エッチングに際して、ウエットエッチングを採用すると、窒化膜であるパッシベーション膜17のエッチングにリン酸を用いる必要があるが、リン酸はAlを溶かしてしまうことから、Al配線形成後に行うのは難しく、したがってドライエッチングにより行うことが好ましい。
【0023】
ドライエッチングを採用した場合、上記開口部2の他、ボンディングパッド部(金属パッド部)のエッチングも同時に行うが、上記開口部2のエッチングにおいてポリシリコンフューズ1を露出させるまでエッチングを延長しても、ボンディングパッド部ではメタル(ここではAl−Si)がエッチングストッパーとして機能するため、何ら問題はない。
【0024】
なお、パッシベーション膜17のエッチングの前に、別のマスクを使用して、ポリシリコンフューズ1上部までエッチングを行い、NSG層13a及びBPSG層13bを含むポリシリコンフューズ1上の全ての膜を除去する方法も考えられるが、この場合に一工程追加する必要がある。
【0025】
【発明の効果】
以上の説明からも明らかなように、本発明では、レーザトリミング用の開口部において、ポリシリコンフューズ上の絶縁膜を全て除去し、ポリシリコンフューズの表面が露出するようにしているので、ポリシリコンフューズにのみレーザを照射してレーザトリミングを行うことが可能である。したがって、本発明によれば、レーザの照射で熱膨張を起こして破壊される層がなく、このため各層間における隙間の発生を防止してレーザトリミングを行うことができるその結果、水分の侵入による動作不良等が発生することのない信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図1】フューズ部の一例を示す概略平面図である。
【図2】図1のA−A線における縦断面図である。
【図3】従来の半導体装置の要部縦断面図であり、レーザトリミング用の開口部近傍の構造を説明するための図である。
【符号の説明】
1 ポリシリコンフューズ
2 開口部
10 ポリシリコンゲート層
11 基板
12 フィールド酸化膜
13 層間絶縁膜
16 平坦化膜
17 パッシベーション膜

Claims (4)

  1. 絶縁膜にレーザトリミング用の開口部が形成され、この開口部にポリシリコンフューズが臨み、その表面が露出していることを特徴とする半導体装置。
  2. 上記ポリシリコンフューズは、ポリシリコンゲート層を流用して形成されていることを特徴とする請求項1記載の半導体装置。
  3. 絶縁膜をエッチングしてレーザトリミング用の開口部を形成する際に、ポリシリコンフューズ上の絶縁膜を全て除去することを特徴とする半導体装置の製造方法。
  4. ドライエッチングにより上記レーザトリミング用の開口部を形成し、ドライエッチング時間を延長することによりポリシリコンフューズ上の絶縁膜を全て除去することを特徴とする請求項3記載の半導体装置の製造方法。
JP2002343296A 2002-11-27 2002-11-27 半導体装置及びその製造方法 Withdrawn JP2004179358A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002343296A JP2004179358A (ja) 2002-11-27 2002-11-27 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002343296A JP2004179358A (ja) 2002-11-27 2002-11-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004179358A true JP2004179358A (ja) 2004-06-24

Family

ID=32705100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002343296A Withdrawn JP2004179358A (ja) 2002-11-27 2002-11-27 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2004179358A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014160801A (ja) * 2013-01-25 2014-09-04 Seiko Instruments Inc 半導体装置
WO2016033442A1 (en) * 2014-08-28 2016-03-03 Applied Materials, Inc. Exfoliation process for removal of deposited materials from masks carriers, and deposition tool components

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014160801A (ja) * 2013-01-25 2014-09-04 Seiko Instruments Inc 半導体装置
WO2016033442A1 (en) * 2014-08-28 2016-03-03 Applied Materials, Inc. Exfoliation process for removal of deposited materials from masks carriers, and deposition tool components

Similar Documents

Publication Publication Date Title
KR100364587B1 (ko) 퓨즈를 에워싸는 보호막을 구비한 반도체 장치 및 그 제조방법
JP5365514B2 (ja) 半導体装置およびその製造方法
JP2004296905A (ja) 半導体装置
WO2018123757A1 (ja) 電子デバイス及びその製造方法
US7785935B2 (en) Manufacturing method for forming an integrated circuit device and corresponding integrated circuit device
JP2008140829A (ja) 半導体装置およびその製造方法
US20080315355A1 (en) Semiconductor device and method of manufacturing the same
JP2004179358A (ja) 半導体装置及びその製造方法
JP4581158B2 (ja) 半導体基板の切断方法
JPH0677315A (ja) 半導体装置
JP2008311586A (ja) アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置
JP2002203902A (ja) 最適化された金属ヒューズの処理工程
JP2001176976A (ja) 半導体装置及びその製造方法
JP2004303991A (ja) 半導体装置及びその製造方法
JP2005223172A (ja) 半導体装置及びその製造方法
JP2006148007A (ja) 半導体装置の製造方法とその製造方法によって製造された半導体装置
JP2009021474A (ja) 半導体装置
JPH09148326A (ja) 半導体素子およびその製造方法
JP2004342922A (ja) 半導体装置および半導体装置の製造方法
KR101087184B1 (ko) 반도체 소자의 가드 링 영역에 금속 배선을 형성하기 위한방법
KR20020001019A (ko) 퓨즈를 갖는 반도체 장치의 제조 방법
JP3900115B2 (ja) 半導体装置およびその製造方法
JP2008016600A (ja) 半導体装置およびその製造方法
JP2001291715A (ja) 半導体装置とその製造方法
KR100732270B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050324

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070601