JP3541811B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3541811B2 JP3541811B2 JP2001046527A JP2001046527A JP3541811B2 JP 3541811 B2 JP3541811 B2 JP 3541811B2 JP 2001046527 A JP2001046527 A JP 2001046527A JP 2001046527 A JP2001046527 A JP 2001046527A JP 3541811 B2 JP3541811 B2 JP 3541811B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor device
- insulating film
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は半導体装置に関する。特に高信頼性を必要とする半導体装置において有効である。
【０００２】
【従来の技術】
従来、ＩＣチップの周辺、すなわちスクライブライン領域はシリコン窒化膜又はシリコン酸化膜からなる保護膜により囲まれていた。
すなわち、図３に示すように、ＩＣが形成されたＳｉ基板２１のスクライブライン領域２５の周辺構造が、種々の工程における絶縁膜２２、その上に形成されたＡｌパッド２６の電極２３及びＳｉ３Ｎ４保護膜２４から構成されていた。この構成ではＳｉ基板２１とＳｉ３Ｎ４膜２４の界面及び段差の激しい部分のＳｉ３Ｎ４膜の薄くなったところ２７から水分や不純物が侵入しやすい。Ａｌパッド２６及びＡｌ配線下の絶縁膜には吸湿性の高いＢＰＳＧや無機ＳＯＧが用いられる。このため、デバイス特性が不安定になり、また、Ａｌ腐食による断線不良を生じる。
【０００３】
【発明が解決しようとする課題】
然るに、次の二つの課題を持っていた。一つは、外部からの水分や不純物の進入に対するバリア効果が悪いこと。特に、シリコン基板表面（Ｓｉ3Ｎ4／ＳｉＯ2，Ｓｉ3Ｎ4／Ｓｉ，ＳｉＯ2／Ｓｉ界面）からの不純物進入に弱い。このため、デバイス特性が不安定になり、またＡｌ腐食による断線不良を生じる。もう一つは、機械的強度が弱く、これらの保護膜では封止樹脂ストレスによりＩＣチップ周辺にクラックが発生する。また、ＩＣ周辺のＡｌ配線のずれやクラックが発生する。
【０００４】
【課題を解決するための手段】
本発明の半導体装置は、基板と、前記基板上方に形成された第１の絶縁膜と、前記基板の上方であって、前記第１の絶縁膜の側面に形成された側壁物と、前記第１の絶縁膜と前記側壁物との表面に形成され、スクライブライン領域付近まで延在して形成された第２の絶縁膜と、を含み、前記側壁物は、少なくとも、金属、金属の窒化物及び金属シリサイドのうちのいずれか一つを含むものであり、さらに、前記側壁物は、前記基板の上方と前記第１の絶縁膜の側面に形成された第１の金属層と、該第１の金属層の側方及び上方に形成された第２の金属層と、を含む。
また、本発明の半導体装置は、前記半導体装置において、前記第１の金属層は、金属、金属の窒化物又は金属シリサイドのうちのいずれか一つを含むものである。
また、本発明の半導体装置は、前記半導体装置において、前記第２の金属層はＷ層である。
また、本発明の半導体装置は、前記半導体装置において、前記第１の絶縁膜は、シリコン酸化膜である。
さらに、本発明の半導体装置は、前記半導体装置において、前記第２の絶縁膜は、シリコン窒化膜である。
【０００５】
【作用】
本発明による半導体装置では、ＩＣチップ周辺、すなわちスクライブ領域が水分や不純物のバリア効果が大きく機械強度に優れた金属、金属シリサイド、または金属の窒化物の側壁で囲まれているため、外部から側面を通って水分や不純物が進入せず、樹脂ストレスも回避できる。
【０００６】
【実施例】
以下、実施例を用いて本発明を詳細に説明する。
【０００７】
図１と図２は、本発明による半導体装置の断面構造を示している。図３は従来の半導体装置の断面図を示している。
【０００８】
図３の従来構造では、ＩＣが形成されたＳｉ基板２１のスクライブ領域２５の周辺構造が、種々の工程における絶縁膜２２、その上に形成されたＡｌパッド２６の電極２３及びＳｉ3Ｎ4保護膜２４から構成されていた。この構造ではＳｉ基板２１とＳｉ3Ｎ4膜２４の界面及び段差の厳しい部分のＳｉ3Ｎ4膜の薄くなった所２７から水分や不純物が進入しやすい。Ａｌパッド２６及びＡｌ配線下の絶縁膜には吸湿性の高いＢＰＳＧや無機ＳＯＧが用いられる。このため、デバイス特性が不安定になり、またＡｌ腐食による断線不良を生じる。
【０００９】
図１には、ＩＣが形成されたＳｉ基板１のスクライブ領域６の周辺構造が、金属の側壁４で支えられた種々の工程における絶縁膜２、その上に形成されたＡｌパッド７の電極３及びＳｉ3Ｎ4保護膜５から構成された本発明による半導体装置を示す。
【００１０】
図２には、ＩＣが形成されたＳｉ基板１１のスクライブ領域１９の周辺構造が、Ｓｉと金属との反応により形成した金属シリサイド１４と金属１５の側壁で支えられかつ金属１６で覆われた種々の工程における絶縁膜１２、その上に形成されたＡｌパッド１８の電極１３及びＳｉ3Ｎ4保護膜１７から構成された本発明による半導体装置を示す。
【００１１】
本発明による半導体装置は下記の製造方法で製造できる。図２を用いて説明する。Ｓｉ基板１１にはＩＣが形成され、配線層下地の層間膜１２を形成後、コンタクト穴形成の時、スクライブライン領域１９の層間膜を除去する。次にＴｉ，ＴｉＮ，Ｗを積層し配線のパタ−ンニング、すなわち、コンタクト穴をＴｉ，ＴｉＮおよびＷで埋め込む処理をする。この時、全面エッチングをＲＩＥやイオンエッチングなどの方向性をもつエッチングで行うと、スクライブライン領域の層間絶縁膜１２の周辺には、Ｔｉ，ＴｉＮ層１４とＷ層１５からなる側壁が形成できる。次に４００−８００℃で熱処理すると、ＴｉとＳｉが反応しＴｉＳｉ2が形成する。この後、配線の層間膜、多層の配線１６及びＡｌパッド１３を形成、最終保護膜Ｓｉ3Ｎ4１６を蓄積し、パッド１８を開孔する。
【００１２】
図１の場合も、同様にして製造できる。
【００１３】
本発明の半導体装置では、ＩＣチップ周辺、すなわちスクライブ領域が、水分や不純物のバリア効果が大きく機械強度に優れた金属、金属シリサイド、または金属の窒化物の側壁で囲まれている。さらに、ＴｉＳｉ2を形成した場合には金属側壁とＳｉ基板の密着性が高く、界面のバリア性が特に優れている。さらに、吸湿性の高いＢＰＳＧやＳＯＧが用いられる絶縁膜１２と直接接触する金属は腐食しにくいシリサイドやＷのためＡｌ１６の腐食が回避できる。また、Ｓｉ3Ｎ4保護膜の段差も緩和されている。
【００１４】
【発明の効果】
本発明は、実施例に対応させて説明すると、層間絶縁膜の側面にバリア効果が高く、かつ、機械強度の高い金属等からなる側壁物を設けることによって、不純物等の侵入を防ぐことができ、かつ、封止樹脂ストレスからＩＣチップを保護することができる。従って、本発明は、効果的に、デバイス特性の劣化や配線金属の腐食による断線不良を防ぎ、機械強度樹脂ストレスによるＩＣの故障を回避できる。
さらに、本発明は、実施例に対応させて説明すると、層間絶縁膜の側面に金属等からなる側壁物を形成し、その上にＳｉ３Ｎ４保護膜を形成しており、層間絶縁膜による段差を緩和できるため、Ｓｉ３Ｎ４保護膜に薄い部分が形成されにくい。従って、保護膜からの水分や不純物の侵入をより効果的に防ぐことができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の構造断面図。
【図２】本発明による半導体装置の構造断面図。
【図３】従来の半導体装置の構造断面図。
【符号の説明】
１，１１，２１・・・・Ｓｉ基板
２，１２，２２・・・・層間絶縁膜
３，１３，２３・・・・Ａｌパッド
４，１５・・・・Ｗ
１６・・・・Ａｌ
１４・・・・Ｔｉ，ＴｉＮ，ＴｉＳｉ2
５，１７，２４・・・・Ｓｉ3Ｎ4保護膜
６，１９，２５・・・・スクライブライン
７，１８，２６・・・・パッド開孔部
【産業上の利用分野】
本発明は半導体装置に関する。特に高信頼性を必要とする半導体装置において有効である。
【０００２】
【従来の技術】
従来、ＩＣチップの周辺、すなわちスクライブライン領域はシリコン窒化膜又はシリコン酸化膜からなる保護膜により囲まれていた。
すなわち、図３に示すように、ＩＣが形成されたＳｉ基板２１のスクライブライン領域２５の周辺構造が、種々の工程における絶縁膜２２、その上に形成されたＡｌパッド２６の電極２３及びＳｉ３Ｎ４保護膜２４から構成されていた。この構成ではＳｉ基板２１とＳｉ３Ｎ４膜２４の界面及び段差の激しい部分のＳｉ３Ｎ４膜の薄くなったところ２７から水分や不純物が侵入しやすい。Ａｌパッド２６及びＡｌ配線下の絶縁膜には吸湿性の高いＢＰＳＧや無機ＳＯＧが用いられる。このため、デバイス特性が不安定になり、また、Ａｌ腐食による断線不良を生じる。
【０００３】
【発明が解決しようとする課題】
然るに、次の二つの課題を持っていた。一つは、外部からの水分や不純物の進入に対するバリア効果が悪いこと。特に、シリコン基板表面（Ｓｉ3Ｎ4／ＳｉＯ2，Ｓｉ3Ｎ4／Ｓｉ，ＳｉＯ2／Ｓｉ界面）からの不純物進入に弱い。このため、デバイス特性が不安定になり、またＡｌ腐食による断線不良を生じる。もう一つは、機械的強度が弱く、これらの保護膜では封止樹脂ストレスによりＩＣチップ周辺にクラックが発生する。また、ＩＣ周辺のＡｌ配線のずれやクラックが発生する。
【０００４】
【課題を解決するための手段】
本発明の半導体装置は、基板と、前記基板上方に形成された第１の絶縁膜と、前記基板の上方であって、前記第１の絶縁膜の側面に形成された側壁物と、前記第１の絶縁膜と前記側壁物との表面に形成され、スクライブライン領域付近まで延在して形成された第２の絶縁膜と、を含み、前記側壁物は、少なくとも、金属、金属の窒化物及び金属シリサイドのうちのいずれか一つを含むものであり、さらに、前記側壁物は、前記基板の上方と前記第１の絶縁膜の側面に形成された第１の金属層と、該第１の金属層の側方及び上方に形成された第２の金属層と、を含む。
また、本発明の半導体装置は、前記半導体装置において、前記第１の金属層は、金属、金属の窒化物又は金属シリサイドのうちのいずれか一つを含むものである。
また、本発明の半導体装置は、前記半導体装置において、前記第２の金属層はＷ層である。
また、本発明の半導体装置は、前記半導体装置において、前記第１の絶縁膜は、シリコン酸化膜である。
さらに、本発明の半導体装置は、前記半導体装置において、前記第２の絶縁膜は、シリコン窒化膜である。
【０００５】
【作用】
本発明による半導体装置では、ＩＣチップ周辺、すなわちスクライブ領域が水分や不純物のバリア効果が大きく機械強度に優れた金属、金属シリサイド、または金属の窒化物の側壁で囲まれているため、外部から側面を通って水分や不純物が進入せず、樹脂ストレスも回避できる。
【０００６】
【実施例】
以下、実施例を用いて本発明を詳細に説明する。
【０００７】
図１と図２は、本発明による半導体装置の断面構造を示している。図３は従来の半導体装置の断面図を示している。
【０００８】
図３の従来構造では、ＩＣが形成されたＳｉ基板２１のスクライブ領域２５の周辺構造が、種々の工程における絶縁膜２２、その上に形成されたＡｌパッド２６の電極２３及びＳｉ3Ｎ4保護膜２４から構成されていた。この構造ではＳｉ基板２１とＳｉ3Ｎ4膜２４の界面及び段差の厳しい部分のＳｉ3Ｎ4膜の薄くなった所２７から水分や不純物が進入しやすい。Ａｌパッド２６及びＡｌ配線下の絶縁膜には吸湿性の高いＢＰＳＧや無機ＳＯＧが用いられる。このため、デバイス特性が不安定になり、またＡｌ腐食による断線不良を生じる。
【０００９】
図１には、ＩＣが形成されたＳｉ基板１のスクライブ領域６の周辺構造が、金属の側壁４で支えられた種々の工程における絶縁膜２、その上に形成されたＡｌパッド７の電極３及びＳｉ3Ｎ4保護膜５から構成された本発明による半導体装置を示す。
【００１０】
図２には、ＩＣが形成されたＳｉ基板１１のスクライブ領域１９の周辺構造が、Ｓｉと金属との反応により形成した金属シリサイド１４と金属１５の側壁で支えられかつ金属１６で覆われた種々の工程における絶縁膜１２、その上に形成されたＡｌパッド１８の電極１３及びＳｉ3Ｎ4保護膜１７から構成された本発明による半導体装置を示す。
【００１１】
本発明による半導体装置は下記の製造方法で製造できる。図２を用いて説明する。Ｓｉ基板１１にはＩＣが形成され、配線層下地の層間膜１２を形成後、コンタクト穴形成の時、スクライブライン領域１９の層間膜を除去する。次にＴｉ，ＴｉＮ，Ｗを積層し配線のパタ−ンニング、すなわち、コンタクト穴をＴｉ，ＴｉＮおよびＷで埋め込む処理をする。この時、全面エッチングをＲＩＥやイオンエッチングなどの方向性をもつエッチングで行うと、スクライブライン領域の層間絶縁膜１２の周辺には、Ｔｉ，ＴｉＮ層１４とＷ層１５からなる側壁が形成できる。次に４００−８００℃で熱処理すると、ＴｉとＳｉが反応しＴｉＳｉ2が形成する。この後、配線の層間膜、多層の配線１６及びＡｌパッド１３を形成、最終保護膜Ｓｉ3Ｎ4１６を蓄積し、パッド１８を開孔する。
【００１２】
図１の場合も、同様にして製造できる。
【００１３】
本発明の半導体装置では、ＩＣチップ周辺、すなわちスクライブ領域が、水分や不純物のバリア効果が大きく機械強度に優れた金属、金属シリサイド、または金属の窒化物の側壁で囲まれている。さらに、ＴｉＳｉ2を形成した場合には金属側壁とＳｉ基板の密着性が高く、界面のバリア性が特に優れている。さらに、吸湿性の高いＢＰＳＧやＳＯＧが用いられる絶縁膜１２と直接接触する金属は腐食しにくいシリサイドやＷのためＡｌ１６の腐食が回避できる。また、Ｓｉ3Ｎ4保護膜の段差も緩和されている。
【００１４】
【発明の効果】
本発明は、実施例に対応させて説明すると、層間絶縁膜の側面にバリア効果が高く、かつ、機械強度の高い金属等からなる側壁物を設けることによって、不純物等の侵入を防ぐことができ、かつ、封止樹脂ストレスからＩＣチップを保護することができる。従って、本発明は、効果的に、デバイス特性の劣化や配線金属の腐食による断線不良を防ぎ、機械強度樹脂ストレスによるＩＣの故障を回避できる。
さらに、本発明は、実施例に対応させて説明すると、層間絶縁膜の側面に金属等からなる側壁物を形成し、その上にＳｉ３Ｎ４保護膜を形成しており、層間絶縁膜による段差を緩和できるため、Ｓｉ３Ｎ４保護膜に薄い部分が形成されにくい。従って、保護膜からの水分や不純物の侵入をより効果的に防ぐことができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の構造断面図。
【図２】本発明による半導体装置の構造断面図。
【図３】従来の半導体装置の構造断面図。
【符号の説明】
１，１１，２１・・・・Ｓｉ基板
２，１２，２２・・・・層間絶縁膜
３，１３，２３・・・・Ａｌパッド
４，１５・・・・Ｗ
１６・・・・Ａｌ
１４・・・・Ｔｉ，ＴｉＮ，ＴｉＳｉ2
５，１７，２４・・・・Ｓｉ3Ｎ4保護膜
６，１９，２５・・・・スクライブライン
７，１８，２６・・・・パッド開孔部
Claims (5)
- 基板と、前記基板上方に形成された第１の絶縁膜と、前記基板の上方であって、前記第１の絶縁膜の側面に形成された側壁物と、前記第１の絶縁膜と前記側壁物との表面に形成され、スクライブライン領域付近まで延在して形成された第２の絶縁膜と、を含み、前記側壁物は、少なくとも、金属、金属の窒化物及び金属シリサイドのうちのいずれか一つを含むものであり、さらに、前記側壁物は、前記基板の上方と前記第１の絶縁膜の側面に形成された第１の金属層と、該第１の金属層の側方及び上方に形成された第２の金属層と、を含む、半導体装置。
- 請求項１において、前記第１の金属層は、金属、金属の窒化物又は金属シリサイドのうちのいずれか一つを含むものである、半導体装置。
- 請求項１又は２において、前記第２の金属層はＷ層である、半導体装置。
- 請求項１〜３のいずれかにおいて、前記第１の絶縁膜は、シリコン酸化膜である、半導体装置。
- 請求項１〜４のいずれかにおいて、前記第２の絶縁膜は、シリコン窒化膜である、半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001046527A JP3541811B2 (ja) | 2001-02-22 | 2001-02-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001046527A JP3541811B2 (ja) | 2001-02-22 | 2001-02-22 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17638692A Division JP3182891B2 (ja) | 1992-07-03 | 1992-07-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001291715A JP2001291715A (ja) | 2001-10-19 |
| JP3541811B2 true JP3541811B2 (ja) | 2004-07-14 |
Family
ID=18908134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001046527A Expired - Fee Related JP3541811B2 (ja) | 2001-02-22 | 2001-02-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3541811B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604903B1 (ko) * | 2004-09-30 | 2006-07-28 | 삼성전자주식회사 | 단차피복성을 향상시킨 반도체 웨이퍼 및 그 제조방법 |
| KR100672728B1 (ko) * | 2005-07-12 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
-
2001
- 2001-02-22 JP JP2001046527A patent/JP3541811B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001291715A (ja) | 2001-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3354424B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US6137155A (en) | Planar guard ring | |
| JP5365514B2 (ja) | 半導体装置およびその製造方法 | |
| JP4088120B2 (ja) | 半導体装置 | |
| US7241676B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR100279790B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100258380B1 (ko) | 반도체 장치 | |
| JP4360881B2 (ja) | 多層配線を含む半導体装置およびその製造方法 | |
| WO2011125928A1 (ja) | 半導体装置およびその製造方法 | |
| EP0453787B1 (en) | Semiconductor device having an insulating film | |
| JP2001185626A (ja) | 半導体素子のヒューズ部及びその形成方法 | |
| JP2007214349A (ja) | 半導体装置 | |
| JP3541811B2 (ja) | 半導体装置 | |
| WO2018123757A1 (ja) | 電子デバイス及びその製造方法 | |
| JP3182891B2 (ja) | 半導体装置 | |
| JPH08321545A (ja) | 配線形成法 | |
| US6642622B2 (en) | Semiconductor device with protective layer | |
| JPH0621217A (ja) | 半導体装置とその製造方法 | |
| JP2008311586A (ja) | アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置 | |
| US6806208B2 (en) | Semiconductor device structured to prevent oxide damage during HDP CVD | |
| JP3381117B2 (ja) | 半導体装置の製造方法 | |
| JP3327244B2 (ja) | 半導体装置 | |
| KR20220089376A (ko) | Tsv 구조체를 포함하는 반도체 장치 및 그 제조방법 | |
| JP2006148007A (ja) | 半導体装置の製造方法とその製造方法によって製造された半導体装置 | |
| JPH10256373A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040322 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |