JPH10256373A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JPH10256373A JPH10256373A JP5343497A JP5343497A JPH10256373A JP H10256373 A JPH10256373 A JP H10256373A JP 5343497 A JP5343497 A JP 5343497A JP 5343497 A JP5343497 A JP 5343497A JP H10256373 A JPH10256373 A JP H10256373A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- wiring layer
- layer
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】多層配線を有する半導体装置においても、工程
数を増加させることなく、ヒューズ上の絶縁膜厚を除去
する。 【解決手段】ヒューズ上の層間絶縁膜１０４及び１１０
は、層間絶縁膜のコンタクトホール形成時に除去され、
その際、一層目の配線層１０５がエッチングストッパー
となる。一層目の配線層１０５は、三層目の配線層１１
１と同時に除去される。 【効果】ヒューズ上の絶縁膜は、ヒューズを構成する配
線層と一層目の配線層間の層間絶縁膜によって決まる。
数を増加させることなく、ヒューズ上の絶縁膜厚を除去
する。 【解決手段】ヒューズ上の層間絶縁膜１０４及び１１０
は、層間絶縁膜のコンタクトホール形成時に除去され、
その際、一層目の配線層１０５がエッチングストッパー
となる。一層目の配線層１０５は、三層目の配線層１１
１と同時に除去される。 【効果】ヒューズ上の絶縁膜は、ヒューズを構成する配
線層と一層目の配線層間の層間絶縁膜によって決まる。
Description
【０００１】
【発明の属する技術分野】本発明は、ヒューズを有する
半導体装置に利用され、特に多層配線を具備する半導体
装置及び半導体装置の製造方法に関する。
半導体装置に利用され、特に多層配線を具備する半導体
装置及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法を図２
（ａ）〜（ｂ）に示された工程断面図を用いて説明す
る。
（ａ）〜（ｂ）に示された工程断面図を用いて説明す
る。
【０００３】まず、トランジスタ等の素子が形成され、
その表面をシリコン酸化膜等の絶縁膜で覆われている半
導体基板２０１上に、レーザーにより溶断可能な多結晶
シリコン層を形成する。そして、前記多結晶シリコン層
をフォトリソグラフィー及びエッチングによりパターニ
ングし、ヒューズ２０２及び半導体素子の耐湿性の向上
のためにヒューズを囲うように設けられるガードリング
のエッチングストッパー層２０３を形成する。次に、シ
リコン酸化膜等で層間絶縁膜２０４を形成、フォトリソ
グラフィー及びエッチングにより、ガードリング形成箇
所にコンタクトホールを開孔し、全面にアルミニウム配
線層を形成する。そして、前記アルミニウム配線層をフ
ォトリソグラフィー及びエッチングによりパターニング
し、半導体素子の耐湿性の向上のためにヒューズを囲う
ように設けられるガードリング２０５及びボンディング
パッド電極２０６を形成する。そして、プラズマシリコ
ン窒化膜等で形成された表面保護絶縁膜２０７を形成す
る。この状態を示すのが図２（ａ）である。
その表面をシリコン酸化膜等の絶縁膜で覆われている半
導体基板２０１上に、レーザーにより溶断可能な多結晶
シリコン層を形成する。そして、前記多結晶シリコン層
をフォトリソグラフィー及びエッチングによりパターニ
ングし、ヒューズ２０２及び半導体素子の耐湿性の向上
のためにヒューズを囲うように設けられるガードリング
のエッチングストッパー層２０３を形成する。次に、シ
リコン酸化膜等で層間絶縁膜２０４を形成、フォトリソ
グラフィー及びエッチングにより、ガードリング形成箇
所にコンタクトホールを開孔し、全面にアルミニウム配
線層を形成する。そして、前記アルミニウム配線層をフ
ォトリソグラフィー及びエッチングによりパターニング
し、半導体素子の耐湿性の向上のためにヒューズを囲う
ように設けられるガードリング２０５及びボンディング
パッド電極２０６を形成する。そして、プラズマシリコ
ン窒化膜等で形成された表面保護絶縁膜２０７を形成す
る。この状態を示すのが図２（ａ）である。
【０００４】次に、フォトリソグラフィーにより、ヒュ
ーズ領域２０８及びボンディングパッド電極領域２０９
をフォトレジスト２１０によりパターニングし、ドライ
エッチングにより前記表面保護絶縁膜を開口する。ヒュ
ーズ上の絶縁膜厚が厚い場合は、前記フォトレジストを
引き続き用いて、ドライエッチングによりヒューズ上の
絶縁膜を除去する。この状態を示すのが図２（ｂ）であ
る。
ーズ領域２０８及びボンディングパッド電極領域２０９
をフォトレジスト２１０によりパターニングし、ドライ
エッチングにより前記表面保護絶縁膜を開口する。ヒュ
ーズ上の絶縁膜厚が厚い場合は、前記フォトレジストを
引き続き用いて、ドライエッチングによりヒューズ上の
絶縁膜を除去する。この状態を示すのが図２（ｂ）であ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
技術において、２層以上の多層アルミニウム配線を用
い、且つ、ヒューズを形成する配線層が下層にあった場
合は、ヒューズ上の絶縁膜厚が厚くなり、表面保護絶縁
膜とヒューズ上の絶縁膜厚の除去を行う必要がある。レ
ーザーによるヒューズの溶断の場合、ヒューズ上の絶縁
膜厚が１ミクロン以上になると、レーザーパワーを上げ
ても、ヒューズの溶断が確実に行えなくなるためであ
る。
技術において、２層以上の多層アルミニウム配線を用
い、且つ、ヒューズを形成する配線層が下層にあった場
合は、ヒューズ上の絶縁膜厚が厚くなり、表面保護絶縁
膜とヒューズ上の絶縁膜厚の除去を行う必要がある。レ
ーザーによるヒューズの溶断の場合、ヒューズ上の絶縁
膜厚が１ミクロン以上になると、レーザーパワーを上げ
ても、ヒューズの溶断が確実に行えなくなるためであ
る。
【０００６】従来の技術においては、ヒューズ領域とボ
ンディングパッド電極領域を同時にパターニングされた
フォトレジストを用いて、ヒューズ上の絶縁膜厚のドラ
イエッチングを行っているため、ボンディングパッド電
極に過剰なエッチングが成される。その結果、アルミニ
ウムで形成されたボンディングパッドが損傷を受け、パ
ッケージ組立におけるボンディング不良を引き起こして
いる。
ンディングパッド電極領域を同時にパターニングされた
フォトレジストを用いて、ヒューズ上の絶縁膜厚のドラ
イエッチングを行っているため、ボンディングパッド電
極に過剰なエッチングが成される。その結果、アルミニ
ウムで形成されたボンディングパッドが損傷を受け、パ
ッケージ組立におけるボンディング不良を引き起こして
いる。
【０００７】上記の問題により、２層以上の多層アルミ
ニウム配線を用い、且つ、ヒューズを形成する配線層が
下層にあった場合は、ヒューズ領域のフォトリソグラフ
ィー及びエッチングとボンディングパッド電極領域のヒ
ューズ領域のフォトリソグラフィー及びエッチングを分
けて行う必要があり、工程数増加の原因となっていた。
ニウム配線を用い、且つ、ヒューズを形成する配線層が
下層にあった場合は、ヒューズ領域のフォトリソグラフ
ィー及びエッチングとボンディングパッド電極領域のヒ
ューズ領域のフォトリソグラフィー及びエッチングを分
けて行う必要があり、工程数増加の原因となっていた。
【０００８】そこで、本発明はそのような問題を解決す
るためのものであり、その目的はとするところは、多層
配線を用いている場合においても、工程数の増加を伴わ
ずに、ヒューズ上を常に適正な絶縁膜厚にする半導体装
置及び半導体装置の製造方法を提供することである。
るためのものであり、その目的はとするところは、多層
配線を用いている場合においても、工程数の増加を伴わ
ずに、ヒューズ上を常に適正な絶縁膜厚にする半導体装
置及び半導体装置の製造方法を提供することである。
【０００９】
【課題を解決するための手段】本発明の半導体装置及び
半導体装置の製造方法は、ヒューズを有する多層配線を
用いた半導体装置の製造方法において、半導体基板上
に、レーザーにより溶断可能な導電層からなるヒューズ
を形成する工程と、前記ヒューズ上に第一層間絶縁膜を
形成する工程と、前記第一層間絶縁膜層上に第一配線層
を形成し、前記ヒューズを覆う形状に第一配線層をパタ
ーニングする工程と、前記第一配線層上に第二層間絶縁
膜を形成する工程と前記第二層間絶縁膜に前記ヒューズ
を覆う形状で第一配線層に到達する第一コンタクトホー
ルを形成する工程と前記第二層間絶縁膜上に第二配線層
を形成し、前記ヒューズを覆う形状で形成された第一コ
ンタクトホール上の第二配線層を除去する工程と、前記
第二配線層上に第三層間絶縁膜を形成する工程と、前記
第三層間絶縁膜に前記ヒューズを覆う形状で第一配線層
に到達する第二コンタクトホールを形成する工程と、前
記第三層間絶縁膜上に第三配線層を形成し、前記ヒュー
ズを覆う形状で形成された第二コンタクトホール上の最
上層にある第三配線層と前記第一配線層を同時に除去す
る工程と、前記第三配線層上に表面保護絶縁膜を形成す
る工程と、前記ヒューズ上の前記表面保護絶縁膜を除去
する工程を具備することを特徴とする。
半導体装置の製造方法は、ヒューズを有する多層配線を
用いた半導体装置の製造方法において、半導体基板上
に、レーザーにより溶断可能な導電層からなるヒューズ
を形成する工程と、前記ヒューズ上に第一層間絶縁膜を
形成する工程と、前記第一層間絶縁膜層上に第一配線層
を形成し、前記ヒューズを覆う形状に第一配線層をパタ
ーニングする工程と、前記第一配線層上に第二層間絶縁
膜を形成する工程と前記第二層間絶縁膜に前記ヒューズ
を覆う形状で第一配線層に到達する第一コンタクトホー
ルを形成する工程と前記第二層間絶縁膜上に第二配線層
を形成し、前記ヒューズを覆う形状で形成された第一コ
ンタクトホール上の第二配線層を除去する工程と、前記
第二配線層上に第三層間絶縁膜を形成する工程と、前記
第三層間絶縁膜に前記ヒューズを覆う形状で第一配線層
に到達する第二コンタクトホールを形成する工程と、前
記第三層間絶縁膜上に第三配線層を形成し、前記ヒュー
ズを覆う形状で形成された第二コンタクトホール上の最
上層にある第三配線層と前記第一配線層を同時に除去す
る工程と、前記第三配線層上に表面保護絶縁膜を形成す
る工程と、前記ヒューズ上の前記表面保護絶縁膜を除去
する工程を具備することを特徴とする。
【００１０】また、ヒューズを有する多層配線を用いた
半導体装置において、前記第三配線層が第二コンタクト
ホールの側壁部に残り、且つ、第三配線層と第一配線層
が接触していることを特徴とする。
半導体装置において、前記第三配線層が第二コンタクト
ホールの側壁部に残り、且つ、第三配線層と第一配線層
が接触していることを特徴とする。
【００１１】また、ヒューズを有する多層配線を用いた
半導体装置の製造方法において、前記ヒューズを有する
多層配線を用いた半導体装置が三層以上の配線層で形成
され、最上層の配線層と第一配線層を同時に除去する工
程を具備することを特徴とする。
半導体装置の製造方法において、前記ヒューズを有する
多層配線を用いた半導体装置が三層以上の配線層で形成
され、最上層の配線層と第一配線層を同時に除去する工
程を具備することを特徴とする。
【００１２】また、ヒューズを有する多層配線を用いた
半導体装置において、前記最上層の配線層が最上部にあ
るコンタクトホールの側壁部に残り、且つ、最上層の配
線層と第一配線層が接触していることを特徴とする。
半導体装置において、前記最上層の配線層が最上部にあ
るコンタクトホールの側壁部に残り、且つ、最上層の配
線層と第一配線層が接触していることを特徴とする。
【００１３】
【作用】本発明の上記の構成によれば、ヒューズ上の層
間絶縁膜は、一層目の配線層と最上層の配線層間の層間
絶縁膜のコンタクトホール形成時に除去され、一層目の
配線層は、最上層の配線層と同時に除去されるため、ヒ
ューズ上の絶縁膜は、ヒューズを構成する配線層と一層
目の配線層間の層間絶縁膜によって決まる。
間絶縁膜は、一層目の配線層と最上層の配線層間の層間
絶縁膜のコンタクトホール形成時に除去され、一層目の
配線層は、最上層の配線層と同時に除去されるため、ヒ
ューズ上の絶縁膜は、ヒューズを構成する配線層と一層
目の配線層間の層間絶縁膜によって決まる。
【００１４】
【発明の実施の形態】以下、本発明についての代表的な
実施例を図１（ａ）〜（ｄ）に示された工程断面図を用
いて説明する。
実施例を図１（ａ）〜（ｄ）に示された工程断面図を用
いて説明する。
【００１５】まず、トランジスタ等の素子が形成され、
その表面をシリコン酸化膜等の絶縁膜で覆われている半
導体基板１０１上に、レーザーにより溶断可能な導電層
を形成する。導電層としては、多結晶シリコンが用いら
れ、その形成方法としては、５００度から７００度の温
度でＳｉＨ4を反応させる化学気相成長法（以下、ＣＶ
Ｄと称す。）が挙げられる。なお、前記多結晶シリコン
層は、イオン注入法等により不純物を導入することをわ
すれてはならない。
その表面をシリコン酸化膜等の絶縁膜で覆われている半
導体基板１０１上に、レーザーにより溶断可能な導電層
を形成する。導電層としては、多結晶シリコンが用いら
れ、その形成方法としては、５００度から７００度の温
度でＳｉＨ4を反応させる化学気相成長法（以下、ＣＶ
Ｄと称す。）が挙げられる。なお、前記多結晶シリコン
層は、イオン注入法等により不純物を導入することをわ
すれてはならない。
【００１６】そして、前記多結晶シリコン層をフォトリ
ソグラフィー及びエッチングによりパターニングし、ヒ
ューズ１０２及び半導体素子の耐湿性の向上のためにヒ
ューズを囲うように設けられるガードリングのエッチン
グストッパー層１０３を形成する。エッチングには、Ｃ
Ｃｌ4とＯ2を用いた異方性のドライエッチングを用い
る。
ソグラフィー及びエッチングによりパターニングし、ヒ
ューズ１０２及び半導体素子の耐湿性の向上のためにヒ
ューズを囲うように設けられるガードリングのエッチン
グストッパー層１０３を形成する。エッチングには、Ｃ
Ｃｌ4とＯ2を用いた異方性のドライエッチングを用い
る。
【００１７】なお、ヒューズを形成する導電層は、タン
グステン、モリブデン等の高融点金属、高融点金属シリ
サイド、アルミニウム等の金属等、レーザーにより溶断
可能な材料を用いていれば何でも良い。
グステン、モリブデン等の高融点金属、高融点金属シリ
サイド、アルミニウム等の金属等、レーザーにより溶断
可能な材料を用いていれば何でも良い。
【００１８】次に、約８００度の減圧下（約０．１Ｔｏ
ｒｒ）において、約３００ｃｃ／分のＳｉＨ4と約３０
０ｃｃ／分のＯ2を化学気相成長させるＣＶＤ法によ
り、約１０００オングストロームのシリコン酸化膜と、
ＳｉＨ4とＯ2とＰＨ3とＢ2Ｈ6を反応させて形成する５
０００オングストローム〜８０００オングストロームの
ＢＰＳＧ膜の積層構造を用い、Ｎ2雰囲気中で８００℃
〜９００℃の温度でリフローを行うことにより層間絶縁
膜１０４を形成する。ここでは、ＢＰＳＧ膜を用いて説
明したが、この層間絶縁膜は、酸化膜、窒化膜、ＰＳＧ
膜、ＴＥＯＳ膜、又はこれらの複合膜であってもよい。
ｒｒ）において、約３００ｃｃ／分のＳｉＨ4と約３０
０ｃｃ／分のＯ2を化学気相成長させるＣＶＤ法によ
り、約１０００オングストロームのシリコン酸化膜と、
ＳｉＨ4とＯ2とＰＨ3とＢ2Ｈ6を反応させて形成する５
０００オングストローム〜８０００オングストロームの
ＢＰＳＧ膜の積層構造を用い、Ｎ2雰囲気中で８００℃
〜９００℃の温度でリフローを行うことにより層間絶縁
膜１０４を形成する。ここでは、ＢＰＳＧ膜を用いて説
明したが、この層間絶縁膜は、酸化膜、窒化膜、ＰＳＧ
膜、ＴＥＯＳ膜、又はこれらの複合膜であってもよい。
【００１９】その後、フォトリソグラフィを用いて、ガ
ードリング形成箇所等にコンタクトホール開孔部をパタ
ーニングし、フッ酸とフッ化アンモンの混合液を用いた
等方性のウエットエッチングを行い、１０００オングス
トローム〜３０００オングストロームの前記絶縁層間膜
を削り取る。そして、約０．１ｔｏｒｒの真空度、約９
００ＷのＲＦパワーを用い、ＣＨＦ3とＣＦ4を用いた異
方性のドライエッチングにより絶縁層間膜１０４のコン
タクトホールを形成する。なお、ＣＨＦ3とＣＦ4のガス
流量はそれぞれ８０ｓｃｃｍ、２０ｓｃｃｍが挙げられ
る。
ードリング形成箇所等にコンタクトホール開孔部をパタ
ーニングし、フッ酸とフッ化アンモンの混合液を用いた
等方性のウエットエッチングを行い、１０００オングス
トローム〜３０００オングストロームの前記絶縁層間膜
を削り取る。そして、約０．１ｔｏｒｒの真空度、約９
００ＷのＲＦパワーを用い、ＣＨＦ3とＣＦ4を用いた異
方性のドライエッチングにより絶縁層間膜１０４のコン
タクトホールを形成する。なお、ＣＨＦ3とＣＦ4のガス
流量はそれぞれ８０ｓｃｃｍ、２０ｓｃｃｍが挙げられ
る。
【００２０】そして、半導体基板全体に、アルミニウム
をスパッタリング法により形成し、フォトリソグラフィ
及びエッチングにより一層目のアルミニウム配線層を形
成する。次に、前記アルミニウム配線層をフォトリソグ
ラフィー及びエッチングによりパターニングし、半導体
素子の耐湿性の向上のためにヒューズを囲うように設け
られるガードリング１０５及びアルミニウム配線層を形
成する。アルミニウムのエッチング方法としては、１ｍ
ｔｏｒｒの圧力下でＣｌ2にＣＨＣｌ3を添加したガスを
もちいるＲＩＥによるエッチングが挙げられる。この状
態を示すのが図１（ａ）であり、一層目のアルミニウム
配線層で形成された前記ガードリングは、前記コンタク
トホールを埋め込み、且つ、ヒューズ上にもパターニン
グされている。ここで、アルミニウムを配線層として、
説明しているが、Ｃｕ−Ａｌ、Ｃｕ配線の場合であって
も同様に、ヒューズ上にパターニングする。
をスパッタリング法により形成し、フォトリソグラフィ
及びエッチングにより一層目のアルミニウム配線層を形
成する。次に、前記アルミニウム配線層をフォトリソグ
ラフィー及びエッチングによりパターニングし、半導体
素子の耐湿性の向上のためにヒューズを囲うように設け
られるガードリング１０５及びアルミニウム配線層を形
成する。アルミニウムのエッチング方法としては、１ｍ
ｔｏｒｒの圧力下でＣｌ2にＣＨＣｌ3を添加したガスを
もちいるＲＩＥによるエッチングが挙げられる。この状
態を示すのが図１（ａ）であり、一層目のアルミニウム
配線層で形成された前記ガードリングは、前記コンタク
トホールを埋め込み、且つ、ヒューズ上にもパターニン
グされている。ここで、アルミニウムを配線層として、
説明しているが、Ｃｕ−Ａｌ、Ｃｕ配線の場合であって
も同様に、ヒューズ上にパターニングする。
【００２１】次に、約４００度の減圧下（約９Ｔｏｒ
ｒ）において、約４００ｃｃ／分のＳｉＨ4と約７００
ｃｃ／分のＯ2を約４００Ｗのパワーで化学気相成長さ
せるプラズマＣＶＤ法により、約４０００オングストロ
ームのシリコン酸化膜を形成し、１ｃｃから２ｃｃの熱
可塑性塗布膜を塗布し、４００度から９００度の窒素雰
囲気中でベークさせる。そして、前記プラズマＣＶＤ法
で形成したシリコン酸化膜が露出するまで、前記熱可塑
性塗布膜を約０．１ｔｏｒｒの真空度、約９００ＷのＲ
Ｆパワーを用いたＣＨＦ3とＣＦ4を用いた異方性のドラ
イエッチングによりエッチバックする。次にプラズマＣ
ＶＤ法により、約４０００オングストロームのシリコン
酸化膜を形成することにより層間絶縁膜１０６を形成す
る。
ｒ）において、約４００ｃｃ／分のＳｉＨ4と約７００
ｃｃ／分のＯ2を約４００Ｗのパワーで化学気相成長さ
せるプラズマＣＶＤ法により、約４０００オングストロ
ームのシリコン酸化膜を形成し、１ｃｃから２ｃｃの熱
可塑性塗布膜を塗布し、４００度から９００度の窒素雰
囲気中でベークさせる。そして、前記プラズマＣＶＤ法
で形成したシリコン酸化膜が露出するまで、前記熱可塑
性塗布膜を約０．１ｔｏｒｒの真空度、約９００ＷのＲ
Ｆパワーを用いたＣＨＦ3とＣＦ4を用いた異方性のドラ
イエッチングによりエッチバックする。次にプラズマＣ
ＶＤ法により、約４０００オングストロームのシリコン
酸化膜を形成することにより層間絶縁膜１０６を形成す
る。
【００２２】その後、フォトリソグラフィを用いて、ガ
ードリング形成箇所等にコンタクトホール開孔部をパタ
ーニングし、フッ酸とフッ化アンモンの混合液を用いた
等方性のウエットエッチングを行い、前記絶縁層間膜１
０６を削り取る。そして、約０．１ｔｏｒｒの真空度、
約９００ＷのＲＦパワーを用い、ＣＨＦ3とＣＦ4を用い
た異方性のドライエッチングによりのコンタクトホール
を形成する。このガードリング形成箇所のコンタクトホ
ールにより、ヒューズ上の絶縁層間膜１０６が除去され
る。また、このガードリング形成箇所のコンタクトホー
ルは、一層目のガードリング１０５上より小さいサイズ
で開口されているため、コンタクトホールエッチング
が、一層目のガードリング１０５で止められ、層間絶縁
膜１０４及ヒューズ１０２を削ることはない。このよう
に、ヒューズ上に配線層をパターニングしその部分を残
すことにより、ヒューズがエッチングされることがな
い。ヒューズが１層目のガードリング１０５より下に場
合について説明したが、ヒューズが第２層、第３層に存
在する場合であっても、その層の上にある配線層を同様
にヒューズ上にパターニングし、その部分を残すことに
よって、ヒューズがエッチングされることがない。
ードリング形成箇所等にコンタクトホール開孔部をパタ
ーニングし、フッ酸とフッ化アンモンの混合液を用いた
等方性のウエットエッチングを行い、前記絶縁層間膜１
０６を削り取る。そして、約０．１ｔｏｒｒの真空度、
約９００ＷのＲＦパワーを用い、ＣＨＦ3とＣＦ4を用い
た異方性のドライエッチングによりのコンタクトホール
を形成する。このガードリング形成箇所のコンタクトホ
ールにより、ヒューズ上の絶縁層間膜１０６が除去され
る。また、このガードリング形成箇所のコンタクトホー
ルは、一層目のガードリング１０５上より小さいサイズ
で開口されているため、コンタクトホールエッチング
が、一層目のガードリング１０５で止められ、層間絶縁
膜１０４及ヒューズ１０２を削ることはない。このよう
に、ヒューズ上に配線層をパターニングしその部分を残
すことにより、ヒューズがエッチングされることがな
い。ヒューズが１層目のガードリング１０５より下に場
合について説明したが、ヒューズが第２層、第３層に存
在する場合であっても、その層の上にある配線層を同様
にヒューズ上にパターニングし、その部分を残すことに
よって、ヒューズがエッチングされることがない。
【００２３】そして、半導体基板全体に、スパッタリン
グ法により二層目のアルミニウム配線層を形成する。次
に、前記アルミニウム配線層をフォトリソグラフィーに
より半導体素子の耐湿性の向上のためにヒューズを囲う
ように設けられる二層目のガードリング１０７及びアル
ミニウム配線層上にフォトレジスト１０９を残し、ドラ
イエッチングによりパターニングする。この際、ヒュー
ズ上の１０８の領域の二層目のアルミニウム配線のみを
エッチングし、一層目のガードリング１０５を残す必要
がある。この状態を示すのが図１（ｂ）である。
グ法により二層目のアルミニウム配線層を形成する。次
に、前記アルミニウム配線層をフォトリソグラフィーに
より半導体素子の耐湿性の向上のためにヒューズを囲う
ように設けられる二層目のガードリング１０７及びアル
ミニウム配線層上にフォトレジスト１０９を残し、ドラ
イエッチングによりパターニングする。この際、ヒュー
ズ上の１０８の領域の二層目のアルミニウム配線のみを
エッチングし、一層目のガードリング１０５を残す必要
がある。この状態を示すのが図１（ｂ）である。
【００２４】次に、前記層間絶縁膜１０６を形成するの
と同様の手順により層間絶縁膜１１０を形成する。
と同様の手順により層間絶縁膜１１０を形成する。
【００２５】その後、フォトリソグラフィを用いて、ガ
ードリング形成箇所等にコンタクトホール開孔部をパタ
ーニングし、フッ酸とフッ化アンモンの混合液を用いた
等方性のウエットエッチング及び異方性のドライエッチ
ングにより絶縁層間膜１１０のコンタクトホールを形成
する。このガードリング形成箇所のコンタクトホール
は、ヒューズ上の一層目のガードリング１０５を外れな
い範囲で開口されているため、コンタクトホールエッチ
ングが、一層目のガードリング１０５で止められ、層間
絶縁膜１０４及ヒューズ１０２を削ることはない。
ードリング形成箇所等にコンタクトホール開孔部をパタ
ーニングし、フッ酸とフッ化アンモンの混合液を用いた
等方性のウエットエッチング及び異方性のドライエッチ
ングにより絶縁層間膜１１０のコンタクトホールを形成
する。このガードリング形成箇所のコンタクトホール
は、ヒューズ上の一層目のガードリング１０５を外れな
い範囲で開口されているため、コンタクトホールエッチ
ングが、一層目のガードリング１０５で止められ、層間
絶縁膜１０４及ヒューズ１０２を削ることはない。
【００２６】そして、半導体基板全体に、スパッタリン
グ法により三層目のアルミニウム配線層を形成する。次
に、前記アルミニウム配線層をフォトリソグラフィーに
より半導体素子の耐湿性の向上のためにヒューズを囲う
ように設けられる三層目のガードリング１１１及びボン
ディングパッド電極領域１１２上にフォトレジスト１１
４を残し、ドライエッチングによりパターニングする。
この際、ヒューズ上の１１３の領域の三層目のアルミニ
ウム配線と一層目のアルミニウム配線で形成されたガー
ドリングを同時にエッチングする。よって、三層目のガ
ードリング１１１は、一層目のガードリング１０７と接
触する箇所を残し、且つ、前記絶縁層間膜１１０に形成
されたガードリング用のコンタクトホールの側壁部に残
るよう、さらに、ヒューズ上の領域を除くように形成す
る必要がある。この状態を示すのが図１（ｃ）である。
グ法により三層目のアルミニウム配線層を形成する。次
に、前記アルミニウム配線層をフォトリソグラフィーに
より半導体素子の耐湿性の向上のためにヒューズを囲う
ように設けられる三層目のガードリング１１１及びボン
ディングパッド電極領域１１２上にフォトレジスト１１
４を残し、ドライエッチングによりパターニングする。
この際、ヒューズ上の１１３の領域の三層目のアルミニ
ウム配線と一層目のアルミニウム配線で形成されたガー
ドリングを同時にエッチングする。よって、三層目のガ
ードリング１１１は、一層目のガードリング１０７と接
触する箇所を残し、且つ、前記絶縁層間膜１１０に形成
されたガードリング用のコンタクトホールの側壁部に残
るよう、さらに、ヒューズ上の領域を除くように形成す
る必要がある。この状態を示すのが図１（ｃ）である。
【００２７】そして、プラズマシリコン窒化膜等で形成
された約１ミクロンの表面保護絶縁膜１１５を形成す
る。プラズマシリコン窒化膜の形成条件としては、約４
００度の減圧下（約９Ｔｏｒｒ）において、約１５０ｃ
ｃ／分のＳｉＨ4と約１５００ｃｃ／分のＮ2を約４００
Ｗのパワーで化学気相成長させるプラズマＣＶＤ法が挙
げられる。
された約１ミクロンの表面保護絶縁膜１１５を形成す
る。プラズマシリコン窒化膜の形成条件としては、約４
００度の減圧下（約９Ｔｏｒｒ）において、約１５０ｃ
ｃ／分のＳｉＨ4と約１５００ｃｃ／分のＮ2を約４００
Ｗのパワーで化学気相成長させるプラズマＣＶＤ法が挙
げられる。
【００２８】次に、フォトリソグラフィーにより、ヒュ
ーズ領域１１７及びボンディングパッド電極領域１１６
をフォトレジスト１１８によりパターニングし、約０．
２ｔｏｒｒの真空度、約３００ＷのＲＦパワーを用い、
Ｏ2とＣＦ4を用いた異方性のドライエッチングにより前
記表面保護絶縁膜を開口する。この状態を示すのが図１
（ｄ）である。
ーズ領域１１７及びボンディングパッド電極領域１１６
をフォトレジスト１１８によりパターニングし、約０．
２ｔｏｒｒの真空度、約３００ＷのＲＦパワーを用い、
Ｏ2とＣＦ4を用いた異方性のドライエッチングにより前
記表面保護絶縁膜を開口する。この状態を示すのが図１
（ｄ）である。
【００２９】なお、本実施例では、配線層をアルミニウ
ムで形成しているが、アルミニウム以外の金属（Ｃｕ
等）やＷ等の高融点金属、あるいは、多結晶シリコン等
の半導体を配線層に用いても良い。また、コンタクトホ
ールをＷ等の高融点金属で埋め込んでも良いことは言う
までもない。
ムで形成しているが、アルミニウム以外の金属（Ｃｕ
等）やＷ等の高融点金属、あるいは、多結晶シリコン等
の半導体を配線層に用いても良い。また、コンタクトホ
ールをＷ等の高融点金属で埋め込んでも良いことは言う
までもない。
【００３０】本実施例においては、一層目のアルミニウ
ム配線層と二層目のアルミニウム配線層の間の層間絶縁
膜１０６は、層間絶縁膜１０６のコンタクトホール形成
時に除去される。そして、二層目のアルミニウム配線層
のエッチング時にヒューズ上の一層目のアルミニウム配
線層で形成されたガードリングを残すことにより、二層
目のアルミニウム配線層と三層目のアルミニウム配線層
の間の層間絶縁膜１１０を除去する層間絶縁膜１１０の
コンタクトホールエッチングが、ヒューズ上の一層目の
アルミニウム配線層で形成されたガードリングで止めら
れ、層間絶縁膜１０４及ヒューズ１０２を削ることはな
い。同様の工程を繰り返し行うことにより、二層以上の
アルミニウム配線を有する場合も、ヒューズ上の絶縁膜
は、常に層間絶縁膜１０４で決まる膜厚となる。そし
て、最上層のアルミニウム配線のエッチングの際に、一
層目のアルミニウム配線層で形成されたガードリングを
同時に除去することにより、ヒューズ上の絶縁膜は層間
絶縁膜１０４のみとなる。
ム配線層と二層目のアルミニウム配線層の間の層間絶縁
膜１０６は、層間絶縁膜１０６のコンタクトホール形成
時に除去される。そして、二層目のアルミニウム配線層
のエッチング時にヒューズ上の一層目のアルミニウム配
線層で形成されたガードリングを残すことにより、二層
目のアルミニウム配線層と三層目のアルミニウム配線層
の間の層間絶縁膜１１０を除去する層間絶縁膜１１０の
コンタクトホールエッチングが、ヒューズ上の一層目の
アルミニウム配線層で形成されたガードリングで止めら
れ、層間絶縁膜１０４及ヒューズ１０２を削ることはな
い。同様の工程を繰り返し行うことにより、二層以上の
アルミニウム配線を有する場合も、ヒューズ上の絶縁膜
は、常に層間絶縁膜１０４で決まる膜厚となる。そし
て、最上層のアルミニウム配線のエッチングの際に、一
層目のアルミニウム配線層で形成されたガードリングを
同時に除去することにより、ヒューズ上の絶縁膜は層間
絶縁膜１０４のみとなる。
【００３１】また、本実施例においては、一層目のアル
ミニウム配線層と最上層のアルミニウム配線層を用い
て、耐湿性等に問題のある熱可塑性塗布膜を用いている
層間絶縁膜とヒューズ開口部を分離しているため、製品
の長期信頼性においても問題がない。
ミニウム配線層と最上層のアルミニウム配線層を用い
て、耐湿性等に問題のある熱可塑性塗布膜を用いている
層間絶縁膜とヒューズ開口部を分離しているため、製品
の長期信頼性においても問題がない。
【００３２】
【発明の効果】本発明によれば、多層配線を用いている
場合においても、工程数の増加を伴わずに、ヒューズ上
を常に適正な絶縁膜厚にする半導体装置及び半導体装置
の製造方法を提供することができる。
場合においても、工程数の増加を伴わずに、ヒューズ上
を常に適正な絶縁膜厚にする半導体装置及び半導体装置
の製造方法を提供することができる。
【図１】本発明の半導体装置の製造方法の一実施例を示
す工程断面図。
す工程断面図。
【図２】従来の半導体装置の製造方法例を示す工程断面
図。
図。
１０１ 半導体基板 １０２ ヒューズ １０３ ガードリングのエッチングストッパー １０４ 層間絶縁膜 １０５ 一層目アルミニウム配線層のガードリング １０６ 層間絶縁膜 １０７ 二層目アルミニウム配線層のガードリング １０８ ヒューズ上の二層目アルミニウム配線層の除去
領域 １０９ フォトレジスト １１０ 層間絶縁膜 １１１ 三層目アルミニウム配線層のガードリング １１２ ボンディングパッド電極 １１３ ヒューズ上の三層目アルミニウム配線層の除去
領域 １１４ フォトレジスト １１５ 表面保護絶縁膜 １１６ ボンディングパッド電極の表面保護絶縁膜開口
領域 １１７ ヒューズ上の表面保護絶縁膜開口領域 １１８ フォトレジスト ２０１ 半導体基板 ２０２ ヒューズ ２０３ ガードリングのエッチングストッパー ２０４ 層間絶縁膜 ２０５ アルミニウム配線層のガードリング ２０６ ボンディングパッド電極 ２０７ 表面保護絶縁膜 ２０８ ヒューズ上の表面保護絶縁膜開口領域 ２０９ ボンディングパッド電極の表面保護絶縁膜開口
領域 ２１０ フォトレジスト
領域 １０９ フォトレジスト １１０ 層間絶縁膜 １１１ 三層目アルミニウム配線層のガードリング １１２ ボンディングパッド電極 １１３ ヒューズ上の三層目アルミニウム配線層の除去
領域 １１４ フォトレジスト １１５ 表面保護絶縁膜 １１６ ボンディングパッド電極の表面保護絶縁膜開口
領域 １１７ ヒューズ上の表面保護絶縁膜開口領域 １１８ フォトレジスト ２０１ 半導体基板 ２０２ ヒューズ ２０３ ガードリングのエッチングストッパー ２０４ 層間絶縁膜 ２０５ アルミニウム配線層のガードリング ２０６ ボンディングパッド電極 ２０７ 表面保護絶縁膜 ２０８ ヒューズ上の表面保護絶縁膜開口領域 ２０９ ボンディングパッド電極の表面保護絶縁膜開口
領域 ２１０ フォトレジスト
Claims (4)
- 【請求項１】ヒューズを有する多層配線を用いた半導体
装置の製造方法において、 半導体基板上に、レーザーにより溶断可能な導電層から
なるヒューズを形成する工程と、 前記ヒューズ上に第一層間絶縁膜を形成する工程と、 前記第一層間絶縁膜層上に第一配線層を形成し、前記ヒ
ューズを覆う形状に第一配線層をパターニングする工程
と、 前記第一配線層上に第二層間絶縁膜を形成する工程と前
記第二層間絶縁膜に前記ヒューズを覆う形状で第一配線
層に到達する第一コンタクトホールを形成する工程と前
記第二層間絶縁膜上に第二配線層を形成し、前記ヒュー
ズを覆う形状で形成された第一コンタクトホール上の第
二配線層を除去する工程と、 前記第二配線層上に第三層間絶縁膜を形成する工程と、 前記第三層間絶縁膜に前記ヒューズを覆う形状で第一配
線層に到達する第二コンタクトホールを形成する工程
と、 前記第三層間絶縁膜上に第三配線層を形成し、前記ヒュ
ーズを覆う形状で形成された第二コンタクトホール上の
最上層にある第三配線層と前記第一配線層を同時に除去
する工程と、 前記第三配線層上に表面保護絶縁膜を形成する工程と、 前記ヒューズ上の前記表面保護絶縁膜を除去する工程を
具備することを特徴とする半導体装置の製造方法。 - 【請求項２】ヒューズを有する多層配線を用いた半導体
装置において、 請求項１の第三配線層が第二コンタクトホールの側壁部
に残り、且つ、第三配線層と第一配線層が接触している
ことを特徴とする半導体装置。 - 【請求項３】ヒューズを有する多層配線を用いた半導体
装置の製造方法において、 請求項１のヒューズを有する多層配線を用いた半導体装
置が三層以上の配線層で形成され、最上層の配線層と第
一配線層を同時に除去する工程を具備することを特徴と
する半導体装置の製造方法。 - 【請求項４】ヒューズを有する多層配線を用いた半導体
装置において、 請求項３の最上層の配線層が最上部にあるコンタクトホ
ールの側壁部に残り、且つ、最上層の配線層と第一配線
層が接触していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5343497A JPH10256373A (ja) | 1997-03-07 | 1997-03-07 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5343497A JPH10256373A (ja) | 1997-03-07 | 1997-03-07 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256373A true JPH10256373A (ja) | 1998-09-25 |
Family
ID=12942748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5343497A Withdrawn JPH10256373A (ja) | 1997-03-07 | 1997-03-07 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256373A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362024B1 (en) | 1998-11-20 | 2002-03-26 | Nec Corporation | Semiconductor memory device manufacturing method with fuse cutting performance improved |
| JP2008047880A (ja) * | 2006-08-11 | 2008-02-28 | Samsung Electronics Co Ltd | 半導体素子のヒューズボックス及びその形成方法 |
| US9123725B2 (en) | 2012-12-04 | 2015-09-01 | Samsung Electronics Co., Ltd. | Semiconductor device having fuse pattern |
-
1997
- 1997-03-07 JP JP5343497A patent/JPH10256373A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362024B1 (en) | 1998-11-20 | 2002-03-26 | Nec Corporation | Semiconductor memory device manufacturing method with fuse cutting performance improved |
| KR100336952B1 (ko) * | 1998-11-20 | 2002-05-15 | 가네꼬 히사시 | 퓨즈 용단 성능을 향상시킨 반도체 기억 장치 |
| JP2008047880A (ja) * | 2006-08-11 | 2008-02-28 | Samsung Electronics Co Ltd | 半導体素子のヒューズボックス及びその形成方法 |
| US9123725B2 (en) | 2012-12-04 | 2015-09-01 | Samsung Electronics Co., Ltd. | Semiconductor device having fuse pattern |
| US9449918B2 (en) | 2012-12-04 | 2016-09-20 | Samsung Electronics Co., Ltd. | Semiconductor device having fuse pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100278657B1 (ko) | 반도체장치의금속배선구조및그제조방법 | |
| US6404058B1 (en) | Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof | |
| JPH0775235B2 (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| KR0132549B1 (ko) | 미세 구조 적층 접속층 제조 방법 | |
| US6246120B1 (en) | Sidewalls for guiding the via etch | |
| US7186640B2 (en) | Silicon-rich oxide for copper damascene interconnect incorporating low dielectric constant dielectrics | |
| JPH10107140A (ja) | 多層配線半導体装置とその製造方法 | |
| JPH10256373A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2704575B2 (ja) | 容量素子の製造方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| US5834367A (en) | Method of manufacturing semiconductor device having a multilayer wiring | |
| US6806208B2 (en) | Semiconductor device structured to prevent oxide damage during HDP CVD | |
| JP2888213B2 (ja) | 半導体装置の製造方法 | |
| JPH104092A (ja) | 半導体装置の製造方法 | |
| KR100352304B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JPH10144787A (ja) | 半導体装置及びその製造方法 | |
| JPH0642481B2 (ja) | 半導体装置の製法 | |
| JPH0621218A (ja) | 半導体装置とその製造方法 | |
| JPH08316310A (ja) | 半導体装置の製造方法 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH0817928A (ja) | 半導体装置の製造方法 | |
| JPH09321141A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |