JPH10144787A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10144787A
JPH10144787A JP29502196A JP29502196A JPH10144787A JP H10144787 A JPH10144787 A JP H10144787A JP 29502196 A JP29502196 A JP 29502196A JP 29502196 A JP29502196 A JP 29502196A JP H10144787 A JPH10144787 A JP H10144787A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
wiring
nitride film
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29502196A
Other languages
English (en)
Other versions
JP3520697B2 (ja
Inventor
Shigemi Okawa
成実 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP29502196A priority Critical patent/JP3520697B2/ja
Publication of JPH10144787A publication Critical patent/JPH10144787A/ja
Application granted granted Critical
Publication of JP3520697B2 publication Critical patent/JP3520697B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 導電膜, （二酸化シリコン膜, ）窒化シリコ
ン膜の積層構造と窒化シリコンからなるサイドウォール
とを有する配線において，配線に自己整合してコンタク
トホールを形成する際の上下配線間の短絡を防止する。 【解決手段】 導電膜上に二酸化シリコン膜と第１の窒
化シリコン膜が積層された配線と，該配線の側面に形成
された第２の窒化シリコン膜からなるサイドウォールと
を有し，該二酸化シリコン膜の端面が該第１の窒化シリ
コン膜より内側に存在する， ２）第１の窒化シリコン膜の側面が基板表面に対し斜め
の部分を有する， ３）導電膜の最上部が該第１の窒化シリコン膜の側面よ
り内側に存在する， ４）多層導電膜の上層膜が該第１の窒化シリコン膜の側
面より内側に存在する半導体装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り，特に窒化シリコン(Si3N4) 膜のサイド
ウォールを用いたセルフアラインコンタクトのMOS FET
に関する。
【０００２】
【従来の技術】従来の窒化シリコン膜のサイドウォール
を用いたセルフアラインコンタクトのMOS FET を図１０
を用いて説明する。
【０００３】図１０(A) 〜(C) ，図１１(D),(E) は従来
例の説明図である。図１０(A) において，シリコン(Si)
基板上に形成された導電膜 1の上に, 窒化シリコン膜 2
を堆積する。
【０００４】図１０(B) において，導電膜 1及び窒化シ
リコン膜 2をパターニングして配線を形成し，その上に
窒化シリコン膜 3を堆積する。図１０(C) において，窒
化シリコン膜 3を異方性エッチングして窒化シリコンか
らなるサイドウォール 4を形成する。
【０００５】図１１(D) において，基板上に層間絶縁膜
5を堆積し，この膜に基板に接続するコンタクトホール
を形成する。コンタクトホールの形成は，窒化シリコン
と二酸化シリコンとのエッチングレートの差により, 配
線に対して自己整合して形成する。
【０００６】上記のプロセス中, 配線のパターニング
後, 硬い窒化シリコン膜を直接に導電膜に接触させたく
ない等の理由で, サイドウォール形成用窒化シリコン膜
の下に薄い二酸化シリコン膜を敷くことが望ましい。
【０００７】特に, ゲート電極のように基板を熱酸化し
た酸化膜上に形成された配線である場合は，サイドウォ
ール形成用窒化シリコン膜の下に二酸化シリコン膜を敷
いて窒化シリコン膜の強い応力を緩和したり, サイドウ
ォール形成時のエッチングの基板への損傷を軽減する必
要がある。
【０００８】
【発明が解決しようとする課題】しかしながら，上記の
プロセス中, 窒化シリコン膜をエッチングストッパ膜と
して用いるセルフアラインコンタクトでは，窒化シリコ
ン膜と二酸化シリコン膜との選択比が十分大きくないと
導電膜 1の肩部で窒化シリコン膜が大きくエッチングさ
れてしまい短絡の原因となる（図１１(D) 参照）。
【０００９】また，上記の工程中, サイドウォールの形
成前に二酸化シリコン膜 6を形成すると，コンタクトホ
ール形成のためのエッチングの際に, サイドウォールと
配線上の窒化シリコン膜との間の二酸化シリコン膜 6が
エッチングされて，下部配線膜 1と上部配線膜 7とが短
絡してしまうことになる（図１１(E) 参照）。
【００１０】本発明は, 導電膜, 二酸化シリコン膜, 窒
化シリコン膜の積層構造と窒化シリコンからなるサイド
ウォールとを有する配線において，配線にセルフアライ
ンしてコンタクトホールを形成する際の上下配線間の短
絡を防止することを目的とする。
【００１１】
【課題を解決するための手段】上記課題の解決は， １）半導体基板上に，導電膜と第１の二酸化シリコン膜
と第１の窒化シリコン膜が順に積層された配線と，該配
線の側面に形成された第２の窒化シリコン膜からなるサ
イドウォールとを有し，該第１の二酸化シリコン膜の端
面が該第１の窒化シリコン膜より内側に存在する半導体
装置，あるいは ２）半導体基板上に，導電膜と第１の窒化シリコン膜と
第２の二酸化シリコン膜が順に積層された配線と，該配
線の側面に形成された第２の窒化シリコン膜からなるサ
イドウォールとを有し，該第２の二酸化シリコン膜の端
面が該第１の窒化シリコン膜より内側に存在する半導体
装置，あるいは ３）半導体基板上に，導電膜と第１の窒化シリコン膜が
順に積層された配線と，該配線の側面に形成された第２
の窒化シリコン膜からなるサイドウォールとを有し，該
第１の窒化シリコン膜の側面が該半導体基板表面に対し
斜めの部分を有する半導体装置，あるいは ４）半導体基板上に，導電膜と第１の窒化シリコン膜が
順に積層された配線と，該配線の側面に形成された第２
の窒化シリコン膜からなるサイドウォールとを有し，該
導電膜の最上部が該第１の窒化シリコン膜の側面より内
側に存在する半導体装置，あるいは ５）半導体基板上に，２層構造の導電膜と第１の窒化シ
リコン膜が順に積層された配線と，該配線の側面に形成
された第２の窒化シリコン膜からなるサイドウォールと
を有し，該導電膜の上層膜が該第１の窒化シリコン膜の
側面より内側に存在する半導体装置，あるいは ６）請求項２，３，４，または５において，導電膜と第
１の窒化シリコン膜との間に二酸化シリコン膜を有する
半導体装置，あるいは ７）半導体基板上に導電膜と二酸化シリコン膜と窒化シ
リコン膜を順に堆積し，これらの膜をパターニングして
配線を形成する際に，該二酸化シリコン膜のみ横方向の
エッチングを行う工程を含む半導体装置の製造方法，あ
るいは ８）半導体基板上に導電膜と窒化シリコン膜と二酸化シ
リコン膜を順に堆積し，これらの膜をパターニングして
配線を形成する際に，該二酸化シリコン膜のみ横方向の
エッチングを行う工程を含む半導体装置の製造方法，あ
るいは ９）半導体基板上に導電膜と二酸化シリコン膜との窒化
シリコン膜を堆積し，これらの膜をパターニングして配
線を形成する際に，該窒化シリコン膜の側面が該半導体
基板の表面に対し斜めになるようにエッチングを行う工
程を含む半導体装置の製造方法，あるいは １０）半導体基板上に導電膜と二酸化シリコン膜と窒化
シリコン膜を順に堆積し，これらの膜をパターニングし
て配線を形成する際に，該窒化シリコン膜を最初に等方
性エッチングを行い，その後に異方性エッチングを行う
半導体装置の製造方法，あるいは １１）半導体基板上に導電膜と二酸化シリコン膜と窒化
シリコン膜を順に堆積し，これらの膜をパターニングし
て配線を形成する際に，該導電膜の最上部が該窒化シリ
コン膜の内側に存在するようにエッチングを行う半導体
装置の製造方法，あるいは １２）半導体基板上に多層構造からなる導電膜と二酸化
シリコン膜と窒化シリコン膜を順に堆積し，これらの膜
をパターニングして配線を形成する際に，該導電膜の上
層導電膜が該窒化シリコン膜の内側に存在するようにエ
ッチングを行う半導体装置の製造方法により達成され
る。
【００１２】本発明は導電膜, （二酸化シリコン膜）,
窒化シリコン膜の積層の配線構造において，その断面形
状が二酸化シリコン膜，または導電膜最上部が凹んだ側
面を有するようにすることにより, 導電膜の肩部の窒化
シリコン膜の膜厚を実効的に厚くして上下配線間の短絡
を防止している。
【００１３】あるいは, 配線 (ここではその上に形成さ
れた二酸化シリコン膜, 窒化シリコン膜等の絶縁膜を含
む) の断面形状を単純な長方形でない形状とすることに
より, 窒化シリコンからなるサイドウォールと配線上の
窒化シリコン膜との間の二酸化シリコン膜がエッチング
されても, 上下の配線は短絡することがないようにして
いる。
【００１４】
【発明の実施の形態】図１(A),(B) は本発明の実施の形
態(1) の説明図である。図１(A) において，基板上に形
成された導電膜 1の上に二酸化シリコン膜 8と第１の窒
化シリコン膜 2を堆積し，配線のパターニングの際に,
レジスト膜 9をマスクにして第１の窒化シリコン膜 2を
エッチングし，次いで，二酸化シリコン膜 8を等方性エ
ッチングする。
【００１５】引き続いて, 導電膜 1を異方性エッチング
し，その後, 導電膜 1の側面に熱酸化膜 6を形成する。
図１(B) において，基板上に第２の窒化シリコン膜を堆
積し，エッチバックしてサイドウォール 4を形成する。
【００１６】次いで，層間絶縁膜 5を堆積し，配線に対
して自己整合的にコンタクト孔を形成する。この形成は
窒化シリコンと二酸化シリコンとの選択比を利用したエ
ッチングによる。
【００１７】このとき，配線の導電膜の肩の部分は, 窒
化シリコン膜の膜厚が実効的に厚いために短絡に強い構
造となる。ここで，二酸化シリコン膜 8は硬い窒化シリ
コン膜を導電膜 1と広い面積で接触させないようにする
ためである。
【００１８】次に，上記二酸化シリコン膜 8の等方性エ
ッチングについて種々の方法を説明する。 (a) 二酸化シリコン膜 8の等方性エッチングを, 窒化シ
リコン膜 2の異方性エッチングの後, 弗酸溶液によるウ
エットエッチングにより行う。
【００１９】(b) 二酸化シリコン膜 8の等方性エッチン
グを, 窒化シリコン膜 2の異方性エッチングの後, 酸化
膜の等方性ドライエッチングにより行う。 (c) 二酸化シリコン膜 8の等方性エッチングを, 窒化シ
リコン膜 2の異方性エッチングの後, 二酸化シリコン膜
8を異方性エッチングした後, 酸化膜の等方性ドライエ
ッチングにより行う。
【００２０】(d) 二酸化シリコン膜 8の等方性エッチン
グを, 窒化シリコン膜 2の異方性エッチングの後, 二酸
化シリコン膜 8を異方性エッチングした後, 弗酸溶液に
よるウエットエッチングにより行う。
【００２１】二酸化シリコン膜の異方性エッチングは，
CF4,CHF3,Ar の混合ガスを用いて平行平板型のエッチン
グ装置で行った。また，二酸化シリコン膜の等方性ドラ
イエッチングは, CF4, O2 の混合ガスを用いてダウンフ
ローエッチング装置を用いて行った。
【００２２】図２(A),(B) は本発明の実施の形態(2) の
説明図である。図２(A) は図１(A) と同じ工程である。
図２(B) において，実施の形態(1) の図１(A) に記載
の，配線のエッチング後の熱酸化膜の代わりに，気相成
長(CVD) 法による二酸化シリコン膜 6を堆積する。
【００２３】この場合も, コンタクトを開口する際に,
配線上の窒化シリコン膜 2とサイドウォール 4との間の
二酸化シリコン膜 6がエッチングされても，下部配線 1
と上部配線 7との間で短絡することはない。
【００２４】図３(A),(B) は本発明の実施の形態(3）の
説明図である。図３(A) において, 導電膜 1の上に第１
の窒化シリコン膜 2と第２の二酸化シリコン膜10を堆積
し，レジスト膜 9を用いて配線のパターニングの際に，
第１の二酸化シリコン膜10の部分に横方向のエッチング
を行い, 引き続いて, 導電膜 1のエッチングを行う。
【００２５】図３(B) において, 基板上に第２の二酸化
シリコン膜 6を堆積し，その上に第２の窒化シリコン膜
を堆積し，異方性エッチングによりサイドウォール 4を
形成する。
【００２６】次いで, 層間絶縁膜 5を堆積し，配線に対
し自己整合的に, 窒化シリコンと二酸化シリコンとのエ
ッチング選択比を利用したエッチングを行い, コンタク
トホールを開口し，上部配線 7を形成する。
【００２７】コンタクトホールを開口するとき, 配線上
の二酸化シリコン膜 6がエッチングされても，図示の構
造のため下部配線 1と上部配線 7間の短絡を防止するこ
とができる。
【００２８】図４(A),(B) は本発明の実施の形態(4）の
説明図である。図４(A) において，導電膜 1の上に第１
の二酸化シリコン膜 8と第１の窒化シリコン膜 2とを堆
積し，レジスト膜 9を用いて配線のパターニングの際
に，図示のように第１の窒化シリコン膜 2をその断面形
状が台形になるようにエッチングする。引き続いて, 第
１の二酸化シリコン膜 8と導電膜 1のエッチングを行い
配線を形成する。
【００２９】図４(B) において, 基板上に第２の二酸化
シリコン膜 6を堆積し，その上に第２の窒化シリコン膜
を堆積し，異方性エッチングによりサイドウォール 4を
形成する。
【００３０】次いで, 層間絶縁膜 5を堆積し，配線に対
し自己整合的に, 窒化シリコンと二酸化シリコンとのエ
ッチング選択比を利用したエッチングを行い, コンタク
トホールを開口し，上部配線 7を形成する。
【００３１】コンタクトホールを開口するとき, 配線上
の二酸化シリコン膜 6がエッチングされても，配線上の
第１の窒化シリコン膜 2の断面形状が台形であるため，
下部配線 1と上部配線 7間の短絡を防止することができ
る。
【００３２】上記の第１の二酸化シリコン膜 8は, 第１
の窒化シリコン膜のエッチングの際のエッチングストッ
パとして用いる。図５(A),(B) は本発明の実施の形態
(5) の説明図である。
【００３３】図５(A) において，導電膜 1の上に第１の
窒化シリコン膜 2を堆積し，レジスト膜 9を用いて配線
のパターニングの際に，等方性エッチングと異方性エッ
チングを行って, 第１の窒化シリコン膜 2をその断面形
状が図示のような上部が削られた形になるようにエッチ
ングする。引き続いて, 導電膜 1のエッチングを行い配
線を形成する。
【００３４】図５(B) において, 基板上に第２の二酸化
シリコン膜 6を堆積し，その上に第２の窒化シリコン膜
を堆積し，異方性エッチングによりサイドウォール 4を
形成する。
【００３５】次いで, 層間絶縁膜 5を堆積し，配線に対
し自己整合的に, 窒化シリコンと二酸化シリコンとのエ
ッチング選択比を利用したエッチングを行い, コンタク
トホールを開口し，上部配線 7を形成する。
【００３６】コンタクトホールを開口するとき, 配線上
の二酸化シリコン膜 6がエッチングされても，配線上の
第１の窒化シリコン膜 2の断面形状が図示の構造である
ため，下部配線 1と上部配線 7間の短絡を防止すること
ができる。
【００３７】図６(A),(B) は本発明の実施の形態(6) の
説明図である。図６(A) において，導電膜 1の上に第１
の二酸化シリコン膜 8と第１の窒化シリコン膜 2とを堆
積し，レジスト膜 9を用いて配線のパターニングの際
に，図示のように第１の窒化シリコン膜 2をその断面形
状が逆テーパの台形になるようにエッチングする。引き
続いて, 第１の二酸化シリコン膜 8と導電膜 1のエッチ
ングを行い配線を形成する。
【００３８】図６(B) において, 基板上に第２の二酸化
シリコン膜 6を堆積し，その上に第２の窒化シリコン膜
を堆積し，異方性エッチングによりサイドウォール 4を
形成する。
【００３９】次いで, 層間絶縁膜 5を堆積し，配線に対
し自己整合的に, 窒化シリコンと二酸化シリコンとのエ
ッチング選択比を利用したエッチングを行い, コンタク
トホールを開口し，上部配線 7を形成する。
【００４０】コンタクトホールを開口するとき, 配線上
の二酸化シリコン膜 6がエッチングされても，配線上の
第１の窒化シリコン膜 2の断面形状が逆テーパの台形で
あるため，下部配線 1と上部配線 7間の短絡を防止する
ことができる。
【００４１】上記の第１の二酸化シリコン膜 8は, 第１
の窒化シリコン膜のエッチングの際のエッチングストッ
パとして用いる。図７(A),(B) は本発明の実施の形態
(7) の説明図である。
【００４２】図７(A) において，導電膜 1の上に第１の
二酸化シリコン膜 8と第１の窒化シリコン膜 2とを堆積
し，レジスト膜 9を用いて配線のパターニングの際に，
図示のよう導電層 1をその断面形状が逆テーパの台形に
なり，導電層 1の最上部が第１の窒化シリコン膜 2より
も内側に入った構造になるようにエッチングする。
【００４３】図７(B) において, 基板上に第２の二酸化
シリコン膜 6を堆積し，その上に第２の窒化シリコン膜
を堆積し，異方性エッチングによりサイドウォール 4を
形成する。
【００４４】次いで, 層間絶縁膜 5を堆積し，配線に対
し自己整合的に, 窒化シリコンと二酸化シリコンとのエ
ッチング選択比を利用したエッチングを行い, コンタク
トホールを開口し，上部配線 7を形成する。
【００４５】コンタクトホールを開口するとき, 配線上
の二酸化シリコン膜 6がエッチングされても，導電膜 1
の最上部が第１の窒化シリコン膜 2の内側に入った構造
であるため，導電膜（下部配線） 1と上部配線 7間の短
絡を防止することができる。
【００４６】次に, この実施の形態の変形を示す。 (a) 上記の配線のパターニング後の第２の二酸化シリコ
ン膜 6の堆積の代わりに, 熱酸化膜を形成してもよい。
この場合は，配線上の第１の窒化シリコン膜 2とサイド
ウォール 4との間に殆ど二酸化シリコン膜がないこと，
また, 導電膜 1の最上部が第１の窒化シリコン膜 より
も内側に入った構造であるため，導電膜1の肩部の窒化
シリコン膜の膜厚が実効的に厚くなり下部配線 1と上部
配線 7間の短絡を防止することができる（図７(c) 参
照）。
【００４７】(b) 導電膜 1がポリシリコンまたは金属と
シリコンの化合物であり，第１の二酸化シリコン膜 8を
導電膜の酸化により形成してもよい。上記の実施の形態
(1) 〜(7) においては，導電層は単層構造としている
が，例えば, ポリシリコン膜／金属シリサイド膜のよう
な２層以上の構造であってもよい。
【００４８】図８(A),(B) は本発明の実施の形態(8) の
説明図である。図８(A) において，導電膜 1の上に第１
の二酸化シリコン膜 8と第１の窒化シリコン膜 2とを堆
積し，レジスト膜 9を用いて配線のパターニングの際
に，図示のよう導電層 1を２層構造1A, 1Bとし，上部の
導電膜1Bが第１の窒化シリコン膜2よりも内側に入った
構造になるようにエッチングする。
【００４９】図８(B) において, 基板上に第３の二酸化
シリコン膜 6を堆積し，その上に第２の窒化シリコン膜
を堆積し，異方性エッチングによりサイドウォール 4を
形成する。
【００５０】次いで, 層間絶縁膜 5を堆積し，配線に対
し自己整合的に, 窒化シリコンと二酸化シリコンとのエ
ッチング選択比を利用したエッチングを行い, コンタク
トホールを開口し，上部配線 7を形成する。
【００５１】コンタクトホールを開口するとき, 配線上
の二酸化シリコン膜 6がエッチングされても，導電層 1
の最上部が第１の窒化シリコン膜 2の内側に入った構造
であるため，下部配線 1と上部配線 7間の短絡を防止す
ることができる。
【００５２】ここで，２層構造の導電膜1A／1Bの例をあ
げる。ポリシリコン／タングステンシリサイド，ポリシ
リコン／チタンシリサイド，ポリシリコン／タングステ
ン，ポリシリコン／コバルトシリサイド，ポリシリコン
／モリブデンシリサイド 等この際に下層の導電膜1Aよ
りも上層の導電膜1Bの方がエッチレートの大きいエッチ
ングは，例えば，ポリシリコン／タングステンシリサイ
ドに対しては，エッチングガスとしてCl2, O2 の混合ガ
スを用いる。
【００５３】次に, この実施の形態の変形を示す。 (a) 上記の配線のパターニング後の第２の二酸化シリコ
ン膜 6の堆積の代わりに, 熱酸化膜を形成してもよい。
この場合は，配線上の第１の窒化シリコン膜 2とサイド
ウォール 4との間に殆ど二酸化シリコン膜がないこと，
また, 導電膜 1の最上部が第１の窒化シリコン膜 2より
も内側に入った構造であるため，導電膜1の肩部の窒化
シリコン膜の膜厚が実効的に厚くなり下部配線 1と上部
配線 7間の短絡を防止することができる（図８(c) 参
照）。
【００５４】(b) 導電膜 1がポリシリコンまたは金属と
シリコンの化合物であり，第１の二酸化シリコン膜 8を
導電膜の酸化により形成してもよい。図９(A) 〜(C) は
本発明の実施の形態(9) の説明図である。
【００５５】この図は，実施の形態(8) において，第１
の二酸化シリコン膜 8を省略した例である。実施の形態
(1) (2) (7) (8) において，第３の二酸化シリコン膜 6
を省略しても導電膜最上部が第１の窒化シリコン膜 2よ
り内側にあるため，短絡を防止することができる。
【００５６】
【発明の効果】本発明によれば, 導電膜, 二酸化シリコ
ン膜, 窒化シリコン膜の積層構造と窒化シリコンからな
るサイドウォールとを有する配線において，配線にセル
フアラインしてコンタクトホールを形成する際の上下配
線間の短絡を防止することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態(1) の説明図
【図２】 本発明の実施の形態(2) の説明図
【図３】 本発明の実施の形態(3）の説明図
【図４】 本発明の実施の形態(4）の説明図
【図５】 本発明の実施の形態(5) の説明図
【図６】 本発明の実施の形態(6) の説明図
【図７】 本発明の実施の形態(7) の説明図
【図８】 本発明の実施の形態(8) の説明図
【図９】 本発明の実施の形態(9) の説明図
【図１０】 従来例の説明図(1)
【図１１】 従来例の説明図(2)
【符号の説明】
1 導電膜 2 第１の窒化シリコン(Si3N4) 膜 3 第２の窒化シリコン膜 4 サイドウォール 5 層間絶縁膜 6 第３の二酸化シリコン(SiO2)膜 7 上部配線 8 第１の二酸化シリコン膜 9 レジスト膜 10 第２の二酸化シリコン膜

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 導電膜上に二酸化シリコン膜と第１の窒
    化シリコン膜が積層された配線と，該配線の側面に形成
    された第２の窒化シリコン膜からなるサイドウォールと
    を有し，該二酸化シリコン膜の端面が該第１の窒化シリ
    コン膜より内側に存在することを特徴とする半導体装
    置。
  2. 【請求項２】 導電膜上に少なくとも第１の窒化シリコ
    ン膜が積層された配線と，該配線の側面に形成された第
    ２の窒化シリコン膜からなるサイドウォールとを有し，
    該第１の窒化シリコン膜の側面が該半導体基板表面に対
    し斜めの部分を有することを特徴とする半導体装置。
  3. 【請求項３】 導電膜上に少なくとも第１の窒化シリコ
    ン膜が積層された配線と，該配線の側面に形成された第
    ２の窒化シリコン膜からなるサイドウォールとを有し，
    該導電膜の最上部が該第１の窒化シリコン膜の側面より
    内側に存在することを特徴とする半導体装置。
  4. 【請求項４】 多層構造の導電膜上に少なくとも第１の
    窒化シリコン膜が積層された配線と，該配線の側面に形
    成された第２の窒化シリコン膜からなるサイドウォール
    とを有し，該導電膜の上層膜が該第１の窒化シリコン膜
    の側面より内側に存在することを特徴とする半導体装
    置。
  5. 【請求項５】 導電膜上に二酸化シリコン膜と窒化シリ
    コン膜を堆積し，パターニングして配線を形成する際
    に，該二酸化シリコン膜のみ横方向のエッチングを行う
    工程を含むことを特徴とする半導体装置の製造方法。
  6. 【請求項６】 半導体基板上に少なくとも窒化シリコン
    膜を堆積し，パターニングして配線を形成する際に，等
    方性エッチングと異方性エッチングにより該窒化シリコ
    ン膜の膜厚方向の面積を変えることを特徴とする半導体
    装置の製造方法。
JP29502196A 1996-11-07 1996-11-07 半導体装置及びその製造方法 Expired - Lifetime JP3520697B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29502196A JP3520697B2 (ja) 1996-11-07 1996-11-07 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29502196A JP3520697B2 (ja) 1996-11-07 1996-11-07 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10144787A true JPH10144787A (ja) 1998-05-29
JP3520697B2 JP3520697B2 (ja) 2004-04-19

Family

ID=17815313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29502196A Expired - Lifetime JP3520697B2 (ja) 1996-11-07 1996-11-07 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3520697B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707154B2 (en) 2000-06-30 2004-03-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and production method for the same
KR100439027B1 (ko) * 2001-02-13 2004-07-03 삼성전자주식회사 셀프 얼라인 콘택형성방법
JP2006032541A (ja) * 2004-07-14 2006-02-02 Renesas Technology Corp 半導体装置
JP2017118134A (ja) * 2009-12-30 2017-06-29 インテル コーポレイション トランジスタ及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707154B2 (en) 2000-06-30 2004-03-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and production method for the same
KR100439027B1 (ko) * 2001-02-13 2004-07-03 삼성전자주식회사 셀프 얼라인 콘택형성방법
JP2006032541A (ja) * 2004-07-14 2006-02-02 Renesas Technology Corp 半導体装置
JP2017118134A (ja) * 2009-12-30 2017-06-29 インテル コーポレイション トランジスタ及びその製造方法
US10629483B2 (en) 2009-12-30 2020-04-21 Intel Corporation Self-aligned contacts
US10930557B2 (en) 2009-12-30 2021-02-23 Intel Corporation Self-aligned contacts
US11600524B2 (en) 2009-12-30 2023-03-07 Intel Corporation Self-aligned contacts
US11887891B2 (en) 2009-12-30 2024-01-30 Intel Corporation Self-aligned contacts

Also Published As

Publication number Publication date
JP3520697B2 (ja) 2004-04-19

Similar Documents

Publication Publication Date Title
US5753546A (en) Method for fabricating metal oxide field effect transistors
US5950104A (en) Contact process using Y-contact etching
JP2720796B2 (ja) 半導体装置の製造方法
US6387751B2 (en) Method of manufacturing semiconductor device having high-density capacitor elements
JPH10135331A (ja) 半導体装置のコンタクトホール形成方法
JP3520697B2 (ja) 半導体装置及びその製造方法
JP2000216242A (ja) 半導体装置の製造方法
JPH07235594A (ja) 半導体装置の製造方法
JPH08153795A (ja) コンタクト孔の形成方法
JPH05226333A (ja) 半導体装置の製造方法
JPH1012868A (ja) 半導体装置及びその製造方法
JPH09232573A (ja) コンタクト孔の形成方法
JP2000208620A (ja) 半導体装置の製造方法
JP2914416B2 (ja) 半導体装置の製造方法
JP3116432B2 (ja) 半導体装置の製造方法
US20030047789A1 (en) Semiconductor device and method of manufacturing the same
JP3350156B2 (ja) 半導体装置の製造方法
JPH04345054A (ja) 半導体装置及びその製造方法
JPH07326668A (ja) 半導体装置の製造方法
JPH05109729A (ja) 半導体装置
JPH05335505A (ja) 接続構造の形成方法及び該接続構造の形成方法を用いた電子材料の形成方法
JP3182168B2 (ja) 半導体装置の製造方法及び半導体装置
JPH08153796A (ja) 半導体装置及びその製造方法
JPH09266252A (ja) 半導体装置の製造方法
JPH0964174A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080213

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100213

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120213

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130213

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140213

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term