JPH09232573A - コンタクト孔の形成方法 - Google Patents
コンタクト孔の形成方法Info
- Publication number
- JPH09232573A JPH09232573A JP6184096A JP6184096A JPH09232573A JP H09232573 A JPH09232573 A JP H09232573A JP 6184096 A JP6184096 A JP 6184096A JP 6184096 A JP6184096 A JP 6184096A JP H09232573 A JPH09232573 A JP H09232573A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- etching
- insulating film
- sin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 配線材料のエッチング残りによる短絡を防止
でき、且つ、コンタクト孔の形成後に形成する配線と下
層配線との絶縁耐圧を確保し易いコンタクト孔を下層配
線に対して自己整合的に形成する。 【解決手段】 凹部のみをＳＯＧ膜２５で埋め、ＳＯＧ
膜２５とＳｉＮ膜１６とを選択的に除去してコンタクト
孔２１を形成する。コンタクト孔２１を形成しない領域
はＳＯＧ膜２５で平坦化されているので、多結晶Ｓｉ膜
２２のエッチング残りを防止できる。しかも、凹部のみ
をＳＯＧ膜２５で埋めているので、ＳＯＧ膜２５を選択
的に除去する膜厚が薄くてよく、ＳｉＮ膜１６及びＳｉ
Ｏ2 膜１４、１５も同時にエッチングされるおそれが少
ない。
でき、且つ、コンタクト孔の形成後に形成する配線と下
層配線との絶縁耐圧を確保し易いコンタクト孔を下層配
線に対して自己整合的に形成する。 【解決手段】 凹部のみをＳＯＧ膜２５で埋め、ＳＯＧ
膜２５とＳｉＮ膜１６とを選択的に除去してコンタクト
孔２１を形成する。コンタクト孔２１を形成しない領域
はＳＯＧ膜２５で平坦化されているので、多結晶Ｓｉ膜
２２のエッチング残りを防止できる。しかも、凹部のみ
をＳＯＧ膜２５で埋めているので、ＳＯＧ膜２５を選択
的に除去する膜厚が薄くてよく、ＳｉＮ膜１６及びＳｉ
Ｏ2 膜１４、１５も同時にエッチングされるおそれが少
ない。
Description
【０００１】
【発明の属する技術分野】本願の発明は、自己整合コン
タクト法と称されているコンタクト孔の形成方法に関す
るものである。
タクト法と称されているコンタクト孔の形成方法に関す
るものである。
【０００２】
【従来の技術】図２、３は、ＭＯＳトランジスタのソー
ス／ドレインに対するコンタクト孔を自己整合コンタク
ト法で形成する本願の発明の夫々第１及び第２従来例を
示している。第１従来例では、図２（ａ）に示す様に、
Ｓｉ基板１１の表面にゲート酸化膜としてのＳｉＯ2 膜
１２を形成し、多結晶Ｓｉ膜とＷＳｉ2 膜とを順次に堆
積させてタングステンポリサイド層１３を形成し、更
に、膜厚が２００ｎｍ程度のＳｉＯ2 膜１４を堆積させ
る。
ス／ドレインに対するコンタクト孔を自己整合コンタク
ト法で形成する本願の発明の夫々第１及び第２従来例を
示している。第１従来例では、図２（ａ）に示す様に、
Ｓｉ基板１１の表面にゲート酸化膜としてのＳｉＯ2 膜
１２を形成し、多結晶Ｓｉ膜とＷＳｉ2 膜とを順次に堆
積させてタングステンポリサイド層１３を形成し、更
に、膜厚が２００ｎｍ程度のＳｉＯ2 膜１４を堆積させ
る。
【０００３】その後、ＳｉＯ2 膜１４とタングステンポ
リサイド層１３とをＲＩＥでゲート電極のパターンに加
工し、ＬＤＤ構造用の低濃度の拡散層（図示せず）をＳ
ｉ基板１１に形成する。そして、ＳｉＯ2 膜１５等でＬ
ＤＤ構造用の側壁スペーサをタングステンポリサイド層
１３及びＳｉＯ2 膜１４に形成し、ソース／ドレインと
しての高濃度の拡散層（図示せず）をＳｉ基板１１に形
成する。
リサイド層１３とをＲＩＥでゲート電極のパターンに加
工し、ＬＤＤ構造用の低濃度の拡散層（図示せず）をＳ
ｉ基板１１に形成する。そして、ＳｉＯ2 膜１５等でＬ
ＤＤ構造用の側壁スペーサをタングステンポリサイド層
１３及びＳｉＯ2 膜１４に形成し、ソース／ドレインと
しての高濃度の拡散層（図示せず）をＳｉ基板１１に形
成する。
【０００４】その後、膜厚が１００ｎｍ程度であるＳｉ
Ｎ膜１６を減圧ＣＶＤ法で堆積させ、コンタクト孔を形
成すべき領域に開口１７ａを有するレジスト１７をＳｉ
Ｎ膜１６上に形成する。そして、図２（ｂ）に示す様
に、レジスト１７をマスクにして、下記の様にＳｉＯ2
に対するＳｉＮのエッチング選択比が大きい条件で、Ｓ
ｉＮ膜１６に対してＲＩＥを行う。
Ｎ膜１６を減圧ＣＶＤ法で堆積させ、コンタクト孔を形
成すべき領域に開口１７ａを有するレジスト１７をＳｉ
Ｎ膜１６上に形成する。そして、図２（ｂ）に示す様
に、レジスト１７をマスクにして、下記の様にＳｉＯ2
に対するＳｉＮのエッチング選択比が大きい条件で、Ｓ
ｉＮ膜１６に対してＲＩＥを行う。
【０００５】
【０００６】この結果、ソース／ドレインに対するコン
タクト孔２１が、ゲート電極であるタングステンポリサ
イド層１３に対して自己整合的に形成される。その後、
レジスト１７を除去し、多結晶Ｓｉ膜２２をＣＶＤ法で
堆積させる。そして、多結晶Ｓｉ膜２２に対してＲＩＥ
を行って、この多結晶Ｓｉ膜２２で配線を形成する。
タクト孔２１が、ゲート電極であるタングステンポリサ
イド層１３に対して自己整合的に形成される。その後、
レジスト１７を除去し、多結晶Ｓｉ膜２２をＣＶＤ法で
堆積させる。そして、多結晶Ｓｉ膜２２に対してＲＩＥ
を行って、この多結晶Ｓｉ膜２２で配線を形成する。
【０００７】次に、第２従来例を説明する。この第２従
来例でも、図３（ａ）に示す様に、ＳｉＮ膜１６の堆積
までは、図２に示した第１従来例と実質的に同様の工程
を実行する。しかし、この第２従来例では、その後、表
面が平坦なＳｉＯ2 膜２３をＳｉＮ膜１６上に形成し、
コンタクト孔を形成すべき領域に開口１７ａを有するレ
ジスト１７をＳｉＯ2 膜２３上に形成する。
来例でも、図３（ａ）に示す様に、ＳｉＮ膜１６の堆積
までは、図２に示した第１従来例と実質的に同様の工程
を実行する。しかし、この第２従来例では、その後、表
面が平坦なＳｉＯ2 膜２３をＳｉＮ膜１６上に形成し、
コンタクト孔を形成すべき領域に開口１７ａを有するレ
ジスト１７をＳｉＯ2 膜２３上に形成する。
【０００８】次に、図３（ｂ）に示す様に、レジスト１
７をマスクにして、下記の様にＳｉＮに対するＳｉＯ2
のエッチング選択比が大きい条件で、ＳｉＯ2 膜２３に
対してＲＩＥを行う。そして、その後は再び上述の第１
従来例と同じ条件でＳｉＮ膜１６に対してＲＩＥを行っ
て、コンタクト孔２１を形成し、更に、多結晶Ｓｉ膜２
２で配線を形成する。
７をマスクにして、下記の様にＳｉＮに対するＳｉＯ2
のエッチング選択比が大きい条件で、ＳｉＯ2 膜２３に
対してＲＩＥを行う。そして、その後は再び上述の第１
従来例と同じ条件でＳｉＮ膜１６に対してＲＩＥを行っ
て、コンタクト孔２１を形成し、更に、多結晶Ｓｉ膜２
２で配線を形成する。
【０００９】 ガス：Ｃ4 Ｆ8 ／ＣＯ／Ａｒ＝１０／１００／３００ｓｃｃｍ 圧力：５．３Ｐａ 高周波出力：１６００Ｗ 温度：２０℃ エッチング速度：ＳｉＮ＝３０ｎｍ／分 ＳｉＯ2 ＝４００ｎｍ／分 Ｓｉ＝１０ｎｍ／分
【００１０】
【発明が解決しようとする課題】ところが、上述の第１
従来例では、図２（ｂ）に示した様に、コンタクト孔２
１以外の領域にも多結晶Ｓｉ膜２２の下地に段差部が存
在しているので、ＲＩＥによる多結晶Ｓｉ膜２２のパタ
ーニング後に、ストリンガ２４と称される多結晶Ｓｉ膜
２２のエッチング残りが段差部に生じる。このため、配
線としての多結晶Ｓｉ膜２２同士がストリンガ２４を介
して短絡するおそれがあった。
従来例では、図２（ｂ）に示した様に、コンタクト孔２
１以外の領域にも多結晶Ｓｉ膜２２の下地に段差部が存
在しているので、ＲＩＥによる多結晶Ｓｉ膜２２のパタ
ーニング後に、ストリンガ２４と称される多結晶Ｓｉ膜
２２のエッチング残りが段差部に生じる。このため、配
線としての多結晶Ｓｉ膜２２同士がストリンガ２４を介
して短絡するおそれがあった。
【００１１】一方、上述の第２従来例では、図３（ｂ）
に示した様に、ＳｉＯ2 膜２３のために、コンタクト孔
２１以外の領域では多結晶Ｓｉ膜２２の下地が平坦化さ
れているので、ＲＩＥによる多結晶Ｓｉ膜２２のパター
ニング後にも、ストリンガ２４は生じない。
に示した様に、ＳｉＯ2 膜２３のために、コンタクト孔
２１以外の領域では多結晶Ｓｉ膜２２の下地が平坦化さ
れているので、ＲＩＥによる多結晶Ｓｉ膜２２のパター
ニング後にも、ストリンガ２４は生じない。
【００１２】しかし、この第２従来例では、図３（ａ）
に示した様に、コンタクト孔２１を形成しない領域であ
るタングステンポリサイド層１３上におけるＳｉＯ2 膜
２３の膜厚ａよりも、コンタクト孔２１を形成する領域
であるタングステンポリサイド層１３間におけるＳｉＯ
2 膜２３の膜厚ｂの方が遙に厚いので、ＳｉＯ2 膜２３
に対するＲＩＥ時に、タングステンポリサイド層１３上
のＳｉＮ膜１６に過剰なオーバエッチングが加えられ
る。
に示した様に、コンタクト孔２１を形成しない領域であ
るタングステンポリサイド層１３上におけるＳｉＯ2 膜
２３の膜厚ａよりも、コンタクト孔２１を形成する領域
であるタングステンポリサイド層１３間におけるＳｉＯ
2 膜２３の膜厚ｂの方が遙に厚いので、ＳｉＯ2 膜２３
に対するＲＩＥ時に、タングステンポリサイド層１３上
のＳｉＮ膜１６に過剰なオーバエッチングが加えられ
る。
【００１３】このため、既述の様にＳｉＮに対するＳｉ
Ｏ2 のエッチング選択比が大きい条件でＳｉＯ2 膜２３
に対するＲＩＥを行っても、有機物であるレジスト１７
がエッチングされて生じるガス等のためにＳｉＮに対す
るＳｉＯ2 のエッチング選択比が低下することとも相ま
って、図３（ｂ）に示した様に、タングステンポリサイ
ド層１３上のＳｉＮ膜１６が消失して、その下地のＳｉ
Ｏ2 膜１４、１５までエッチングされるおそれがあっ
た。
Ｏ2 のエッチング選択比が大きい条件でＳｉＯ2 膜２３
に対するＲＩＥを行っても、有機物であるレジスト１７
がエッチングされて生じるガス等のためにＳｉＮに対す
るＳｉＯ2 のエッチング選択比が低下することとも相ま
って、図３（ｂ）に示した様に、タングステンポリサイ
ド層１３上のＳｉＮ膜１６が消失して、その下地のＳｉ
Ｏ2 膜１４、１５までエッチングされるおそれがあっ
た。
【００１４】従って、この第２従来例では、多結晶Ｓｉ
膜２２とタングステンポリサイド層１３との間で絶縁不
良が生じるおそれがあった。なお、ＳｉＮ膜１６の膜厚
を厚くすれば、ＳｉＯ2 膜２３のＲＩＥ時におけるＳｉ
Ｎ膜１６の消失を防止することができるが、ＳｉＯ2 膜
１４、１５、２３とＳｉＮ膜１６との間の応力が大きく
なり、ＳｉＮ膜１６の膜厚を１００ｎｍ程度にするとク
ラックが生じるので、ＳｉＮ膜１６の膜厚はあまり厚く
することができない。
膜２２とタングステンポリサイド層１３との間で絶縁不
良が生じるおそれがあった。なお、ＳｉＮ膜１６の膜厚
を厚くすれば、ＳｉＯ2 膜２３のＲＩＥ時におけるＳｉ
Ｎ膜１６の消失を防止することができるが、ＳｉＯ2 膜
１４、１５、２３とＳｉＮ膜１６との間の応力が大きく
なり、ＳｉＮ膜１６の膜厚を１００ｎｍ程度にするとク
ラックが生じるので、ＳｉＮ膜１６の膜厚はあまり厚く
することができない。
【００１５】つまり、上述の第１または第２従来例でコ
ンタクト孔２１を形成しても、配線としての多結晶Ｓｉ
膜２２同士がストリンガ２４を介して短絡したり、多結
晶Ｓｉ膜２２とタングステンポリサイド層１３との間で
絶縁不良が生じたりするおそれがあって、信頼性の高い
半導体装置を製造することが困難であった。
ンタクト孔２１を形成しても、配線としての多結晶Ｓｉ
膜２２同士がストリンガ２４を介して短絡したり、多結
晶Ｓｉ膜２２とタングステンポリサイド層１３との間で
絶縁不良が生じたりするおそれがあって、信頼性の高い
半導体装置を製造することが困難であった。
【００１６】
【課題を解決するための手段】請求項１のコンタクト孔
の形成方法は、凸部とこれら凸部同士の間の凹部とを有
する下地上に第１の絶縁膜を形成する工程と、前記第１
の絶縁膜とエッチング特性が異なり且つ前記凹部のみを
埋める第２の絶縁膜を前記第１の絶縁膜上に形成する工
程と、前記第１の絶縁膜よりもエッチング速度が速い条
件で、コンタクト孔を形成すべき領域から前記第２の絶
縁膜をエッチングで除去する工程と、前記除去の後に、
前記下地よりもエッチング速度が速い条件で、前記領域
から前記第１の絶縁膜をエッチングで除去して前記コン
タクト孔を形成する工程とを具備することを特徴として
いる。
の形成方法は、凸部とこれら凸部同士の間の凹部とを有
する下地上に第１の絶縁膜を形成する工程と、前記第１
の絶縁膜とエッチング特性が異なり且つ前記凹部のみを
埋める第２の絶縁膜を前記第１の絶縁膜上に形成する工
程と、前記第１の絶縁膜よりもエッチング速度が速い条
件で、コンタクト孔を形成すべき領域から前記第２の絶
縁膜をエッチングで除去する工程と、前記除去の後に、
前記下地よりもエッチング速度が速い条件で、前記領域
から前記第１の絶縁膜をエッチングで除去して前記コン
タクト孔を形成する工程とを具備することを特徴として
いる。
【００１７】請求項２のコンタクト孔の形成方法は、請
求項１のコンタクト孔の形成方法において、前記第２の
絶縁膜の前記除去をウエットエッチングで行うことを特
徴としている。
求項１のコンタクト孔の形成方法において、前記第２の
絶縁膜の前記除去をウエットエッチングで行うことを特
徴としている。
【００１８】請求項３のコンタクト孔の形成方法は、請
求項１のコンタクト孔の形成方法において、減圧ＣＶＤ
法で堆積させたＳｉＮ膜を前記第１の絶縁膜として用
い、ＳＯＧ膜を前記第２の絶縁膜として用いることを特
徴としている。
求項１のコンタクト孔の形成方法において、減圧ＣＶＤ
法で堆積させたＳｉＮ膜を前記第１の絶縁膜として用
い、ＳＯＧ膜を前記第２の絶縁膜として用いることを特
徴としている。
【００１９】本願の発明によるコンタクト孔の形成方法
では、凹部を埋めた第２の絶縁膜のうちでコンタクト孔
を形成すべき領域の部分のみを除去しており、コンタク
ト孔を形成しない領域には第２の絶縁膜を残しているの
で、コンタクト孔以外の領域は平坦化されている。この
ため、コンタクト孔を形成した後に配線を形成する際
に、配線材料のエッチング残りを防止することができ
る。
では、凹部を埋めた第２の絶縁膜のうちでコンタクト孔
を形成すべき領域の部分のみを除去しており、コンタク
ト孔を形成しない領域には第２の絶縁膜を残しているの
で、コンタクト孔以外の領域は平坦化されている。この
ため、コンタクト孔を形成した後に配線を形成する際
に、配線材料のエッチング残りを防止することができ
る。
【００２０】しかも、第２の絶縁膜で凹部を埋めている
だけであるので、凸部上にも第２の絶縁膜を形成する場
合に比べて、コンタクト孔を形成すべき領域から第２の
絶縁膜を除去する際にエッチングする膜厚が薄くてよ
い。このため、第２の絶縁膜のエッチングによって凸部
上の第１の絶縁膜及び下地も同時にエッチングされるお
それが少ない。
だけであるので、凸部上にも第２の絶縁膜を形成する場
合に比べて、コンタクト孔を形成すべき領域から第２の
絶縁膜を除去する際にエッチングする膜厚が薄くてよ
い。このため、第２の絶縁膜のエッチングによって凸部
上の第１の絶縁膜及び下地も同時にエッチングされるお
それが少ない。
【００２１】また、ウエットエッチングはドライエッチ
ングよりもエッチング選択比を大きくすることができる
ので、第２の絶縁膜の除去をウエットエッチングで行え
ば、第２の絶縁膜のエッチングによって凸部上の第１の
絶縁膜及び下地も同時にエッチングされるおそれが更に
少ない。
ングよりもエッチング選択比を大きくすることができる
ので、第２の絶縁膜の除去をウエットエッチングで行え
ば、第２の絶縁膜のエッチングによって凸部上の第１の
絶縁膜及び下地も同時にエッチングされるおそれが更に
少ない。
【００２２】
【発明の実施の形態】以下、ＭＯＳトランジスタのソー
ス／ドレインに対するコンタクト孔を自己整合コンタク
ト法で形成する本願の発明の一実施形態を、図１を参照
しながら説明する。本実施形態でも、図１（ａ）に示す
様に、ＳｉＮ膜１６を堆積させるまでは、図２、３に示
した第１及び第２従来例と実質的に同様の工程を実行す
る。
ス／ドレインに対するコンタクト孔を自己整合コンタク
ト法で形成する本願の発明の一実施形態を、図１を参照
しながら説明する。本実施形態でも、図１（ａ）に示す
様に、ＳｉＮ膜１６を堆積させるまでは、図２、３に示
した第１及び第２従来例と実質的に同様の工程を実行す
る。
【００２３】しかし、本実施形態では、その後、回転塗
布及び焼成でＳＯＧ膜２５を形成し、タングステンポリ
サイド層１３上のＳｉＮ膜１６の表面が露出するまでＳ
ＯＧ膜２５の全面をエッチバックして、タングステンポ
リサイド層１３間の凹部のみをＳＯＧ膜２５で埋める。
そして、コンタクト孔を形成すべき領域に開口１７ａを
有するレジスト１７をＳＯＧ膜２５及びＳｉＮ膜１６上
に形成する。
布及び焼成でＳＯＧ膜２５を形成し、タングステンポリ
サイド層１３上のＳｉＮ膜１６の表面が露出するまでＳ
ＯＧ膜２５の全面をエッチバックして、タングステンポ
リサイド層１３間の凹部のみをＳＯＧ膜２５で埋める。
そして、コンタクト孔を形成すべき領域に開口１７ａを
有するレジスト１７をＳＯＧ膜２５及びＳｉＮ膜１６上
に形成する。
【００２４】なお、ＳＯＧ膜２５のエッチバック時にレ
ジストをマスクとして用いていないので、レジストがエ
ッチングされて生じるガス等のためにＳｉＮに対するＳ
ＯＧのエッチング選択比が低下することはない。
ジストをマスクとして用いていないので、レジストがエ
ッチングされて生じるガス等のためにＳｉＮに対するＳ
ＯＧのエッチング選択比が低下することはない。
【００２５】次に、ＨＦ０．６重量％、Ｈ2 Ｏ９９．４
重量％の希弗酸で、図１（ｂ）に示す様に、レジスト１
７をマスクにしてＳＯＧ膜２５に対するウエットエッチ
ングを行う。この時のエッチング速度は、ＳＯＧ膜２５
が２００ｎｍ／分であり、ＳｉＮ膜１６が０．５ｎｍ／
分未満である。
重量％の希弗酸で、図１（ｂ）に示す様に、レジスト１
７をマスクにしてＳＯＧ膜２５に対するウエットエッチ
ングを行う。この時のエッチング速度は、ＳＯＧ膜２５
が２００ｎｍ／分であり、ＳｉＮ膜１６が０．５ｎｍ／
分未満である。
【００２６】その後、図１（ｃ）（ｄ）に示す様に、再
び、図２、３に示した第１及び第２従来例と実質的に同
様に、ＳｉＮ膜１６に対するＲＩＥでコンタクト孔２１
を形成し、多結晶Ｓｉ膜２２の堆積及びＲＩＥで配線を
形成する。多結晶Ｓｉ膜２２に対するＲＩＥで配線を形
成した後は、ＳＯＧ膜２５をウエットエッチングで除去
してもよく残存させておいてもよい。
び、図２、３に示した第１及び第２従来例と実質的に同
様に、ＳｉＮ膜１６に対するＲＩＥでコンタクト孔２１
を形成し、多結晶Ｓｉ膜２２の堆積及びＲＩＥで配線を
形成する。多結晶Ｓｉ膜２２に対するＲＩＥで配線を形
成した後は、ＳＯＧ膜２５をウエットエッチングで除去
してもよく残存させておいてもよい。
【００２７】なお、以上の実施形態では、図１（ａ）の
工程において、ＳＯＧ膜２５を選択的に除去するために
ウエットエッチングを行ったが、等方性ドライエッチン
グによってＳＯＧ膜２５を選択的に除去してもよい。ま
た、この図１（ａ）の工程において、ＳｉＮ膜１６の目
減りを許容することができる範囲まで等方性ドライエッ
チングを行い、その後に仕上げとしてウエットエッチン
グを行ってもよい。
工程において、ＳＯＧ膜２５を選択的に除去するために
ウエットエッチングを行ったが、等方性ドライエッチン
グによってＳＯＧ膜２５を選択的に除去してもよい。ま
た、この図１（ａ）の工程において、ＳｉＮ膜１６の目
減りを許容することができる範囲まで等方性ドライエッ
チングを行い、その後に仕上げとしてウエットエッチン
グを行ってもよい。
【００２８】また、以上の実施形態は、ＭＯＳトランジ
スタのソース／ドレインに対するコンタクト孔の形成に
本願の発明を適用したものであるが、ＭＯＳトランジス
タのソース／ドレイン以外の拡散層に対するコンタクト
孔や配線同士のコンタクト孔等の形成にも本願の発明を
適用することができる。
スタのソース／ドレインに対するコンタクト孔の形成に
本願の発明を適用したものであるが、ＭＯＳトランジス
タのソース／ドレイン以外の拡散層に対するコンタクト
孔や配線同士のコンタクト孔等の形成にも本願の発明を
適用することができる。
【００２９】
【発明の効果】本願の発明によるコンタクト孔の形成方
法では、コンタクト孔を形成した後に配線を形成する際
に、配線材料のエッチング残りを防止することができる
ので、このエッチング残りによる配線同士の短絡を防止
することができ、しかも、第２の絶縁膜のエッチングに
よって凸部上の第１の絶縁膜及び下地も同時にエッチン
グされるおそれが少ないので、コンタクト孔を形成した
後に形成する配線と下層の配線との絶縁耐圧を確保し易
くて、信頼性の高い半導体装置を製造することができ
る。
法では、コンタクト孔を形成した後に配線を形成する際
に、配線材料のエッチング残りを防止することができる
ので、このエッチング残りによる配線同士の短絡を防止
することができ、しかも、第２の絶縁膜のエッチングに
よって凸部上の第１の絶縁膜及び下地も同時にエッチン
グされるおそれが少ないので、コンタクト孔を形成した
後に形成する配線と下層の配線との絶縁耐圧を確保し易
くて、信頼性の高い半導体装置を製造することができ
る。
【００３０】また、第２の絶縁膜の除去をウエットエッ
チングで行えば、第２の絶縁膜のエッチングによって凸
部上の第１の絶縁膜及び下地も同時にエッチングされる
おそれが更に少ないので、コンタクト孔を形成した後に
形成する配線と下層の配線との絶縁耐圧を更に確保し易
くて、更に信頼性の高い半導体装置を製造することがで
きる。
チングで行えば、第２の絶縁膜のエッチングによって凸
部上の第１の絶縁膜及び下地も同時にエッチングされる
おそれが更に少ないので、コンタクト孔を形成した後に
形成する配線と下層の配線との絶縁耐圧を更に確保し易
くて、更に信頼性の高い半導体装置を製造することがで
きる。
【図１】本願の発明の一実施形態を工程順に示す側断面
図である。
図である。
【図２】本願の発明の第１従来例を工程順に示す側断面
図である。
図である。
【図３】本願の発明の第２従来例を工程順に示す側断面
図である。
図である。
１４ ＳｉＯ2 膜 １５ ＳｉＯ2 膜 １６ Ｓ
ｉＮ膜 ２１ コンタクト孔 ２５ ＳＯＧ膜
ｉＮ膜 ２１ コンタクト孔 ２５ ＳＯＧ膜
Claims (3)
- 【請求項１】 凸部とこれら凸部同士の間の凹部とを有
する下地上に第１の絶縁膜を形成する工程と、 前記第１の絶縁膜とエッチング特性が異なり且つ前記凹
部のみを埋める第２の絶縁膜を前記第１の絶縁膜上に形
成する工程と、 前記第１の絶縁膜よりもエッチング速度が速い条件で、
コンタクト孔を形成すべき領域から前記第２の絶縁膜を
エッチングで除去する工程と、 前記除去の後に、前記下地よりもエッチング速度が速い
条件で、前記領域から前記第１の絶縁膜をエッチングで
除去して前記コンタクト孔を形成する工程とを具備する
ことを特徴とするコンタクト孔の形成方法。 - 【請求項２】 前記第２の絶縁膜の前記除去をウエット
エッチングで行うことを特徴とする請求項１記載のコン
タクト孔の形成方法。 - 【請求項３】 減圧ＣＶＤ法で堆積させたＳｉＮ膜を前
記第１の絶縁膜として用い、 ＳＯＧ膜を前記第２の絶縁膜として用いることを特徴と
する請求項１記載のコンタクト孔の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6184096A JPH09232573A (ja) | 1996-02-23 | 1996-02-23 | コンタクト孔の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6184096A JPH09232573A (ja) | 1996-02-23 | 1996-02-23 | コンタクト孔の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232573A true JPH09232573A (ja) | 1997-09-05 |
Family
ID=13182698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6184096A Pending JPH09232573A (ja) | 1996-02-23 | 1996-02-23 | コンタクト孔の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232573A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100359166B1 (ko) * | 1999-12-30 | 2002-10-31 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 형성방법 |
| KR100379531B1 (ko) * | 2000-12-29 | 2003-04-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100510998B1 (ko) * | 2000-09-26 | 2005-08-30 | 주식회사 하이닉스반도체 | 스토리지 노드 콘택 형성 방법 |
-
1996
- 1996-02-23 JP JP6184096A patent/JPH09232573A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100359166B1 (ko) * | 1999-12-30 | 2002-10-31 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 형성방법 |
| KR100510998B1 (ko) * | 2000-09-26 | 2005-08-30 | 주식회사 하이닉스반도체 | 스토리지 노드 콘택 형성 방법 |
| KR100379531B1 (ko) * | 2000-12-29 | 2003-04-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4416843B2 (ja) | 集積回路においてトレンチアイソレーション構造を形成する方法 | |
| US6524931B1 (en) | Method for forming a trench isolation structure in an integrated circuit | |
| US20020006715A1 (en) | Method for forming an extended metal gate using a damascene process | |
| US5950104A (en) | Contact process using Y-contact etching | |
| US20060160356A1 (en) | Method for fabricating self-aligned contact hole | |
| JPH10135331A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP4411677B2 (ja) | 半導体装置の製造方法 | |
| JPH09232573A (ja) | コンタクト孔の形成方法 | |
| US6248636B1 (en) | Method for forming contact holes of semiconductor memory device | |
| JP3520697B2 (ja) | 半導体装置及びその製造方法 | |
| US6995062B2 (en) | Method to improve flash forward tunneling voltage (FTV) performance | |
| JPH10214795A (ja) | 半導体装置及びその製造方法 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JPH07176502A (ja) | 半導体装置の製造方法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JP2001102570A (ja) | 半導体トランジスタ及びその製造方法 | |
| KR20000027911A (ko) | 반도체 장치의 콘택 형성 방법 | |
| JP2647026B2 (ja) | 半導体装置の製造方法 | |
| JPH0358531B2 (ja) | ||
| JPH028451B2 (ja) | ||
| JPS60103615A (ja) | 半導体装置 | |
| JPH1022233A (ja) | 半導体装置の製造方法 | |
| JPH07147323A (ja) | 半導体装置の製造方法 | |
| JPH08236477A (ja) | 半導体装置の製造方法 | |
| JPH10189955A (ja) | 半導体装置およびその製造方法 |