JP2008047880A

JP2008047880A - 半導体素子のヒューズボックス及びその形成方法

Info

Publication number: JP2008047880A
Application number: JP2007178651A
Authority: JP
Inventors: Kwang-Kyu Bang; 光奎方; Shoken Sai; 鍾賢崔
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2006-08-11
Filing date: 2007-07-06
Publication date: 2008-02-28
Anticipated expiration: 2027-07-06
Also published as: US20080036031A1; KR100790995B1; US7888770B2; JP5459941B2; US20110101495A1

Abstract

【課題】半導体素子のヒューズボックス及びその形成方法を提供する。
【解決手段】第１ヒューズは、一方向に配列されて第１カッティング軸を有し、第１ヒューズピッチを有する第１部分、第１ヒューズピッチより小さな第２ヒューズピッチを有する第２部分、第１部分と第２部分を電気的に連結する第３部分を備える。第２ヒューズは、一方向に配列されて第２カッティング軸を有し、第１ヒューズピッチを有する第１部分、第１ヒューズピッチより小さな第２ヒューズピッチを有する第２部分、第１部分と第２部分を電気的に連結する第３部分を備える。第３ヒューズは、第１または第２カッティング軸のうち一つのカッティング軸を有し、一方向に配列されて第１ヒューズピッチを有する第１パターン、第１ヒューズピッチより小さな第２ヒューズピッチを有し、第１または第２ヒューズをバイパスするように配列された第２パターンを備える。
【選択図】図２Ａ

Description

本発明は、半導体素子のヒューズボックスに係り、さらに具体的には、カッティング軸を減少させることができるバイパス構造を有する半導体素子のヒューズボックス及びその形成方法に関する。

半導体メモリ素子の急激な高集積化によって、半導体メモリ素子の製造工程中にメモリセルの欠陥発生可能性が増加する。欠陥メモリセルを救済しなければ、そのような半導体素子の生産収率が低下する。したがって、多様な冗長回路を備える多くのリペア方法とメカニズムが提案された。リペア方法の一部は、本質的にメモリセルアレイ内の欠陥メモリセルを代替させることである。すなわち、所定のテスト工程を通じて欠陥メモリセルが確認されれば、冗長回路内のメモリセルで前記欠陥メモリセルを代替させる。欠陥メモリセルの物理的な除去と冗長メモリセルへの代替は、ヒューズボックス内に含まれたヒューズを使用して行われうる。ヒューズボックス回路は、一般的に半導体メモリ素子の周辺回路領域にリペア方法によって提供される。ヒューズボックス内のヒューズを選択的にカッティングして、欠陥メモリセルを代替できる。

図１Ａは、従来の半導体素子に発生した不良をリペアするのに使われるヒューズボックスの平面図を示す図である。ヒューズボックス１０は、一定ピッチＰをおいて配列されるヒューズ１５の配列を備える。レーザーによるカッティングを容易ならしめるために前記ヒューズ１５は、ヒューズ開口領域１３を介して露出される。前記ヒューズ１５は、一定の直径、すなわちスポットサイズＳを有するレーザービーム１７を照射してカッティングする。ヒューズ１５は、導電状態を維持し、カッティングEより断線されて非導電状態となる。

前記ヒューズ１５は、一定幅Ｗを有するトレースとして形成され、前記隣接するように配列されるヒューズ１５間には、一定間隔、すなわち、一定ヒューズピッチＰが維持される。ヒューズの幅Ｗは、レーザーエネルギーを吸収できるように、レーザービーム１７のスポットサイズに比例するサイズを有する。また、ヒューズピッチＰは、レーザービーム１７の位置精度Ａの誤差範囲より大きいことが望ましい。半導体素子の集積度が増加するにつれて、多様なリペア方法及びメカニズムに関係するヒューズの数が増加する。全てのものが同一である状態で、ヒューズ数の増加は、隣接するヒューズを分離させるヒューズピッチＰの減少及び／または各ヒューズの幅Ｗの減少をもたらす。したがって、隣接するヒューズのカッティング時に、ヒューズが損傷されうる。

隣接するヒューズの損傷を防止するために、従来の改善されたヒューズボックスが提案された。このようなヒューズボックスは、ヒューズ開口領域で相対的に大きいヒューズピッチを有するヒューズを含む。前記ヒューズボックスで、ヒューズは、ヒューズ開口領域で相対的に大きい第１ヒューズピッチが、印加されたレーザーの位置精度の誤差範囲より大きく配列される。相対的に狭い第２ヒューズピッチは、開口領域以外で使われて、ヒューズが多発的に配列される。前記ヒューズ開口領域は、ヒューズの効果的なヒューズカッティングを容易ならしめるために（すなわち、カッティングレーザーに複数のヒューズが露出されるように）、特別にデザインされる。ヒューズ開口領域以外ではヒューズカッティングが行われず、ヒューズは露出される必要がない。

従来の改善されたヒューズボックスでは、前記ヒューズがヒューズ開口領域で相対的に大きい第１ピッチで配列されて、隣接して配列されたヒューズの損傷なしに、レーザーによるヒューズカッティングが容易になる。しかし、前記ヒューズ開口領域以外のヒューズが多発的に配列された領域では、近いヒューズカッティング時に発生した熱によってヒューズが溶融される。図１Ｂは、隣接する２つのヒューズをショートさせるブリッジ１９の実際イメージである。ブリッジ１９は、ヒューズカッティングによる近い熱によって溶融されたヒューズメタルにより引き起こされる。

また、前記従来の改善されたヒューズボックスでは、ヒューズが複数のカッティング軸を有するように配列され、前記カッティング軸が増加すればするほど、前記ヒューズ開口領域での第１ヒューズピッチが増加する。このようなカッティング軸の増加は、ヒューズ開口領域内にレーザービームを整列させるためのレーザービームの位置整列時間を増加させる。このような位置整列時間の増加は、ヒューズカッティング工程を遅らせる。したがって、ヒューズカッティング工程に対する半導体メモリ素子のスループット向上のためには、カッティング軸を減少させる必要がある。

本発明が解決しようとする技術的課題は、カッティング軸を減少させてスループットを向上させることができる半導体素子のヒューズ構造及びその製造方法を提供することである。

前記の本発明の技術的課題を達成するために、本発明の一見地によれば、複数の第１ヒューズを備える第１ヒューズ群、複数の第２ヒューズを備える第２ヒューズ群、及び複数の第３ヒューズを備える第３ヒューズ群を備える半導体素子を提供する。前記第１ヒューズ群の第１ヒューズは、第１方向に配列されて第１カッティング軸を有し、第１ヒューズピッチを有する第１部分、前記第１ヒューズピッチより小さな第２ヒューズピッチを有する第２部分、及び前記第１部分と前記第２部分とを連結する第３部分を備える。前記第２ヒューズ群の第２ヒューズは、前記第１方向に配列されて第２カッティング軸を有し、第１ヒューズピッチを有する第１部分、前記第１ヒューズピッチより小さな第２ヒューズピッチを有する第２部分、及び前記第１部分と前記第２部分とを連結する第３部分を備える。前記第３ヒューズ群の第３ヒューズは、前記第１カッティング軸または前記第２カッティング軸のうち一つのカッティング軸を有し、前記第１方向に配列されて第１ヒューズピッチを有する第１パターン、第２方向に配列されて前記第１ヒューズピッチより小さな第２ヒューズピッチを有し、前記第１ヒューズまたは第２ヒューズをバイパスするように配列された第２パターンを備える。

本発明の他の見地による半導体素子のヒューズボックスは、半導体基板、前記半導体基板上に第２ヒューズピッチを持って配列される複数の第３ヒューズ群の第２パターン、及び前記第３ヒューズ群の前記第２パターン及び前記半導体基板上に形成され、前記第３ヒューズ群の前記第２パターンの一部分を露出させるコンタクトを備えた第１絶縁膜を備える。前記第１絶縁膜上に複数の第１ヒューズが配列されるが、各第１ヒューズは、第１ヒューズピッチを有する第１部分、前記第１ヒューズピッチより小さな第２ヒューズピッチを有する第２部分、及び前記第１部分と前記第２部分とを連結する第３部分を備える。前記第１絶縁膜上に複数の第２ヒューズが配列されるが、各第２ヒューズは、第１ヒューズピッチを有する第１部分、前記第１ヒューズピッチより小さな第２ヒューズピッチを有する第２部分、及び前記第１部分と前記第２部分とを連結する第３部分を備える。前記第１絶縁膜上に前記複数の第３ヒューズ群の第１パターンが配列されるが、各第１パターンは、前記コンタクトを介して前記第２パターンと電気的に連結され、第２ヒューズピッチより大きい第１ヒューズピッチを有する。

本発明のさらに他の見地による半導体素子のヒューズボックスの製造方法は、半導体基板上に第２ヒューズピッチを持って配列される複数の第３ヒューズ群の第２パターンを形成し、前記第３ヒューズ群の前記第２パターン及び前記半導体基板上に第１絶縁膜を形成する。前記第１絶縁膜をエッチングして、前記第３ヒューズ群の前記第２パターンの一部分を選択的に露出させるコンタクトを形成する。前記第１絶縁膜上に、第１ヒューズピッチを有する第１部分、前記第１ヒューズピッチより小さな第２ヒューズピッチを有する第２部分、及び前記第１部分と前記第２部分とを連結する第３部分をそれぞれ備える複数の第１ヒューズと、第１ヒューズピッチを有する第１部分、前記第１ヒューズピッチより小さな第２ヒューズピッチを有する第２部分、及び前記第１部分と前記第２部分とを連結する第３部分をそれぞれ備える複数の第２ヒューズと、前記コンタクトを介して前記第２パターンと電気的に連結され、第２ヒューズピッチより大きい第１ヒューズピッチを持って一方向に配列される前記複数の第３ヒューズ群の第１パターンとを形成する。

本発明の実施形態によれば、ヒューズをバイパス形態に配列することで、レーザーカッティング時に発生した熱によって隣接して配列されるヒューズ束の損傷を防止でき、カッティング軸を減少させてスループットを向上させることができる。

以下、添付した図面に基づき、本発明の望ましい実施形態を説明する。しかし、本発明の実施形態は、色々な他の形態に変形でき、本発明の範囲が後述する実施形態によって限定されると解釈されてはならない。本発明の実施形態は、当業者に本発明をさらに完全に説明するために提供されるものである。したがって、図面での要素の形状などは、さらに明確な説明を強調するために誇張したものであり、図面上で同一符号で表示された要素は同一要素を意味する。

図２Ａは、本発明の一実施形態による半導体素子のヒューズボックスの平面図を示す図である。図２Ｂは、図２ＡのＢ−Ｂ線による半導体素子のヒューズボックスの断面図を示す図である。図２Ａ及び図２Ｂを参照すれば、ヒューズボックスは、第１カッティング軸Ｃ１を有する複数の第１ヒューズ１４０ａが配列された第１ヒューズ群１４０、第２カッティング軸Ｃ２を有する複数の第２ヒューズ１５０ａが配列された第２ヒューズ群１５０、及び前記第１カッティング軸Ｃ１または第２カッティング軸Ｃ２を有する複数の第３ヒューズ１２０ａが配列された第３ヒューズ群１２０を備える。前記第１ヒューズ群１４０と第２ヒューズ群１５０とは、１８０°で互いに対称をなして配列される。各第１ないし第３ヒューズ群１４０、１５０、１２０の第１ないし第３ヒューズ１４０ａ、１５０ａ、１２０ａは、前記ヒューズ開口領域１０１以外で相対的に狭い第２ヒューズピッチのヒューズ束形態に配列される。

すなわち、ヒューズボックスは、第１ないし第３ヒューズ１４０ａ、１５０ａ、１２０ａのカッティング部分を露出させるヒューズ開口領域１０１と、ヒューズ１４０ａ、１５０ａ、１２０ａが露出されないヒューズ非開口領域１０５と、前記ヒューズ開口領域１０１と前記ヒューズ非開口領域１０５とを連結させるヒューズ連結領域１０３とに分けられる。第１ヒューズ群１４０の場合、第１ヒューズ１４０ａは、前記ヒューズ開口領域１０１で第１ヒューズピッチＷ４５を有する第１部分１４５、前記ヒューズ非開口領域１０５で第２ヒューズピッチＷ４１を有する第２部分１４１、及び前記ヒューズ連結領域１０３で前記第１部分１４５と第２部分１４１とを連結させる第３部分１４３を備える。前記第２ヒューズ群１５０の場合、第２ヒューズ１５０ａは、前記ヒューズ開口領域１０１で第１ヒューズピッチＷ５５を有する第１部分１５５、前記ヒューズ非開口領域１０５で第２ヒューズピッチＷ５１を有する第２部分１５１、及び前記ヒューズ連結領域１０３で前記第１部分１５５と第２部分１５１とを連結させる第３部分１５３を備える。

第１ヒューズ群１４０の第１ヒューズピッチＷ４５は、第２ヒューズ群１５０の第１ヒューズピッチＷ５５と同一であり、第１ヒューズ群１４０の第２ヒューズピッチＷ４１は、第２ヒューズ群１５０の第２ヒューズピッチＷ５１と同一である。前記第１及び第２ヒューズ群１４０、１５０の第１ヒューズピッチＷ４５、Ｗ５５は、前記第１及び第２ヒューズ群１４０、１５０の第２ヒューズピッチＷ４１、Ｗ５１より大きい値を有する。前記第１ヒューズ群１４０の第１ヒューズピッチＷ４５と第２ヒューズ群１５０の第１ヒューズピッチＷ５５とは、レーザーカッティング時に位置精度Ａの誤差範囲より大きい値を有することが望ましく、第１ヒューズ群１４０の第２ヒューズピッチＷ４１と第２ヒューズ群１５０の第２ヒューズピッチＷ５１とは、半導体素子の製造工程で許容される最小値（すなわち、与えられた工程仮定下で予見できる最も狭いピッチ）を有することが望ましい。

第３ヒューズ群１２０の場合、第３ヒューズ１２０ａは、前記ヒューズ開口領域１０１で第１ヒューズピッチＷ２５を有する第１パターン１２５、及び前記ヒューズ非開口領域１０５で第２ヒューズピッチＷ２１を有する第２パターン１２１を備える。前記第３ヒューズ群１２０の第３ヒューズ１２０ａは、前記第１ヒューズ群１４０または第２ヒューズ群１５０に対してバイパス構造を有する。第１ヒューズ群１４０の第１ヒューズ１４０ａと第２ヒューズ群１５０の第２ヒューズ１５０ａとが、第２絶縁膜１３０上に形成される一方、第３ヒューズ群１２０の第３ヒューズ１２０ａのうち第２パターン１２１は、前記第１絶縁膜１１０上に形成され、第１パターン１２５は、前記第２絶縁膜１３０上に形成され、前記第１パターン１２５と第２パターン１２１とは、コンタクト１３３を介して連結される。前記第２パターン１２１は、バイパス形態を有するので、前記ヒューズ非開口領域１０５で前記第２ヒューズ群１５０の第２ヒューズ１５０ａの第２部分１５１とオーバーラップされて配列される。

第３ヒューズ群１２０の第１ヒューズピッチＷ２５は、第１ヒューズ群１４０の第１ヒューズピッチＷ４５及び第２ヒューズ群１５０の第１ヒューズピッチＷ５５と同一であり、前記第３ヒューズ群１２０の第２ヒューズピッチＷ２１は、前記第１ヒューズ群１４０の第２ヒューズピッチＷ４１及び第２ヒューズ群１５０の第２ヒューズピッチＷ５１と同一である。前記第３ヒューズ群１２０は、前記第２ヒューズ群１５０と同じカッティング軸Ｃ１を有するように配列されたが、第１ヒューズ群１４０と同じカッティング軸Ｃ２を有するように配列されるか、または前記第１ヒューズ群１４０と同じカッティング軸Ｃ２に配列されると同時に第２ヒューズ群１５０と同じカッティング軸Ｃ１に配列されてもよい。前記第３ヒューズ群１２０の第２パターン１２１が前記第１ヒューズ群１４０及び第２ヒューズ群１５０に対してバイパスされる構造は、前記図２Ａ及び図２Ｂの配列構造に限定されず、多様に変形可能である。

ここで、カッティング軸Ｃ１、Ｃ２に配列されたヒューズは、同一軸のレーザービームによってカッティングされるヒューズを意味する。

前記ヒューズ開口領域１０１により露出される第１部分１４５、１５５と第１パターン１２５とを除外した前記第１ないし第３ヒューズ群１４０、１５０、１２０を覆うように、第２絶縁膜１３０上には、第３絶縁膜１６０とメタルキャッピング層１７０とが形成される。前記キャッピング層１７０のうち、前記連結領域１０３に対応する部分には、パッシベーション膜１８０が形成される。前記パッシベーション膜１８０は、窒化膜を含む。前記パッシベーション膜１８０の下部には、第４絶縁膜として層間絶縁膜が介在されてもよい。

図３Ａないし図１１Ａは、本発明の実施形態による半導体素子のヒューズボックス形成方法を説明するための平面図である。図３Ｂないし図１１Ｂは、図３Ａないし図１１ＡのＢ−Ｂ線による半導体素子のヒューズボックス形成方法を説明するための断面図である。

図３Ａ及び図３Ｂを参照すれば、半導体基板１００上に第１絶縁膜１１０を形成する。前記第１絶縁膜１１０は、層間絶縁膜として酸化膜を含む。前記第１絶縁膜は、第１層間絶縁膜、第２層間絶縁膜及び第３層間絶縁膜を含んでもよい。一例として、前記第１層間絶縁膜は、例えば２５００−３５００Åの厚さに形成できる。前記第２層間絶縁膜は、多層膜を含んでもよく、例えば２５００−３５００Å／５５０−６５０Å／１４５０−１５５０Åの厚さに形成できる。前記第３層間絶縁膜は、２５０００−３５０００Åの厚さに形成できる。

図４Ａ及び図４Ｂを参照すれば、前記第１絶縁膜１１０上に第１金属膜を蒸着する。前記第１金属膜は、例えば、Ａｌ膜を約４５００−５５００Åの厚さに形成できる。前記第１金属膜を形成する前に、バリア膜としてＴｉ／ＴｉＮ膜を４５００−５５００Åの厚さに形成してもよい。前記第１金属膜をパターニングして第３ヒューズ１２０ａの第２パターン１２１を形成する。前記第３ヒューズ１２０ａの第２パターン１２１は、ヒューズ開口領域１０１により露出されないので、半導体製造工程で許容される最小ヒューズピッチ（図２ＡのＷ２１）を有するように形成することが望ましい。このとき、図示してはいないが、メモリセル領域では、第１金属配線が形成されてもよい。また、前記第３ヒューズ１２０ａの第２パターン１２１は、ポリシリコン膜を含んでもよい。

図５Ａ及び図５Ｂを参照すれば、前記第３ヒューズ１２０ａの第２パターン１２１を覆うように、前記第１絶縁膜１１０上に第２絶縁膜１３０を形成する。前記第２絶縁膜１３０は、層間絶縁膜として酸化膜を含んでもよい。前記第２絶縁膜１３０は、上部層間絶縁膜と下部層間絶縁膜とを含んでもよい。例えば、前記下部層間絶縁膜は、それぞれ４５０−５５０Å／４５００−５５００Åの厚さを有する多層膜を含んでもよい。前記上部層間絶縁膜は、２５００−３５００Åの厚さを有するように形成してもよい。

図６Ａ及び図６Ｂを参照すれば、前記第２絶縁膜１３０をエッチングして、前記第３ヒューズ１２０ａの第２パターン１２１を露出させるコンタクト１３３を形成する。図示してはいないが、前記コンタクト１３３は、メモリセル領域の第１金属配線の一部分をオープンさせるビアの形成時に同時に形成されてもよい。

図７Ａ及び図７Ｂを参照すれば、前記第２絶縁膜１３０上に前記コンタクト１３３を埋め込むように、第２金属膜を蒸着する。前記第２金属膜は、例えばＡｌ膜を５５００−６５００Åの厚さに形成できる。前記金属膜の下部にバリア膜としてＴｉ／ＴｉＮ膜を１５００−２５００Åの厚さに形成できる。他の例として、前記コンタクト１３３にコンタクトプラグを形成した後、前記第２絶縁膜１３０上に第２金属膜を蒸着してもよい。前記第２金属膜をパターニングして、前記第１ヒューズ群１４０の第１ヒューズ１４０ａ、前記第２ヒューズ群１５０の第２ヒューズ１５０ａ、及び第３ヒューズ群１２０の第３ヒューズ１２０ａの第１パターン１２５を形成する。このとき、図示してはいないが、メモリセル領域に第２金属配線が形成されてもよい。また、前記第３ヒューズ１２０ａの第１パターン１２５は、ポリシリコン膜を含んでもよい。

前記第３ヒューズ１２０ａの第１パターン１２５と第２パターン１２１とが、前記コンタクト１３３を介して電気的に連結され、前記第３ヒューズ１２０ａは、バイパス形態を有する。また図２Ａを参照すれば、前記第１ヒューズ１４０ａは、第１部分１４５が第１ヒューズピッチＷ４５を有し、第２部分１４１が第２ヒューズピッチＷ４１を有するように配列される。前記第２ヒューズ１５０ａは、第１部分１５５が第１ヒューズピッチＷ５５を有し、第２部分１５１は、第２ヒューズピッチＷ５１を有するように配列される。前記第２ヒューズ１５０ａの第２部分１５１と前記第３ヒューズ１２０ａの第２部分１２１とは、完全にオーバーラップされるように配列されうる。

図８Ａ及び図８Ｂを参照すれば、前記第１ヒューズ群１４０、第２ヒューズ群１５０、第３ヒューズ群１２０、及び前記第２絶縁膜１３０上に第３絶縁膜１６０を蒸着する。前記第３絶縁膜１６０は、層間絶縁膜として酸化膜を含む。前記第３絶縁膜１６０は、上部層間絶縁膜と下部層間絶縁膜とを含んでもよい。上部層間絶縁膜と下部層間絶縁膜とをそれぞれ、例えば６０００−７０００Åと６５００−７５００Åの厚さに形成してもよい。

図９Ａ及び図９Ｂを参照すれば、前記第３絶縁膜１６０上に第３金属膜を蒸着する。第３金属膜は、例えばＡｌ膜を６５００−７５００Åの厚さに形成できる。前記第３金属膜の下部にＴｉ／ＴｉＮ膜と同じバリア膜を形成してもよい。前記第３金属膜をパターニングして、キャッピング層１７０を形成する。前記キャッピング層１７０は、前記ヒューズ１２０ａ、１４０ａ、１５０ａが小さな第２ヒューズピッチＷ２１、Ｗ４１、Ｗ５１を有し、束に配列される部分に対応する第３絶縁膜１６０は覆い、前記ヒューズ１２０ａ、１４０ａ、１５０ａが大きな第１ヒューズピッチＷ２５、Ｗ４５、Ｗ５５に配列された部分に対応する第３絶縁膜は露出させるように形成される。このとき、図示してはいないが、メモリセル領域に第３金属配線が形成されてもよい。

図１０Ａ及び図１０Ｂを参照すれば、前記キャッピング層１７０及び前記第３絶縁膜１６０上に第４絶縁膜１８０を形成する。前記第４絶縁膜１８０は、パッシベーション膜として、例えば窒化膜を５５００−６５００Åの厚さに形成できる。前記第４絶縁膜１８０は、層間絶縁膜とパッシベーション膜とを含んでもよい。前記層間絶縁膜は、酸化膜を含む。前記層間絶縁膜は、上部層間絶縁膜と下部層間絶縁膜とを含み、それぞれ例えば６０００−７０００Åと７５００−８５００Åの厚さに形成できる。

図１１Ａ及び図１１Ｂを参照すれば、前記第４絶縁膜１８０と第３絶縁膜１６０とをパターニングして、前記第４絶縁膜１８０を前記ヒューズ連結領域１０３に対応するキャッピング層１７０上にのみ残し、また前記第１ないし第３ヒューズ１４０ａ、１５０ａ、１２０ａの第１部分１４５、１５５と、第１パターン１２５を露出させるヒューズ開口領域１０１とを形成する。このとき、前記キャッピング層１７０は、前記ヒューズ開口領域１０１を形成する第３絶縁膜１６０のエッチング工程時、エッチングマスクとして作用する。続いて、レーザーによるカッティングが容易なように、前記ヒューズ開口領域１０１によって露出された第１及び第２ヒューズ１４０ａ、１５０ａの第１部分１４５、１５５、及び第３ヒューズ１２０ａの第１パターン１２５を一部分エッチングする。

図１２Ａは、リペア後の本発明のバイパス構造を有するヒューズを備える半導体素子のヒューズボックスの平面を示す写真であり、図１２Ｂは、図１２Ａのヒューズをリペアした後のヒューズボックスの断面を示す写真である。図１２Ａ及び図１２Ｂを参照すれば、ヒューズボックス２０のヒューズ２５が配列されて、ヒューズ開口領域２３を介して露出される。図面符号２７は、レーザーカッティング工程によるヒューズ２５のカッティング部分を示す。前記ヒューズ２５のカッティングによってヒューズ非開口領域に配列されるヒューズ２９が損傷されていないことが分かる。

以上、本発明を望ましい実施形態を参照して説明したが、当業者ならば、特許請求の範囲に記載された本発明の技術的思想及び領域から逸脱しない範囲内で多様に修正及び変形が可能であるということが理解できるであろう。

本発明は、半導体素子関連の技術分野に好適に用いられる。

従来の半導体素子のヒューズボックスの平面図である。従来の半導体素子のヒューズボックスでレーザー切断時にブリッジが発生することを示す図である。本発明の実施形態による半導体素子のヒューズボックスの平面図である。図２ＡのＢ−Ｂ線による半導体素子のヒューズボックスの断面図である。本発明の実施形態による半導体素子のヒューズボックスの製造方法を説明するための平面図である。図３ＡのＢ−Ｂ線による半導体素子のヒューズボックスの製造方法を説明するための断面図である。本発明の実施形態による半導体素子のヒューズボックスの製造方法を説明するための平面図である。図４のＢ−Ｂ線による半導体素子のヒューズボックスの製造方法を説明するための断面図である。本発明の実施形態による半導体素子のヒューズボックスの製造方法を説明するための平面図である。図５ＡのＢ−Ｂ線による半導体素子のヒューズボックスの製造方法を説明するための断面図である。本発明の実施形態による半導体素子のヒューズボックスの製造方法を説明するための平面図である。図６ＡのＢ−Ｂ線による半導体素子のヒューズボックスの製造方法を説明するための断面図である。本発明の実施形態による半導体素子のヒューズボックスの製造方法を説明するための平面図である。図７ＡのＢ−Ｂ線による半導体素子のヒューズボックスの製造方法を説明するための断面図である。本発明の実施形態による半導体素子のヒューズボックスの製造方法を説明するための平面図である。図８ＡのＢ−Ｂ線による半導体素子のヒューズボックスの製造方法を説明するための断面図である。本発明の実施形態による半導体素子のヒューズボックスの製造方法を説明するための平面図である。図９ＡのＢ−Ｂ線による半導体素子のヒューズボックスの製造方法を説明するための断面図である。本発明の実施形態による半導体素子のヒューズボックスの製造方法を説明するための平面図である。図１０ＡのＢ−Ｂ線による半導体素子のヒューズボックスの製造方法を説明するための断面図である。本発明の実施形態による半導体素子のヒューズボックスの製造方法を説明するための平面図である。図１１ＡのＢ−Ｂ線による半導体素子のヒューズボックスの製造方法を説明するための断面図である。リペア後の本発明のバイパス構造を有するヒューズを備える半導体素子のヒューズボックスの平面を示す写真である。図１２Ａのヒューズをリペアした後のヒューズボックスの断面を示す写真である。

符号の説明

１２０、１４０、１５０ヒューズ群
１１０、１３０、１６０層間絶縁膜
１２０ａ、１４０ａ、１５０ａヒューズ
１７０キャッピング層
１８０パッシベーション膜
１０１ヒューズ開口領域

Claims

第１方向に配列されて第１カッティング軸を有する複数の第１ヒューズを備えるが、各第１ヒューズは、第１ヒューズピッチを有する第１部分、前記第１ヒューズピッチより小さな第２ヒューズピッチを有する第２部分、及び前記第１部分と前記第２部分とを連結する第３部分を備える第１ヒューズ群と、
前記第１方向に配列されて第２カッティング軸を有する複数の第２ヒューズを備えるが、各第２ヒューズは、第１ヒューズピッチを有する第１部分、前記第１ヒューズピッチより小さな第２ヒューズピッチを有する第２部分、及び前記第１部分と前記第２部分とを連結する第３部分を備える第２ヒューズ群と、
複数の第３ヒューズを備えるが、各第３ヒューズは、前記第１カッティング軸または前記第２カッティング軸のうち一つのカッティング軸を有し、前記第１方向に配列されて第１ヒューズピッチを有する第１パターンと、第２方向に配列されて前記第１ヒューズピッチより小さな第２ヒューズピッチを有し、前記第１ヒューズまたは前記第２ヒューズをバイパスするように配列された第２パターンとを備える第３ヒューズ群と、を備える半導体素子のヒューズボックス。
前記第１ヒューズ群の前記第１ヒューズの前記第１部分と前記第２ヒューズ群の前記第２ヒューズの前記第２部分とは、前記第１方向に平行に配列され、前記第１ヒューズ群の前記第１ヒューズの前記第２部分と前記第２ヒューズ群の前記第２ヒューズの前記第１部分とは、前記第１方向に平行に配列され、
前記第３ヒューズ群の前記第３ヒューズの前記第１パターンは、前記第１ヒューズの前記第１部分または前記第２ヒューズの前記第１部分と平行に、前記第１方向に配列されることを特徴とする請求項１に記載の半導体素子のヒューズボックス。
前記第１ヒューズの前記第１ヒューズピッチは、前記第２ヒューズの前記第１ヒューズピッチ及び前記第３ヒューズの前記第１ヒューズピッチと同一であり、前記第１ヒューズの前記第２ヒューズピッチは、前記第２ヒューズの前記第２ヒューズピッチ及び前記第３ヒューズの前記第２ヒューズピッチと同一であることを特徴とする請求項２に記載の半導体素子のヒューズボックス。
前記第１ヒューズ群の前記第１ヒューズの前記第１部分が、前記第１カッティング軸に配列され、前記第２ヒューズ群の前記第２ヒューズの前記第１部分が、前記第２カッティング軸に配列され、前記第３ヒューズ群の前記第３ヒューズの前記第１パターンが、前記第１または前記第２カッティング軸のうち前記一つのカッティング軸に配列されることを特徴とする請求項３に記載の半導体素子のヒューズボックス。
前記第３ヒューズ群の前記第１パターンと前記第２パターンとは、コンタクトを介して連結されることを特徴とする請求項１に記載の半導体素子のヒューズボックス。
半導体基板上に配列されて、第２ヒューズピッチを有する第３ヒューズ群の第２パターンと、
前記第３ヒューズ群の前記第２パターン上に形成される第１絶縁膜と、
前記第３ヒューズ群の前記第２パターンの一部分を選択的に露出させるコンタクトと、
前記第１絶縁膜上に配列され、各第１ヒューズが第１ヒューズピッチを有する第１部分、前記第１ヒューズピッチより小さな第２ヒューズピッチを有する第２部分、及び前記第１部分と前記第２部分とを連結する第３部分を備える第１ヒューズ群と、
前記第１絶縁膜上に配列され、各第２ヒューズが第１ヒューズピッチを有する第１部分、前記第１ヒューズピッチより小さな第２ヒューズピッチを有する第２部分、及び前記第１部分と前記第２部分とを連結する第３部分を備える第２ヒューズ群と、
前記第１絶縁膜上に配列され、前記コンタクトを介して前記第３ヒューズ群の前記第２パターンと連結され、第１ヒューズピッチを有する前記第３ヒューズ群の第１パターンと、を備える半導体素子のヒューズボックス。
前記第１ないし第３ヒューズ群の各ヒューズは、金属膜またはポリシリコン膜を含むことを特徴とする請求項６に記載の半導体素子のヒューズボックス。
前記第３ヒューズ群の前記第２パターンは、前記第１ヒューズの前記第２部分または前記第２ヒューズの前記第２部分に対応して配列されることを特徴とする請求項６に記載の半導体素子のヒューズボックス。
前記第１ヒューズ群の各ヒューズの前記第１部分と前記第２ヒューズ群の各ヒューズの前記第２部分とは、前記第１方向に平行に配列され、前記第１ヒューズ群の各ヒューズの前記第２部分と前記第２ヒューズ群の各ヒューズの前記第１部分とは、前記第１方向に平行に配列され、
前記第３ヒューズ群の各ヒューズの前記第１パターンは、前記第１ヒューズ群の各ヒューズの前記第１部分または前記第２ヒューズ群の各ヒューズの前記第１部分と平行に、前記第１方向に配列されることを特徴とする請求項６に記載の半導体素子のヒューズボックス。
前記第１ヒューズ群の各ヒューズの前記第１ヒューズピッチは、前記第２ヒューズ群の各ヒューズの前記第１ヒューズピッチ及び前記第３ヒューズ群の各ヒューズの前記第１ヒューズピッチと同一であり、前記第１ヒューズ群の各ヒューズの前記第２ヒューズピッチは、前記第２ヒューズ群の各ヒューズの前記第２ヒューズピッチ及び前記第３ヒューズ群の各ヒューズの前記第２ヒューズピッチと同一であることを特徴とする請求項９に記載の半導体素子のヒューズボックス。
前記第１絶縁膜上に形成される第２絶縁膜と、
前記第２絶縁膜上に形成され、前記第１ヒューズ群の各ヒューズの前記第１部分、前記第２ヒューズ群の各ヒューズの前記第１部分、及び前記第３ヒューズ群の各ヒューズの前記第１パターンの一部を露出させるヒューズ開口領域が形成されたキャッピング層と、をさらに備えることを特徴とする請求項６に記載の半導体素子のヒューズボックス。
前記キャッピング層は、金属膜を含むことを特徴とする請求項１１に記載の半導体素子のヒューズボックス。
前記キャッピング層上に、前記第１ヒューズ群及び前記第２ヒューズ群の各ヒューズの前記第３部分に対応して形成されたパッシベーション膜をさらに備えることを特徴とする請求項１１に記載の半導体素子のヒューズボックス。
前記パッシベーション膜は、窒化膜を含むことを特徴とする請求項１３に記載の半導体素子のヒューズボックス。
半導体基板上に第２ヒューズピッチを有する第３ヒューズ群の第２パターンを形成する段階と、
前記第３ヒューズ群の前記第２パターン上に第１絶縁膜を形成する段階と、
前記第１絶縁膜をエッチングして、前記第３ヒューズ群の前記第２パターンの一部分を選択的に露出させるコンタクトを形成する段階と、
前記第１絶縁膜上に各ヒューズが第１ヒューズピッチを有する第１部分、前記第１ヒューズピッチより小さな第２ヒューズピッチを有する第２部分、及び前記第１部分と前記第２部分とを連結する第３部分を備える第１ヒューズ群と、各ヒューズが第１ヒューズピッチを有する第１部分、第２ヒューズピッチを有する第２部分、及び前記第１部分と前記第２部分とを連結する第３部分を備える第２ヒューズ群と、前記コンタクトを介して前記第２パターンと電気的に連結され、前記第２ヒューズピッチより大きい第１ヒューズピッチを有し、前記第１方向に配列される前記第３ヒューズ群の第１パターンとを形成する段階を含む半導体素子のヒューズボックス形成方法。
前記第１ヒューズ群、前記第２ヒューズ群及び前記第３ヒューズ群の各ヒューズは、金属膜またはポリシリコン膜を含むことを特徴とする請求項１５に記載の半導体素子のヒューズボックス形成方法。
前記第３ヒューズ群の各ヒューズの前記第２パターンは、前記第１ヒューズの前記第２部分または前記第２ヒューズの前記第２部分に対応して形成されることを特徴とする請求項１５に記載の半導体素子のヒューズボックス形成方法。
前記第１ヒューズの前記第１部分と前記第２ヒューズの前記第２部分とは平行に配列され、前記第１ヒューズの前記第２部分と前記第２ヒューズの前記第１部分とは平行に配列され、
前記第３ヒューズの前記第１パターンは、前記第１ヒューズの前記第２部分または前記第２ヒューズの前記第２部分と平行に配列されることを特徴とする請求項１５に記載の半導体素子のヒューズボックス形成方法。
前記第１ヒューズの前記第１ヒューズピッチは、前記第２ヒューズの前記第１ヒューズピッチ及び前記第３ヒューズの前記第１ヒューズピッチと同一であり、前記第１ヒューズの前記第２ヒューズピッチは、前記第２ヒューズの前記第２ヒューズピッチ及び前記第３ヒューズの前記第２ヒューズピッチと同一であることを特徴とする請求項１８に記載の半導体素子のヒューズボックス形成方法。
前記第１絶縁膜上に第２絶縁膜を形成する段階と、
前記第２絶縁膜上に前記第１ヒューズ群の各ヒューズの前記第１部分、前記第２ヒューズ群の各ヒューズの前記第１部分、及び前記第３ヒューズ群の各ヒューズの前記第１パターンの一部を露出させるヒューズ開口領域が形成されたキャッピング層を形成する段階と、
前記キャッピング層上に第３絶縁膜を形成する段階と、
前記第３絶縁膜と前記第２絶縁膜とをエッチングして、前記キャッピング層のうち、前記第１ヒューズ群及び前記第２ヒューズ群の前記第３部分に対応する部分に第３絶縁膜を残し、前記第２絶縁膜に前記ヒューズ開口領域を形成する段階と、をさらに備えることを特徴とする請求項１５に記載の半導体素子のヒューズボックス形成方法。
前記キャッピング層は、前記第２絶縁膜に前記ヒューズ開口領域を形成するときに、エッチングマスクとして作用することを特徴とする請求項２０に記載の半導体素子のヒューズボックス形成方法。
前記キャッピング層は、金属膜を含み、前記第３絶縁膜は、窒化膜を含むことを特徴とする請求項２０に記載の半導体素子のヒューズボックス形成方法。
前記ヒューズ開口領域によって露出された前記第１ヒューズ群及び第２ヒューズ群の各ヒューズの前記第１部分と、前記第３ヒューズ群の各ヒューズの前記第１パターンとを一部分エッチングする段階をさらに含むことを特徴とする請求項２０に記載の半導体素子のヒューズボックス形成方法。