JP4399970B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4399970B2 JP4399970B2 JP2000255077A JP2000255077A JP4399970B2 JP 4399970 B2 JP4399970 B2 JP 4399970B2 JP 2000255077 A JP2000255077 A JP 2000255077A JP 2000255077 A JP2000255077 A JP 2000255077A JP 4399970 B2 JP4399970 B2 JP 4399970B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- fuse element
- elements
- fuse elements
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は半導体装置に関し、特に隣接ヒューズ素子や下層に損傷を与えることなく溶断可能なヒューズ素子を備えた半導体装置に関する。
【0002】
【従来の技術】
近年の半導体装置は、その機能や電気的特性の切換えおよび調整のため、あるいは欠陥救済による歩留まり向上のために、チップ内部にヒューズ素子を搭載している。
【0003】
中でも、DRAMを始めとする大容量の記憶装置では、内部に欠陥メモリセルが存在した場合にあらかじめ備えた予備メモリセルに置き換える手段を持つ。以上の切換えや置き換えは回路中にヒューズを備え、ヒューズを切断することにより実現する。そのヒューズ切断はレーザー光照射により行なうのが一般的である。
【0004】
図6(a)は従来のヒューズ素子を搭載した半導体装置の平面図、図6(b)は図6(a)のY−Y’線断面図である。
【0005】
図6(a)、図6(b)において、1はヒューズ素子、2、2’は周辺回路への配線、3はコンタクト窓、4はヒューズ溶断用窓、11は半導体基板、12、13、14は層間絶縁膜、X印は溶断箇所を示している。
【0006】
まず、半導体基板11上に層間絶縁膜12が形成され、その上面に配線2、2’が形成される。さらに層間絶縁膜13、コンタクト窓3、ヒューズ素子1、層間絶縁膜14が形成される。ヒューズ素子1と配線2、2’の間はコンタクト窓3を介して接続している。層間絶縁膜14のうち、複数のヒューズ素子1が形成された箇所の上部には膜厚の薄い1つのヒューズ溶断用窓4が形成されている。
【0007】
ヒューズ素子1の溶断部Xにレーザー光照射を行なうと、溶断部が加熱され気化して配線2、2’の間は非導通となり、回路の切換えが実現できる。
【0008】
【発明が解決しようとする課題】
しかしながら、素子の微細化に伴い、ヒューズ素子幅および素子間隔も縮小が要求されてきた。一方で配線多層化に伴い、ヒューズ素子の材質もポリシリコン層からアルミニウム層やカッパ層へと移行しつつあり、それぞれの材質に合わせてレーザー光を最適化する必要がある。特にヒューズ回路を含んだメモリやアナログ回路を搭載したシステムLSIでは、周辺の回路のレイアウト状況により最適なレーザーパワーを調節することが重要になってきた。レーザーパワーに対しヒューズ素子間隔が小さい場合や、過度に高密度のレーザー光を照射した場合、ヒューズ素子の下層への熱拡散によるダメージが懸念され、また隣接するヒューズ素子にも溶断の影響で損傷を与えることがある。逆に過度に低密度のレーザー光を照射してもヒューズ素子を完全に溶断することができない。
【0009】
すなわち、高密度のレーザー光照射でも周辺にダメージを与えない、あるいは低密度のレーザー光照射によって完全に溶断が可能な構造のヒューズ素子が必要とされている。
【0010】
上記の課題を解決するために、請求項1に記載の本発明の半導体装置は、半導体基板表面の絶縁膜上に形成された複数のヒューズ素子を備え、前記複数のヒューズ素子の各々は、所定位置で所定方向に所定角度で2回以上屈曲し、前記ヒューズ素子の端部と屈曲位置の間に溶断部を備え、前記複数のヒューズ素子のうち溶断部の位置及び屈曲位置は等しく互いに異なった屈曲方向を有し、前記溶断部の間隔が大きくなるように隣接配置された左右対称の2ヒューズ素子を1単位とし、前記1単位を複数隣接配置し、互いに隣接する2単位は互いに対して上下に180度回転させて配置されていることを特徴とする。
【0011】
この構成により、ヒューズ切断のためのレーザー照射位置間を広く確保し、且つ、小面積にヒューズ素子を配置することができる。
さらに、請求項に記載の1単位は同じ形状のヒューズ素子とそれを反転させた形状で構成できることから、すべて同じ形状のヒューズ素子から構成でき、レイアウト容易性に優れている。
また、同じ形状のヒューズ素子を配置できるため、特性上ばらつきが少ない素子が形成できる。
また、さらに2素子単位で配置していることから、素子端部の配線接続部を片寄りなく形成することも容易という効果がある。
【0023】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【0024】
(実施の形態1)
図1(a)は本発明の実施の形態1に係る半導体装置の平面図、図1(b)は図1(a)のY−Y’線断面図である。
【0025】
図1(a)、図1(b)において、1はヒューズ素子、2は周辺回路への配線、3はコンタクト窓、4はヒューズ溶断用窓、11は半導体基板、12、13、14は層間絶縁膜、X印は溶断箇所を示している。ヒューズ素子1は配線2との接続部の幅に対し、溶断部の幅が小さく形成されている。
【0026】
まず、半導体基板11上に層間絶縁膜12が形成され、その上面に配線2が形成される。さらに層間絶縁膜13、ヒューズ素子1、層間絶縁膜14が形成され、ヒューズ素子1と配線2の間はコンタクト窓3を介して接続している。層間絶縁膜14のうち、複数のヒューズ素子1が形成された箇所の上部には膜厚の薄い1つのヒューズ溶断用窓4が形成されている。
【0027】
このように実施の形態1によれば、溶断部のヒューズ素子幅が接続部のヒューズ素子幅よりも小さく形成されていることにより、低密度のレーザー光照射でヒューズ溶断が可能である。
【0028】
(実施の形態2)
図2(a)は本発明の実施の形態2に係る半導体装置の平面図、図2(b)は図2(a)のY−Y’線断面図である。
【0029】
図2(a)、図2(b)において、1はヒューズ素子、2は周辺回路への配線、3はコンタクト窓、4はヒューズ溶断用窓、5はヒューズ素子と同じ層のダミーパターン、11は半導体基板、12、13、14は層間絶縁膜、X印は溶断箇所を示している。
【0030】
まず、半導体基板11上に層間絶縁膜12が形成され、その上面に配線2が形成される。さらに層間絶縁膜13、コンタクト窓3を形成された上にヒューズ素子1およびダミーパターン5が形成され、その上面に層間絶縁膜14が形成されている。ヒューズ素子1と配線2の間はコンタクト窓3を介して接続しており、また全てのヒューズ素子1の両側にはダミーパターン5が存在する。層間絶縁膜14のうち、複数のヒューズ素子1が形成された箇所の上部には膜厚の薄い1つのヒューズ溶断用窓4が形成されている。
【0031】
ヒューズ素子1をレーザー光にて溶断するときに起こる熱拡散は、両側に設けたダミーパターン5により直接隣接するヒューズへは伝わらなくなる。
【0032】
このように実施の形態2によれば、ヒューズ素子の両側にダミーパターンを形成することにより、隣接するヒューズ素子へ損傷を与えることなくヒューズ溶断を実現できる。
【0033】
なお本実施形態では、ダミーパターンをヒューズ素子と同じ配線層としたが、前記ダミーパターンの下部に配線2と同じ配線層で第2のダミーパターンを形成しておき、前記ダミーパターンと第2のダミーパターンをコンタクト窓で接続してもよい。
【0034】
(実施の形態3)
図3(a)は本発明の実施の形態3に係る半導体装置の平面図、図3(b)は図3(a)のY−Y’線断面図である。
【0035】
図3(a)、図3(b)において、1a、1b、1c、1dはヒューズ素子、2は周辺回路への配線、3、8はコンタクト窓、4はヒューズ溶断用窓、6a、6b、6c、6d、及び9は配線2と同じ配線層によるダミーパターン、7はヒューズ素子と同じ配線層によるダミーパターン、11は半導体基板、12、13、14は層間絶縁膜、X印は溶断箇所を示している。
【0036】
まず、半導体基板11上に層間絶縁膜12が形成され、その上面に配線2と、ヒューズ素子と同数のヒューズ素子より大きな幅をもつダミーパターン6a〜6d、およびダミーパターン9が形成される。さらに層間絶縁膜13、コンタクト窓3、8が形成された上にヒューズ素子1a〜1dが形成され、その上面に層間絶縁膜14が形成されている。ヒューズ素子1と配線2の間はコンタクト窓3を介して接続しており、また全てのヒューズ素子1a〜1dの下層にはダミーパターン6a〜6dが存在する。層間絶縁膜14のうち、複数のヒューズ素子1a〜1dが形成された箇所の上部には膜厚の薄い1つのヒューズ溶断用窓4が形成されている。また、ヒューズ素子1a〜1dの外側には配線7,9とコンタクト窓8からなるダミーパターンが形成されており、ヒューズ素子溶断時のダメージを周辺回路に与えないためのガードバンドとなっている。
【0037】
図3(a)、図3(b)の半導体装置に対する比較のため、図4にヒューズ素子1a〜1d下層のダミーパターン6a〜6dを形成しない従来の半導体装置の断面図を示す。対応する構成要素には同じ符号を付している。
【0038】
従来の半導体装置では、図4に示すように、ガードバンド部から中央に向かって層間膜が薄くなる傾向があり、例えば1aと1cのヒューズ素子については、層間膜13、14の膜厚が異なり、溶断に最適なレーザーパワーが異なってくる。本実施形態では、図3に示すように、ヒューズ素子1a〜1dの下層にダミーパターン6a〜6dを形成することによって、層間膜13、14が均一の状態になって平坦化され、同じレーザーパワーでの溶断が可能になる。
【0039】
なお、本実施形態では個々のヒューズ素子に対し、個々のダミーパターンを形成したが、複数のヒューズ素子に対し1つのダミーパターンを形成してもよい。
【0040】
(実施の形態4)
図5(a)は本発明の実施の形態4に係る半導体装置の平面図、図5(b)は図5(a)のY−Y’線断面図である。
【0041】
図5(a)、図5(b)において、1a、1b、1c、1dはヒューズ素子、2は周辺回路への配線、3はコンタクト窓、4a、4b、4c、4dはヒューズ溶断用窓、11は半導体基板、12、13、14は層間絶縁膜、X印は溶断箇所を示している。
【0042】
まず、半導体基板11上に層間絶縁膜12を形成し、その上面に配線2を形成する。さらに層間絶縁膜13、コンタクト窓3を形成した上にヒューズ素子1a〜1dを形成し、その上面に層間絶縁膜14を形成する。ヒューズ素子1a〜1dと配線2の間はコンタクト窓3を介して接続しており、また層間絶縁膜14のうち、複数のヒューズ素子1a〜1dを形成した箇所の上部にはそれぞれ膜厚の薄い1つのヒューズ溶断用窓4a〜4dを個々に形成する。
【0043】
ヒューズ素子1a〜1dは所定の位置で所定方向に所定角度、例えば45度だけ屈曲している。ヒューズ素子1aと1bは屈曲位置は同じであるが、屈曲方向が互いに異なっている。また、ヒューズ素子1cと1dも同様の関係である。ヒューズ素子1bと1cは、屈曲方向は同じであるが、屈曲位置が異なっている。ヒューズ素子1aと1dも同様の関係である。それぞれのヒューズ素子の溶断部は配線2との接続部に比較して素子幅を大きく形成しており、屈曲方向と屈曲位置に応じて溶断箇所を設定する。
【0044】
ヒューズ素子1a〜1dの溶断部は、隣接するヒューズ素子からの間隔を、直線形状のヒューズ素子に比較して大きくすることができる。
【0045】
このように実施の形態4によれば、ヒューズ素子に屈曲点を設けることによって、同数の直線形状のヒューズ素子より小さな領域に、同じ素子間隔を保って形成することができる。また、個々のヒューズ素子に対し独立したヒューズ溶断用窓を設けたことにより、溶断時にレーザー光照射や素子片飛散による隣接ヒューズ素子へのダメージを防止することができ、さらに、溶断部の素子幅を配線接続部の素子幅より大きく形成したことにより、ヒューズ溶断時に熱拡散により下層に与えるダメージも防止することができる。
【0046】
なお、以上説明した実施形態では、ヒューズ素子を、周辺回路への配線層の上層に形成するとしたが、下層に形成する場合も同様である。
【0047】
【発明の効果】
以上のように、本発明の半導体装置によれば、ヒューズ素子の溶断部を幅を細くする、または、ヒューズ素子の下層や両側にダミーパターンをおくことによって、所定のヒューズ素子を、隣接するヒューズ素子や下層に損傷を与えることなく溶断することができる。またヒューズ素子に屈曲部を設けることによって、省スペースのヒューズ素子形成を実現することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る半導体装置の平面構造及び断面構造を示す図
【図2】本発明の実施の形態2に係る半導体装置の平面構造及び断面構造を示す図
【図3】本発明の実施の形態3に係る半導体装置の平面構造及び断面構造を示す図
【図4】ヒューズ素子下層のダミーパターンを形成しない従来の半導体装置の断面図
【図5】本発明の実施の形態4に係る半導体装置の平面構造及び断面構造を示す図
【図6】従来の半導体装置の平面構造及び断面構造を示す図
【符号の説明】
1、1a、1b、1c、1d ヒューズ素子
2 配線
3、8 コンタクト窓
4、4a、4b、4c、4d ヒューズ溶断用窓
5、6a、6b、6c、6d、7、9 ダミーパターン
11 半導体基板
12、13、14 層間絶縁膜
Claims (1)
- 半導体基板表面の絶縁膜上に形成された複数のヒューズ素子を備え、前記複数のヒューズ素子の各々は、所定位置で所定方向に所定角度で2回以上屈曲し、前記ヒューズ素子の端部と屈曲位置の間に溶断部を備え、前記複数のヒューズ素子のうち溶断部の位置及び屈曲位置は等しく互いに異なった屈曲方向を有し、前記溶断部の間隔が大きくなるように隣接配置された左右対称の2ヒューズ素子を1単位とし、前記1単位を複数隣接配置し、互いに隣接する2単位は互いに対して上下に180度回転させて配置されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000255077A JP4399970B2 (ja) | 2000-08-25 | 2000-08-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000255077A JP4399970B2 (ja) | 2000-08-25 | 2000-08-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002076121A JP2002076121A (ja) | 2002-03-15 |
JP4399970B2 true JP4399970B2 (ja) | 2010-01-20 |
Family
ID=18743926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000255077A Expired - Fee Related JP4399970B2 (ja) | 2000-08-25 | 2000-08-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4399970B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100448909B1 (ko) * | 2002-09-27 | 2004-09-16 | 삼성전자주식회사 | 퓨즈 구조 및 그것을 이용한 집적 회로 장치 |
CN100490018C (zh) * | 2003-04-23 | 2009-05-20 | 富士通微电子株式会社 | 半导体存储装置 |
KR100790995B1 (ko) | 2006-08-11 | 2008-01-03 | 삼성전자주식회사 | 반도체 소자의 퓨즈박스 및 그 형성방법 |
-
2000
- 2000-08-25 JP JP2000255077A patent/JP4399970B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002076121A (ja) | 2002-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000114382A (ja) | 半導体装置 | |
JPH0414245A (ja) | ヒューズの切断方法 | |
JP2003086687A (ja) | 半導体装置 | |
US20040178425A1 (en) | Semiconductor device having fuse | |
US7361967B2 (en) | Semiconductor device with fuse wires and connection wires | |
JP2000269342A (ja) | 半導体集積回路および半導体集積回路の製造方法 | |
US6750529B2 (en) | Semiconductor devices including fuses and multiple insulation layers | |
JP4399970B2 (ja) | 半導体装置 | |
JP3820326B2 (ja) | 半導体メモリ装置とその作製方法 | |
JP4390297B2 (ja) | 半導体装置 | |
KR100332456B1 (ko) | 퓨즈를 갖는 반도체 소자 및 그 제조방법 | |
JP3551944B2 (ja) | 半導体装置 | |
JPH0917872A (ja) | 半導体装置 | |
JP3328249B2 (ja) | 半導体装置およびその製造方法 | |
JPH0936234A (ja) | 半導体装置およびヒューズの切断方法 | |
KR101046229B1 (ko) | 퓨즈를 포함하는 반도체 장치 | |
JP2008047880A (ja) | 半導体素子のヒューズボックス及びその形成方法 | |
JP4202077B2 (ja) | ヒューズの切断方法 | |
KR100586548B1 (ko) | 반도체 메모리소자의 퓨즈 및 리페어 방법 | |
KR100578224B1 (ko) | 반도체 메모리 장치의 제조방법 | |
KR100790976B1 (ko) | 레이저 블로잉으로 인한 손상과 크로스 토크를 줄일 수있는 퓨즈 박스 및 그 형성방법 | |
KR100611396B1 (ko) | 반도체 소자의 퓨즈 | |
KR100605872B1 (ko) | 반도체소자 및 그 형성방법 | |
JP2004335735A (ja) | 半導体装置 | |
KR100909755B1 (ko) | 반도체소자의 퓨즈 및 그 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060302 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091019 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |