JP4390297B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4390297B2 JP4390297B2 JP17312098A JP17312098A JP4390297B2 JP 4390297 B2 JP4390297 B2 JP 4390297B2 JP 17312098 A JP17312098 A JP 17312098A JP 17312098 A JP17312098 A JP 17312098A JP 4390297 B2 JP4390297 B2 JP 4390297B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- layer
- pseudo
- insulating layer
- fuse layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置に関し、より特定的には、冗長回路を制御するため光照射によって切断されるヒューズ層を有する半導体装置の構造に関する。
【０００２】
【従来の技術】
従来から、半導体装置の欠陥救済のために設けられる冗長回路は知られている。また、一般的に、この冗長回路とともにヒューズ層が形成され、このヒューズ層を適宜切断することにより欠陥回路を冗長回路に切換える。このようなヒューズ層を備える半導体装置としては、米国特許第５，５８９，７０６号などがあげられる。
【０００３】
図１９には、冗長回路を有する半導体装置の一例として、ＤＲＡＭ（Dynamic Randam Access Memory）の概略構成が示されている。図１９を参照して、メモリセルアレイ２０には、ロウデコーダ２１からワードドライバ２２を介在してワード線ＷＬが行方向に延びている。また、コラムデコーダ２３からビット線ＢＬが列方向に延びている。これらのワード線ＷＬとビット線ＢＬとが互いに交差するように配置される。ワード線ＷＬとビット線ＢＬとの交点にメモリセルＭＣが設けられる。
【０００４】
ワード線ＷＬの外側には、スペアデコーダ２４からスペアワードドライバ２５を介してスペアワード線ＳＷＬが行方向に延びている。スペアワード線ＳＷＬと各ビット線ＢＬとの交点にはスペアメモリセルＳＭＣが設けられている。
【０００５】
このスペアメモリセルＳＭＣ、スペアデコーダ２４およびスペアワードドライバ２５が、冗長回路を構成する。スペアデコーダ２４には、不良アドレス比較回路２６が接続され、この不良アドレス比較回路２６内にヒューズ層が形成される。このヒューズ層により冗長回路が制御される。また、不良アドレス比較回路２６には、ロウアドレスが入力される。上記のような構成を有するＤＲＡＭのヒューズ層およびその近傍を示す断面図が図２０に示されている。
【０００６】
図２０を参照して、半導体基板１の上に、層間絶縁膜２を介在してヒューズ層３が形成されている。このヒューズ層３を覆うようにシリコン酸化膜などからなる絶縁層４が形成されている。
【０００７】
上記構造よりなるヒューズ層３を切断することにより、欠陥回路の救済が行なわれる。ヒューズ層３を切断するには、一般にレーザ光が用いられる。以下、レーザ光によってヒューズ層３が切断される原理について説明する。
【０００８】
再び図２０を参照して、レーザ光５がヒューズ層３に照射される。それにより、レーザ光５がヒューズ層３に吸収されるとともに、ヒューズ層３は加熱される。その結果、ヒューズ層３は固体→液体→気体へと相変化する。これにより、図２１に示されるように、ヒューズ層３の蒸発圧によって絶縁層４が押し上げられ、絶縁層４に亀裂９が生じる。
【０００９】
このヒューズ層３の蒸発圧が所定の値以上になったときに、図２２に示されるように、ヒューズ層３が切断されるとともに、ヒューズ層３の上に位置する絶縁層４が吹き飛ばされ、ブロー痕４ａが形成される。
【００１０】
【発明が解決しようとする課題】
ここで、従来のヒューズ層は、電気的特性およびプロセスの簡便性などの観点から設計されることが多い。したがって、新世代の構造を有する半導体装置に移行する際には、前世代と全く異なる部材をヒューズ層に採用したり、複数のヒューズ層を設けた場合に各ヒューズ層の寸法が異なったり、また、ヒューズ層を覆う周囲の酸化膜の膜厚さがヒューズ層ごとに異なる場合が生じている。その結果、ヒューズ層の切断によって生じるブロー痕の形状を均一の大きさにすることができず、ヒューズ層の切断を安定して行なうことができない問題が生じている。
【００１１】
一方、半導体装置を構成する素子の高集積化、および、製造プロセスの工程削減に伴う厚膜化により、下層に位置するヒューズ層の切断の困難化も生じ、今日においては、できるだけ上層に位置する配線層をヒューズ層として採用するようになってきている。
【００１２】
ここで、上層に位置する配線層には、主に金属材料が採用される。しかし、金属材料の場合、配線パターンを配線層に転写するときに、照射光の配線層からの反射が大きくなり、良好に配線パターンの転写を行なうことができない問題が生じることが知られている。そこで、配線層の表面に照射光の反射を減らすための膜を設けている。
【００１３】
また、金属材料からなる配線層に半導体基板からシリコンのイオンが拡散しないように、半導体基板と配線層との間に拡散防止膜を設けている。したがって、上記理由から、ヒューズ層として採用される配線層は、３層構造が採用される場合が多い。
【００１４】
しかし、ヒューズ層がこのような３層構造からなる場合、ヒューズ層の切断の観点からは好ましい構造とは言えない。また、メモリ領域と比較した場合、ヒューズ層が設けられる領域は配線密度が粗い。その結果、メモリ領域とヒューズ層領域とを同様のプロセスにより配線層を形成しても、配線密度の影響によりヒューズ層の断面形状が場所によって異なるという問題が生じる。
【００１５】
さらに、ヒューズ層に照射するレーザ光のビーム波長とヒューズ層の幅との寸法が同じ程度で、かつ、レーザ光のビーム径よりヒューズ層の幅が小さい場合には、ヒューズ層での光吸収分布はヒューズ層の形状に大きく依存するため、ヒューズ層での光吸収分布は非常に複雑となる。
【００１６】
レーザ光のヒューズ層による光吸収によって、レーザ光の光エネルギが熱エネルギに変換され、ヒューズ層が固体→液体→気体へと相変化し、ヒューズ層の切断が行なわれる。ここで、光吸収分布は発熱分布に相当するが、ヒューズ層の構造によっては、ヒューズ層の発熱分布がヒューズ層の切断に適していない分布の場合、安定したヒューズ層の切断およびブロー痕形状を小さくすることが困難になる。
【００１７】
したがって、この発明の目的は、上記問題を解決するためになされたものであり、安定したヒューズ層の切断およびブロー痕形状を小さくすることができるヒューズ層を有する半導体装置を提供することにある。
【００１８】
さらに、この発明の他の目的は、半導体装置の縮小化を図ることにある。
【００１９】
【課題を解決するための手段】
この発明に基づいた半導体装置においては、第１絶縁層と、上記絶縁層の上に一方向に延びるように複数形成され、冗長回路を制御するため光照射によって切断されるヒューズ層と、上記第１絶縁層の上に、上記ヒューズ層の少なくとも一方の側において上記ヒューズ層に沿うように設けられる疑似ヒューズ層と、上記ヒューズ層および上記疑似ヒューズ層を覆うように形成される第２絶縁層と、上記第２絶縁層の上に形成され、上記ヒューズ層に対向する領域に開口部を有する保護膜とを備えている。さらに、上記ヒューズ層の間隔は４μｍ未満、または、４．５μｍ〜５．５μｍである。
【００２０】
このように疑似ヒューズ層を設けることにより、ヒューズ層の配線パターンの転写時、配線密度が粗い面に生じる配線パターンの断面形状の変形を、ヒューズ層に生じさせず、疑似ヒューズ層に生じさせることが可能になる。これにより、疑似ヒューズ層にこのような配線パターン形状の変形が生じた場合においても、疑似ヒューズ層は光照射による切断が行なわれないため、何ら問題が生じない。
【００２１】
また、ヒューズ層の切断においては、全てのヒューズ層の断面形状を均一し、かつ、ヒューズ層との間隔を４μｍ未満、または、４．５μｍ〜５．５μｍにすることにより、安定したヒューズ層の切断およびブロー痕形状の均一化を図ることが可能になる。
【００２２】
また、配線密度が粗い面に生じるヒューズ層のブロー痕形状の拡大を未然に防止することにより、ヒューズ層を覆う第２絶縁層の上に形成される保護膜に設けられる開口部を小さくすることが可能になる。その結果、開口部に必要とされる領域の縮小化が図られ、これに伴い、半導体装置の縮小化を図ることが可能になる。さらに、保護膜に設けられる開口部を小さくすることが可能になることによって、半導体装置内へ水分等が進入し難くなり、半導体装置の耐水性を向上させることが可能になる。
【００２３】
また、上記発明をより好ましい状態で実現するため、以下に示す構造が採用される。
【００２４】
上記疑似ヒューズ層の上記ヒューズ層に対向する面の反対側の面には、疑似ヒューズ層の上方から下方に向かうにしたがって徐々に上記ヒューズ層から遠ざかるテーパが設けられている。
【００２５】
このように、ヒューズ層の配線パターンの転写時、配線密度が粗い面に生じる配線パターン形状の変形を、疑似ヒューズ層に生じさせることにより、全てのヒューズ層の断面形状を均一にすることが可能になる。
【００２６】
上記ヒューズ層は表面側に相対的に沸点が高い材料からなる層を有する少なくとも２層からなる積層構造を有し、上記疑似ヒューズ層も上記ヒューズ層と同じ積層構造を有している。
【００２７】
また、より好ましくは、上気ヒューズ層および上記疑似ヒューズ層は、それぞれ窒化物層、金属層および窒化物層の３層構造からなり、上記窒化物層は上記金属層よりも沸点が高い材料である。この構造を採用することにより、ヒューズ層のパターニングを精度良く実現することが可能になる。
【００２８】
また、より好ましくは、上記疑似ヒューズ層の幅は、上記ヒューズ層と同じまたはそれ以下である。また、上記保護膜に設けられる上記開口部の上記ヒューズ層の側部に対向する側壁部は、上記ヒューズ層の上記疑似ヒューズ層に対向する面と上記疑似ヒューズ層の上記ヒューズ層に対向する面との間に位置するように設けられる。
【００２９】
この構造を採用することにより、ヒューズ層を覆う第２絶縁層の上に形成される保護膜に設けられる開口部に必要とされる領域の縮小化が図られ、これに伴い、半導体装置の縮小化を図ることが可能になる。
【００３０】
【発明の実施の形態】
以下、本願発明に基づく実施の形態における半導体装置について図を参照しながら説明する。まず最初に、本実施の形態における半導体装置の構造を充分理解するために、本発明に至るまでの背景技術について説明する。
【００３１】
図１〜図４を参照して、ヒューズ層を有する半導体装置の構造について説明する。なお、図１はヒューズ層を有する半導体装置の平面図であり、図２は図１中Ａ−Ａ’線矢視断面図であり、図３は図２中Ｂ部の部分拡大断面図であり、図４は１つのヒューズ層の拡大断面図である。
【００３２】
半導体基板１の上に酸化膜２が形成されている。酸化膜２の上には、所定の断面形状を有するヒューズ層３が複数形成されている。ヒューズ層３は、図３に示すように半導体基板１からのヒューズ層３へのシリコンイオン拡散を防止するための窒化物層３ａ、配線層としての金属層３ｂおよび反射防止膜の役割を果たす窒化物層３ｃの三層構造からなる。
【００３３】
ヒューズ層３の上には、このヒューズ層３を覆うように絶縁層４が形成されている。絶縁層４の上には、ヒューズ層３の上方に開口部６ａが設けられた保護膜６が設けられている。
【００３４】
ヒューズ層３の切断は、図４を参照して、レーザ光５が絶縁層４の上方からヒューズ層３に照射される。それにより、レーザ光５がヒューズ層３に吸収されるとともに、ヒューズ層３は加熱される。その結果、ヒューズ層３は固体→液体→気体へと相変化する。これにより、ヒューズ層３の蒸発圧によって絶縁層４が押し上げられる。このヒューズ層３の蒸発圧が所定の値以上になったときに、ヒューズ層３が切断されるとともに、ヒューズ層３の上に位置する絶縁層４が吹き飛ばされ、ブロー痕が形成される。
【００３５】
ヒューズ層３は上述したように３層構造または多層構造が採用される場合が多い。その結果、ヒューズ層３のレーザ光の光吸収分布が不均一になり、また、各層を構成する膜の熱物性値が異なることから、ヒューズ層３のレーザ光の光吸収によって発生する熱伝導も複雑になる。
【００３６】
ここで、図５〜図１１を参照して、レーザ光の電場の方向とヒューズ層の断面形状との関係について説明する。なお、図５はヒューズ層に対して平行偏光状態にレーザ光（直線偏光）が照射される場合を示し、図６は図５中Ｂ−Ｂ’線矢視断面図である。また、図７は、レーザ光の光強度分布を示す図であり、図８は、ヒューズ層に対して平行偏光状態にレーザ光（直線偏光）が照射される場合の発熱分布を示す断面図であり、図９は、平行偏光の場合におけるブロー痕の形状を示す平面図である。さらに、図１０は、ヒューズ層に対して垂直偏光状態にレーザ光（直線偏光）が照射される場合の発熱分布を示す図であり、図１１は、円偏光の場合におけるブロー痕の形状を示す平面図である。
【００３７】
ヒューズ層３を構成する表面物質の複素屈折率ｍ（＝ｎ−ｉ×ｋ）の実数項ｎの２乗と虚数項ｋの２条との差（ｎ2 −ｋ2 ）が負となるような物質で表面が覆われ、ヒューズ層３の断面形状は矩形とする。
【００３８】
このような条件の下、図５および図６に示すように、ヒューズ層３に照射されるレーザ光５（直線偏光）の電場方向がヒューズ層３の長手方向とほぼ一致する場合（平行偏光）には、図８に示すように、ヒューズ層３のエッジ部分（図中Ｃで囲まれる領域）でほとんどレーザ光５が吸収される分布を示す。
【００３９】
このような光吸収分布は発熱分布に対応することから、ヒューズ層３のエッジ部分は、短時間に沸点まで達し、ヒューズ層３が切断されることになる。なお、図５に示すレーザ光５のビーム径は、図７に示すレーザ光の光強度分布において、１／ｅ2 となる領域とする。
【００４０】
このように、急激な温度上昇によって、ヒューズ層３の切断が実現されるが、この切断に要する時間は、１０ｎｓ前後と熱伝導で周囲の酸化膜が広範囲に軟化するにはあまりにも短時間である。その結果、ヒューズ層３の切断に伴い絶縁層４に形成されるブロー痕４ａの形状は、図９の平面図に示すように、ほぼ矩形となる。したがって、ヒューズ層３の配線間隔を小さくすることができる。また、保護膜６に設けられる開口部６ａの開口面積を小さくすることができる。
【００４１】
一方、ヒューズ層３に照射されるレーザ光５（直線偏光）の電場方向がヒューズ層３の長手方向に対してほぼ垂直の場合（垂直偏光）には、図１０に示すように、平行偏光の場合とは異なり、ヒューズ層３の表面および側面（図中Ｄで囲まれる領域）でレーザ光５が吸収される分布を示す。このような光吸収分布は発熱分布に対応し、特定の部分に温度上昇が集中することがない。よって、ヒューズ層３は緩やかな温度上昇を示す。
【００４２】
そのため、ヒューズ層３の周囲の絶縁層４の軟化領域が拡大する。その結果、ヒューズ層３の切断に伴い絶縁層４に形成されるブロ−痕４ａの形状は、大きな楕円形状となり、ヒューズ層３の配線間隔を小さくすること、および、保護膜６に設けられる開口部６ａの開口面積を小さくすることができない。
【００４３】
以上により、ヒューズ層３の切断のためのヒューズ層３へのレーザ光５の照射には、ヒューズ層３の長手方向とレーザ光５の電場方向をほぼ一致させる平行偏光が好ましい。
【００４４】
この平行偏光を用いることにより、ヒューズ層３の配線間隔の縮小化、および、保護膜６に設けられる開口部６ａの開口面積の縮小化を図ることが可能になる。しかし、全てのヒューズ層３に対して平行偏光によりレーザ光５を照射することは困難な場合が多い。
【００４５】
そこで現実には、沸点が３０００Ｋ未満の物質が支配的であるヒューズ層３の切断には、あらゆる方向に配置されるヒューズ層３の長手方向に対応する観点、および、ブロ−痕４ａを矩形にする観点から平行偏光と垂直偏光との中間的性質を有する円偏光によるヒューズ層３に対するレーザ光５の照射が行なわれている。
【００４６】
しかし、円偏光によるヒューズ層３に対するレーザ光５の照射においても、以下に示す問題が生じる。円偏光によるヒューズ層３の切断によって生じるブロ−痕４ａの形状は、図１１に示すように、同一の開口部６ａ内に形成されたヒューズ層３であっても、中央部におけるヒューズ層３のブロ−痕４ａの形状はほぼ矩形になるものの、端部におけるヒューズ層３のブロ−痕４ａの形状は、非常に大きな半月形状になる。
【００４７】
例えば、ヒューズ層３の配線幅が１．０μｍ、ヒューズ層３の配線間隔が４μｍの場合、ヒューズ層３の端面から突出するブロ−痕４ａの大きさは、約８μｍ〜１０μｍある。したがって、ヒューズ層３の端面から開口部６ａの端部までの距離は、少なくとも１０μｍ以上設ける必要がある。その結果、開口部６ａの開口面積の縮小化を図ること、およびそれに伴い半導体装置の縮小化を図ることができない問題が生じている。
【００４８】
ここで、端部におけるヒューズ層３のブロ−痕４ａの形状が上記のようになる理由は下記のとおりである。
【００４９】
ヒューズ層３のパターン形成のためのプロセスにおいて、配線密度が密の領域においては、転写パターンどおりにヒューズ層３のパターニングが行なわれる。しかし、配線密度が粗の領域の場合においては、転写パターンどおりにヒューズ層３のパターニングが行なわれず、図３の拡大断面図に示されるように、ヒューズ層３の上方から下方に向かうにしたがって徐々にヒューズ層３から遠ざかるテーパ３ｔが形成されてしまうことが、経験的な事実として知られている。
【００５０】
さらに、このヒューズ層３に設けられるテーパ３ｔにレーザ光５が照射された場合に生じる現象について、図１２（ａ）および（ｂ）を参照しながら説明する。
【００５１】
図１２（ａ）には、ヒューズ層３とレーザ光５の入射角との幾何学的関係を示す模式図が示されており、ヒューズ層３に形成されるテーパ３ｔのテーパ角θ１とレーザ光５のテーパ３ｔへの入射角θ２とは同じである。
【００５２】
また、図１２（ｂ）には、入射角θ２とテーパ３ｔにおけるレーザ光５の反射率の関係が示されており、レーザ光５の偏光が水平偏光の場合、入射角θ２が大きくなるほど反射率は大きくなる。
【００５３】
レーザ光５の偏光が垂直偏光の場合、入射角θ２が大きくなるほど反射率は小さくなり、特に入射角θ２が６０°を超えると大きく変化し、入射角θ２が約８０°のときに反射率が最低となる。また、レーザ光５の偏光が円偏光の場合、変化は小さいが垂直偏光に近似する性質を示す。
【００５４】
その結果、テーパ３ｔに円偏光のレーザ光５が照射された場合、垂直偏光の場合と同様に、ヒューズ層３のテーパ３ｔの近傍の領域は、緩やかな温度上昇によって、ヒューズ層３が切断されることになる。
【００５５】
そのため、テーパ３ｔの周囲の絶縁層４の軟化領域が拡大する。その結果、ヒューズ層３の切断に伴いテーパ３ｔの周囲の絶縁層４に形成されるブロ−痕４ａの形状は、半月形状となる。
【００５６】
上述した背景技術に基づき、本願発明の実施の形態における半導体装置においては、以下に示す構造を採用している。この構造について、図１３〜図１５を参照して説明する。なお、図１３はヒューズ層３を有する半導体装置の平面図であり、図１４は図１３中Ａ−Ａ’線矢視断面図であり、図１５は図１４中Ｅ部の部分拡大断面図である。
【００５７】
この実施の形態における半導体装置においては、半導体基板１の上に酸化膜２が形成されている。酸化膜２の上には、所定の断面形状を有するヒューズ層３が形成されている。ヒューズ層３は、図１５に示すように半導体基板１からのヒューズ層３へのシリコンイオン拡散を防止するための窒化物層３ａ、配線層としての金属層３ｂおよび反射防止膜の役割を果たす窒化物層３ｃの三層構造からなる。
【００５８】
ヒューズ層３の上には、このヒューズ層３を覆うように絶縁層４が形成されている。絶縁層４の上には、ヒューズ層３の上方に開口部６ａが設けられた保護膜６が設けられている。
【００５９】
ここで、保護膜６に形成された同一の開口部６ａ内に設けられるヒューズ層３の外側の領域には、欠陥回路を冗長回路に切換えるためには用いられない、疑似ヒューズ層７が設けられている。
【００６０】
この疑似ヒューズ層７は、ヒューズ層３のパターン形成のためのプロセスにおいて同時に形成されるため、その積層構造はヒューズ層３と同じである。また、疑似ヒューズ層７の一側面は、配線密度が粗の領域に面しているため、従来ヒューズ層３に不可避的に形成されていたテーパ３ｔは、図１５に示すように、疑似ヒューズ層７にテーパ７ｔとして形成されることとなる。
【００６１】
その結果、ヒューズ層３の断面形状はすべて左右対称の同一形状にすることが可能になる。その結果、ヒューズ層３の光吸収分布も左右対称になる。したがって、図１６に示すようにブロ−痕４ａの形状をすべて矩形とすることが可能になり、ヒューズ層３の配線間隔を小さくすることが可能になる。
【００６２】
また、疑似ヒューズ層７は、レーザ光５による切断が行なわれないため、疑似ヒューズ層７の上方を保護膜６で覆うことが可能になる。したがって、図１７で示すように、保護膜６に設けられる開口部６ａの側面の位置（図中Ｌ２）は疑似ヒューズ層７に面するヒューズ層３の側面の位置（図中Ｌ１）よりも疑似ヒューズ層７側に位置するものであれば良い。
【００６３】
その結果、開口部６ａの開口面積は、疑似ヒューズ層７ではなくヒューズ層３を基準にして設計することが可能になり、開口部６ａの開口面積の縮小化を図ること、およびそれに伴い半導体装置の縮小化を図ることが可能になる。
【００６４】
また、開口部６ａの開口面積の縮小化を図ることが可能になることにより、半導体装置内へ水分等が進入し難くなり、半導体装置の耐水性を向上させることが可能になる。
【００６５】
しかしながら、上記のように疑似ヒューズ層７を設けてヒューズ層３の切断を行なった場合でも、ある程度の確率でブロ−痕４ａの形状が円形状となる。たとえば、ヒューズ層３の間隔が（図１６のＰ１）６．５μｍの場合、疑似ヒューズ層７を設けない場合の、ブロ−痕４ａの形状が円形状となる確率（以下、大穴発生確率と称する。）は０．６５％であるのに対して、疑似ヒューズ層７を設けた場合の、大穴発生確率は０．１５％である。つまり、疑似ヒューズ層７を設けた場合でも、大穴発生確率は１／４程度しか低減できない。
【００６６】
ここで、図１８にヒューズ層３の間隔（μｍ）と大穴発生確率（％）との関係を示す。図からも明らかなように、ヒューズ層３の間隔（μｍ）が４μｍ未満のときに大穴発生確率を約０．０２５％にまで低減させ、ヒューズ層３の間隔（μｍ）が４．５μｍ〜５．５μｍのときに大穴発生確率を約０．０４％にまで低減させることが可能となる。したがって、本実施の形態における半導体装置のヒューズ層３の間隔は、４μｍ未満または４．５μｍ〜５．５μｍが好ましいといえる。
【００６７】
なお、疑似ヒューズ層７は何らかの回路に接続されていても構わないし、また、いずれの回路に接続されていなくても構わない。また、疑似ヒューズ層７とヒューズ層３とは、生産効率の観点から同じ膜材質を用いるようにしたが、同じパターン工程により形成されるものであれば、膜材質が異なるものであっても構わない。
【００６８】
また、疑似ヒューズ層７の幅は、ヒューズ層３としての機能を有していないため、パターンの転写時に解像限界以上であれば良くい。したがって、疑似ヒューズ層７の幅は、ヒューズ層３と同じまたはそれ以下にすることが可能である。
【００６９】
また、ヒューズ層３および疑似ヒューズ層７が適用される半導体装置としてＤＲＡＭを一例として説明したが、ＤＲＡＭに限らずＥＲＡＭその他ヒューズ層を有するあらゆる半導体装置に適用することが可能である。
【００７０】
したがって、今回開示した上記実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００７１】
【発明の効果】
この発明に基づいた半導体装置によれば、ヒューズ層の配線パターンの転写時、配線密度が粗い面に生じる配線パターン形状の変形を、ヒューズ層に生じさせず、疑似ヒューズ層に生じさせることが可能になる。これにより、ヒューズ層の切断においては、全てのヒューズ層の形状を均一にすることが可能になるため、安定したヒューズ層の切断およびブロー痕形状の均一化を図ることが可能になる。その結果、配線密度が粗い面に生じるヒューズ層のブロー痕形状の拡大を未然に防止することにより、ヒューズ層を覆う第２絶縁層の上に形成される保護膜に設けられる開口部を小さくすることが可能になる。
【図面の簡単な説明】
【図１】 背景技術におけるヒューズ層を有する半導体装置の平面図である。
【図２】 図１中Ａ−Ａ’線矢視断面図である。
【図３】 図２中Ｂ部の部分拡大断面図である。
【図４】 １つのヒューズ層の拡大断面図である。
【図５】 ヒューズ層に対して平行偏光状態にレーザ光（直線偏光）が照射される場合の平面図である。
【図６】 図５中Ｂ−Ｂ’矢視断面図である。
【図７】 レーザ光の光強度分布を示す図である。
【図８】 ヒューズ層に対して平行偏光状態にレーザ光（直線偏光）が照射される場合の発熱分布を示す断面図である。
【図９】 平行偏光の場合におけるブロー痕の形状を示す平面図である。
【図１０】 ヒューズ層に対して垂直偏光状態にレーザ光（直線偏光）が照射される場合の発熱分布を示す断面図である。
【図１１】 円偏光の場合におけるブロー痕の形状を示す平面図である。
【図１２】 （ａ）はヒューズ層３とレーザ光５の入射角との幾何学的関係を示す模式図であり、（ｂ）は入射角θ２とテーパ３ｔにおけるレーザ光５の反射率の関係を示す図である。
【図１３】 実施の形態におけるヒューズ層３を有する半導体装置の平面図である。
【図１４】 図１３中Ａ−Ａ’線矢視断面図である。
【図１５】 図１４中Ｅ部の部分拡大断面図である。
【図１６】 実施の形態におけるブロー痕の形状を示す平面図である。
【図１７】 保護膜６に設けられる開口部６ａの側面の位置（図中Ｌ２）と疑似ヒューズ層７に面するヒューズ層３の側面の位置（図中Ｌ１）との関係を示す断面図である。
【図１８】 ヒューズ層３の間隔（μｍ）と大穴発生確率（％）との関係を示す図である。
【図１９】 ＤＲＡＭ（Dynamic Randam Access Memory）の概略構成を示すブロック図である。
【図２０】 従来のヒューズ層およびその近傍を示す断面図である。
【図２１】 従来のヒューズ層の切断の様子を示す第１断面図である。
【図２２】 従来のヒューズ層の切断の様子を示す第２断面図である。
【符号の説明】
１ 半導体基板、２ 絶縁層、３ ヒューズ層、３ａ 窒化物層、３ｂ 金属層、３ｃ 窒化物層、３ｔ テーパ、４ 絶縁層、４ａ ブロー痕、５ レーザ光、６ａ 開口部、６ 保護膜、７ 疑似ヒューズ層、７ｔ テーパ、９ 亀裂。
【発明の属する技術分野】
この発明は、半導体装置に関し、より特定的には、冗長回路を制御するため光照射によって切断されるヒューズ層を有する半導体装置の構造に関する。
【０００２】
【従来の技術】
従来から、半導体装置の欠陥救済のために設けられる冗長回路は知られている。また、一般的に、この冗長回路とともにヒューズ層が形成され、このヒューズ層を適宜切断することにより欠陥回路を冗長回路に切換える。このようなヒューズ層を備える半導体装置としては、米国特許第５，５８９，７０６号などがあげられる。
【０００３】
図１９には、冗長回路を有する半導体装置の一例として、ＤＲＡＭ（Dynamic Randam Access Memory）の概略構成が示されている。図１９を参照して、メモリセルアレイ２０には、ロウデコーダ２１からワードドライバ２２を介在してワード線ＷＬが行方向に延びている。また、コラムデコーダ２３からビット線ＢＬが列方向に延びている。これらのワード線ＷＬとビット線ＢＬとが互いに交差するように配置される。ワード線ＷＬとビット線ＢＬとの交点にメモリセルＭＣが設けられる。
【０００４】
ワード線ＷＬの外側には、スペアデコーダ２４からスペアワードドライバ２５を介してスペアワード線ＳＷＬが行方向に延びている。スペアワード線ＳＷＬと各ビット線ＢＬとの交点にはスペアメモリセルＳＭＣが設けられている。
【０００５】
このスペアメモリセルＳＭＣ、スペアデコーダ２４およびスペアワードドライバ２５が、冗長回路を構成する。スペアデコーダ２４には、不良アドレス比較回路２６が接続され、この不良アドレス比較回路２６内にヒューズ層が形成される。このヒューズ層により冗長回路が制御される。また、不良アドレス比較回路２６には、ロウアドレスが入力される。上記のような構成を有するＤＲＡＭのヒューズ層およびその近傍を示す断面図が図２０に示されている。
【０００６】
図２０を参照して、半導体基板１の上に、層間絶縁膜２を介在してヒューズ層３が形成されている。このヒューズ層３を覆うようにシリコン酸化膜などからなる絶縁層４が形成されている。
【０００７】
上記構造よりなるヒューズ層３を切断することにより、欠陥回路の救済が行なわれる。ヒューズ層３を切断するには、一般にレーザ光が用いられる。以下、レーザ光によってヒューズ層３が切断される原理について説明する。
【０００８】
再び図２０を参照して、レーザ光５がヒューズ層３に照射される。それにより、レーザ光５がヒューズ層３に吸収されるとともに、ヒューズ層３は加熱される。その結果、ヒューズ層３は固体→液体→気体へと相変化する。これにより、図２１に示されるように、ヒューズ層３の蒸発圧によって絶縁層４が押し上げられ、絶縁層４に亀裂９が生じる。
【０００９】
このヒューズ層３の蒸発圧が所定の値以上になったときに、図２２に示されるように、ヒューズ層３が切断されるとともに、ヒューズ層３の上に位置する絶縁層４が吹き飛ばされ、ブロー痕４ａが形成される。
【００１０】
【発明が解決しようとする課題】
ここで、従来のヒューズ層は、電気的特性およびプロセスの簡便性などの観点から設計されることが多い。したがって、新世代の構造を有する半導体装置に移行する際には、前世代と全く異なる部材をヒューズ層に採用したり、複数のヒューズ層を設けた場合に各ヒューズ層の寸法が異なったり、また、ヒューズ層を覆う周囲の酸化膜の膜厚さがヒューズ層ごとに異なる場合が生じている。その結果、ヒューズ層の切断によって生じるブロー痕の形状を均一の大きさにすることができず、ヒューズ層の切断を安定して行なうことができない問題が生じている。
【００１１】
一方、半導体装置を構成する素子の高集積化、および、製造プロセスの工程削減に伴う厚膜化により、下層に位置するヒューズ層の切断の困難化も生じ、今日においては、できるだけ上層に位置する配線層をヒューズ層として採用するようになってきている。
【００１２】
ここで、上層に位置する配線層には、主に金属材料が採用される。しかし、金属材料の場合、配線パターンを配線層に転写するときに、照射光の配線層からの反射が大きくなり、良好に配線パターンの転写を行なうことができない問題が生じることが知られている。そこで、配線層の表面に照射光の反射を減らすための膜を設けている。
【００１３】
また、金属材料からなる配線層に半導体基板からシリコンのイオンが拡散しないように、半導体基板と配線層との間に拡散防止膜を設けている。したがって、上記理由から、ヒューズ層として採用される配線層は、３層構造が採用される場合が多い。
【００１４】
しかし、ヒューズ層がこのような３層構造からなる場合、ヒューズ層の切断の観点からは好ましい構造とは言えない。また、メモリ領域と比較した場合、ヒューズ層が設けられる領域は配線密度が粗い。その結果、メモリ領域とヒューズ層領域とを同様のプロセスにより配線層を形成しても、配線密度の影響によりヒューズ層の断面形状が場所によって異なるという問題が生じる。
【００１５】
さらに、ヒューズ層に照射するレーザ光のビーム波長とヒューズ層の幅との寸法が同じ程度で、かつ、レーザ光のビーム径よりヒューズ層の幅が小さい場合には、ヒューズ層での光吸収分布はヒューズ層の形状に大きく依存するため、ヒューズ層での光吸収分布は非常に複雑となる。
【００１６】
レーザ光のヒューズ層による光吸収によって、レーザ光の光エネルギが熱エネルギに変換され、ヒューズ層が固体→液体→気体へと相変化し、ヒューズ層の切断が行なわれる。ここで、光吸収分布は発熱分布に相当するが、ヒューズ層の構造によっては、ヒューズ層の発熱分布がヒューズ層の切断に適していない分布の場合、安定したヒューズ層の切断およびブロー痕形状を小さくすることが困難になる。
【００１７】
したがって、この発明の目的は、上記問題を解決するためになされたものであり、安定したヒューズ層の切断およびブロー痕形状を小さくすることができるヒューズ層を有する半導体装置を提供することにある。
【００１８】
さらに、この発明の他の目的は、半導体装置の縮小化を図ることにある。
【００１９】
【課題を解決するための手段】
この発明に基づいた半導体装置においては、第１絶縁層と、上記絶縁層の上に一方向に延びるように複数形成され、冗長回路を制御するため光照射によって切断されるヒューズ層と、上記第１絶縁層の上に、上記ヒューズ層の少なくとも一方の側において上記ヒューズ層に沿うように設けられる疑似ヒューズ層と、上記ヒューズ層および上記疑似ヒューズ層を覆うように形成される第２絶縁層と、上記第２絶縁層の上に形成され、上記ヒューズ層に対向する領域に開口部を有する保護膜とを備えている。さらに、上記ヒューズ層の間隔は４μｍ未満、または、４．５μｍ〜５．５μｍである。
【００２０】
このように疑似ヒューズ層を設けることにより、ヒューズ層の配線パターンの転写時、配線密度が粗い面に生じる配線パターンの断面形状の変形を、ヒューズ層に生じさせず、疑似ヒューズ層に生じさせることが可能になる。これにより、疑似ヒューズ層にこのような配線パターン形状の変形が生じた場合においても、疑似ヒューズ層は光照射による切断が行なわれないため、何ら問題が生じない。
【００２１】
また、ヒューズ層の切断においては、全てのヒューズ層の断面形状を均一し、かつ、ヒューズ層との間隔を４μｍ未満、または、４．５μｍ〜５．５μｍにすることにより、安定したヒューズ層の切断およびブロー痕形状の均一化を図ることが可能になる。
【００２２】
また、配線密度が粗い面に生じるヒューズ層のブロー痕形状の拡大を未然に防止することにより、ヒューズ層を覆う第２絶縁層の上に形成される保護膜に設けられる開口部を小さくすることが可能になる。その結果、開口部に必要とされる領域の縮小化が図られ、これに伴い、半導体装置の縮小化を図ることが可能になる。さらに、保護膜に設けられる開口部を小さくすることが可能になることによって、半導体装置内へ水分等が進入し難くなり、半導体装置の耐水性を向上させることが可能になる。
【００２３】
また、上記発明をより好ましい状態で実現するため、以下に示す構造が採用される。
【００２４】
上記疑似ヒューズ層の上記ヒューズ層に対向する面の反対側の面には、疑似ヒューズ層の上方から下方に向かうにしたがって徐々に上記ヒューズ層から遠ざかるテーパが設けられている。
【００２５】
このように、ヒューズ層の配線パターンの転写時、配線密度が粗い面に生じる配線パターン形状の変形を、疑似ヒューズ層に生じさせることにより、全てのヒューズ層の断面形状を均一にすることが可能になる。
【００２６】
上記ヒューズ層は表面側に相対的に沸点が高い材料からなる層を有する少なくとも２層からなる積層構造を有し、上記疑似ヒューズ層も上記ヒューズ層と同じ積層構造を有している。
【００２７】
また、より好ましくは、上気ヒューズ層および上記疑似ヒューズ層は、それぞれ窒化物層、金属層および窒化物層の３層構造からなり、上記窒化物層は上記金属層よりも沸点が高い材料である。この構造を採用することにより、ヒューズ層のパターニングを精度良く実現することが可能になる。
【００２８】
また、より好ましくは、上記疑似ヒューズ層の幅は、上記ヒューズ層と同じまたはそれ以下である。また、上記保護膜に設けられる上記開口部の上記ヒューズ層の側部に対向する側壁部は、上記ヒューズ層の上記疑似ヒューズ層に対向する面と上記疑似ヒューズ層の上記ヒューズ層に対向する面との間に位置するように設けられる。
【００２９】
この構造を採用することにより、ヒューズ層を覆う第２絶縁層の上に形成される保護膜に設けられる開口部に必要とされる領域の縮小化が図られ、これに伴い、半導体装置の縮小化を図ることが可能になる。
【００３０】
【発明の実施の形態】
以下、本願発明に基づく実施の形態における半導体装置について図を参照しながら説明する。まず最初に、本実施の形態における半導体装置の構造を充分理解するために、本発明に至るまでの背景技術について説明する。
【００３１】
図１〜図４を参照して、ヒューズ層を有する半導体装置の構造について説明する。なお、図１はヒューズ層を有する半導体装置の平面図であり、図２は図１中Ａ−Ａ’線矢視断面図であり、図３は図２中Ｂ部の部分拡大断面図であり、図４は１つのヒューズ層の拡大断面図である。
【００３２】
半導体基板１の上に酸化膜２が形成されている。酸化膜２の上には、所定の断面形状を有するヒューズ層３が複数形成されている。ヒューズ層３は、図３に示すように半導体基板１からのヒューズ層３へのシリコンイオン拡散を防止するための窒化物層３ａ、配線層としての金属層３ｂおよび反射防止膜の役割を果たす窒化物層３ｃの三層構造からなる。
【００３３】
ヒューズ層３の上には、このヒューズ層３を覆うように絶縁層４が形成されている。絶縁層４の上には、ヒューズ層３の上方に開口部６ａが設けられた保護膜６が設けられている。
【００３４】
ヒューズ層３の切断は、図４を参照して、レーザ光５が絶縁層４の上方からヒューズ層３に照射される。それにより、レーザ光５がヒューズ層３に吸収されるとともに、ヒューズ層３は加熱される。その結果、ヒューズ層３は固体→液体→気体へと相変化する。これにより、ヒューズ層３の蒸発圧によって絶縁層４が押し上げられる。このヒューズ層３の蒸発圧が所定の値以上になったときに、ヒューズ層３が切断されるとともに、ヒューズ層３の上に位置する絶縁層４が吹き飛ばされ、ブロー痕が形成される。
【００３５】
ヒューズ層３は上述したように３層構造または多層構造が採用される場合が多い。その結果、ヒューズ層３のレーザ光の光吸収分布が不均一になり、また、各層を構成する膜の熱物性値が異なることから、ヒューズ層３のレーザ光の光吸収によって発生する熱伝導も複雑になる。
【００３６】
ここで、図５〜図１１を参照して、レーザ光の電場の方向とヒューズ層の断面形状との関係について説明する。なお、図５はヒューズ層に対して平行偏光状態にレーザ光（直線偏光）が照射される場合を示し、図６は図５中Ｂ−Ｂ’線矢視断面図である。また、図７は、レーザ光の光強度分布を示す図であり、図８は、ヒューズ層に対して平行偏光状態にレーザ光（直線偏光）が照射される場合の発熱分布を示す断面図であり、図９は、平行偏光の場合におけるブロー痕の形状を示す平面図である。さらに、図１０は、ヒューズ層に対して垂直偏光状態にレーザ光（直線偏光）が照射される場合の発熱分布を示す図であり、図１１は、円偏光の場合におけるブロー痕の形状を示す平面図である。
【００３７】
ヒューズ層３を構成する表面物質の複素屈折率ｍ（＝ｎ−ｉ×ｋ）の実数項ｎの２乗と虚数項ｋの２条との差（ｎ2 −ｋ2 ）が負となるような物質で表面が覆われ、ヒューズ層３の断面形状は矩形とする。
【００３８】
このような条件の下、図５および図６に示すように、ヒューズ層３に照射されるレーザ光５（直線偏光）の電場方向がヒューズ層３の長手方向とほぼ一致する場合（平行偏光）には、図８に示すように、ヒューズ層３のエッジ部分（図中Ｃで囲まれる領域）でほとんどレーザ光５が吸収される分布を示す。
【００３９】
このような光吸収分布は発熱分布に対応することから、ヒューズ層３のエッジ部分は、短時間に沸点まで達し、ヒューズ層３が切断されることになる。なお、図５に示すレーザ光５のビーム径は、図７に示すレーザ光の光強度分布において、１／ｅ2 となる領域とする。
【００４０】
このように、急激な温度上昇によって、ヒューズ層３の切断が実現されるが、この切断に要する時間は、１０ｎｓ前後と熱伝導で周囲の酸化膜が広範囲に軟化するにはあまりにも短時間である。その結果、ヒューズ層３の切断に伴い絶縁層４に形成されるブロー痕４ａの形状は、図９の平面図に示すように、ほぼ矩形となる。したがって、ヒューズ層３の配線間隔を小さくすることができる。また、保護膜６に設けられる開口部６ａの開口面積を小さくすることができる。
【００４１】
一方、ヒューズ層３に照射されるレーザ光５（直線偏光）の電場方向がヒューズ層３の長手方向に対してほぼ垂直の場合（垂直偏光）には、図１０に示すように、平行偏光の場合とは異なり、ヒューズ層３の表面および側面（図中Ｄで囲まれる領域）でレーザ光５が吸収される分布を示す。このような光吸収分布は発熱分布に対応し、特定の部分に温度上昇が集中することがない。よって、ヒューズ層３は緩やかな温度上昇を示す。
【００４２】
そのため、ヒューズ層３の周囲の絶縁層４の軟化領域が拡大する。その結果、ヒューズ層３の切断に伴い絶縁層４に形成されるブロ−痕４ａの形状は、大きな楕円形状となり、ヒューズ層３の配線間隔を小さくすること、および、保護膜６に設けられる開口部６ａの開口面積を小さくすることができない。
【００４３】
以上により、ヒューズ層３の切断のためのヒューズ層３へのレーザ光５の照射には、ヒューズ層３の長手方向とレーザ光５の電場方向をほぼ一致させる平行偏光が好ましい。
【００４４】
この平行偏光を用いることにより、ヒューズ層３の配線間隔の縮小化、および、保護膜６に設けられる開口部６ａの開口面積の縮小化を図ることが可能になる。しかし、全てのヒューズ層３に対して平行偏光によりレーザ光５を照射することは困難な場合が多い。
【００４５】
そこで現実には、沸点が３０００Ｋ未満の物質が支配的であるヒューズ層３の切断には、あらゆる方向に配置されるヒューズ層３の長手方向に対応する観点、および、ブロ−痕４ａを矩形にする観点から平行偏光と垂直偏光との中間的性質を有する円偏光によるヒューズ層３に対するレーザ光５の照射が行なわれている。
【００４６】
しかし、円偏光によるヒューズ層３に対するレーザ光５の照射においても、以下に示す問題が生じる。円偏光によるヒューズ層３の切断によって生じるブロ−痕４ａの形状は、図１１に示すように、同一の開口部６ａ内に形成されたヒューズ層３であっても、中央部におけるヒューズ層３のブロ−痕４ａの形状はほぼ矩形になるものの、端部におけるヒューズ層３のブロ−痕４ａの形状は、非常に大きな半月形状になる。
【００４７】
例えば、ヒューズ層３の配線幅が１．０μｍ、ヒューズ層３の配線間隔が４μｍの場合、ヒューズ層３の端面から突出するブロ−痕４ａの大きさは、約８μｍ〜１０μｍある。したがって、ヒューズ層３の端面から開口部６ａの端部までの距離は、少なくとも１０μｍ以上設ける必要がある。その結果、開口部６ａの開口面積の縮小化を図ること、およびそれに伴い半導体装置の縮小化を図ることができない問題が生じている。
【００４８】
ここで、端部におけるヒューズ層３のブロ−痕４ａの形状が上記のようになる理由は下記のとおりである。
【００４９】
ヒューズ層３のパターン形成のためのプロセスにおいて、配線密度が密の領域においては、転写パターンどおりにヒューズ層３のパターニングが行なわれる。しかし、配線密度が粗の領域の場合においては、転写パターンどおりにヒューズ層３のパターニングが行なわれず、図３の拡大断面図に示されるように、ヒューズ層３の上方から下方に向かうにしたがって徐々にヒューズ層３から遠ざかるテーパ３ｔが形成されてしまうことが、経験的な事実として知られている。
【００５０】
さらに、このヒューズ層３に設けられるテーパ３ｔにレーザ光５が照射された場合に生じる現象について、図１２（ａ）および（ｂ）を参照しながら説明する。
【００５１】
図１２（ａ）には、ヒューズ層３とレーザ光５の入射角との幾何学的関係を示す模式図が示されており、ヒューズ層３に形成されるテーパ３ｔのテーパ角θ１とレーザ光５のテーパ３ｔへの入射角θ２とは同じである。
【００５２】
また、図１２（ｂ）には、入射角θ２とテーパ３ｔにおけるレーザ光５の反射率の関係が示されており、レーザ光５の偏光が水平偏光の場合、入射角θ２が大きくなるほど反射率は大きくなる。
【００５３】
レーザ光５の偏光が垂直偏光の場合、入射角θ２が大きくなるほど反射率は小さくなり、特に入射角θ２が６０°を超えると大きく変化し、入射角θ２が約８０°のときに反射率が最低となる。また、レーザ光５の偏光が円偏光の場合、変化は小さいが垂直偏光に近似する性質を示す。
【００５４】
その結果、テーパ３ｔに円偏光のレーザ光５が照射された場合、垂直偏光の場合と同様に、ヒューズ層３のテーパ３ｔの近傍の領域は、緩やかな温度上昇によって、ヒューズ層３が切断されることになる。
【００５５】
そのため、テーパ３ｔの周囲の絶縁層４の軟化領域が拡大する。その結果、ヒューズ層３の切断に伴いテーパ３ｔの周囲の絶縁層４に形成されるブロ−痕４ａの形状は、半月形状となる。
【００５６】
上述した背景技術に基づき、本願発明の実施の形態における半導体装置においては、以下に示す構造を採用している。この構造について、図１３〜図１５を参照して説明する。なお、図１３はヒューズ層３を有する半導体装置の平面図であり、図１４は図１３中Ａ−Ａ’線矢視断面図であり、図１５は図１４中Ｅ部の部分拡大断面図である。
【００５７】
この実施の形態における半導体装置においては、半導体基板１の上に酸化膜２が形成されている。酸化膜２の上には、所定の断面形状を有するヒューズ層３が形成されている。ヒューズ層３は、図１５に示すように半導体基板１からのヒューズ層３へのシリコンイオン拡散を防止するための窒化物層３ａ、配線層としての金属層３ｂおよび反射防止膜の役割を果たす窒化物層３ｃの三層構造からなる。
【００５８】
ヒューズ層３の上には、このヒューズ層３を覆うように絶縁層４が形成されている。絶縁層４の上には、ヒューズ層３の上方に開口部６ａが設けられた保護膜６が設けられている。
【００５９】
ここで、保護膜６に形成された同一の開口部６ａ内に設けられるヒューズ層３の外側の領域には、欠陥回路を冗長回路に切換えるためには用いられない、疑似ヒューズ層７が設けられている。
【００６０】
この疑似ヒューズ層７は、ヒューズ層３のパターン形成のためのプロセスにおいて同時に形成されるため、その積層構造はヒューズ層３と同じである。また、疑似ヒューズ層７の一側面は、配線密度が粗の領域に面しているため、従来ヒューズ層３に不可避的に形成されていたテーパ３ｔは、図１５に示すように、疑似ヒューズ層７にテーパ７ｔとして形成されることとなる。
【００６１】
その結果、ヒューズ層３の断面形状はすべて左右対称の同一形状にすることが可能になる。その結果、ヒューズ層３の光吸収分布も左右対称になる。したがって、図１６に示すようにブロ−痕４ａの形状をすべて矩形とすることが可能になり、ヒューズ層３の配線間隔を小さくすることが可能になる。
【００６２】
また、疑似ヒューズ層７は、レーザ光５による切断が行なわれないため、疑似ヒューズ層７の上方を保護膜６で覆うことが可能になる。したがって、図１７で示すように、保護膜６に設けられる開口部６ａの側面の位置（図中Ｌ２）は疑似ヒューズ層７に面するヒューズ層３の側面の位置（図中Ｌ１）よりも疑似ヒューズ層７側に位置するものであれば良い。
【００６３】
その結果、開口部６ａの開口面積は、疑似ヒューズ層７ではなくヒューズ層３を基準にして設計することが可能になり、開口部６ａの開口面積の縮小化を図ること、およびそれに伴い半導体装置の縮小化を図ることが可能になる。
【００６４】
また、開口部６ａの開口面積の縮小化を図ることが可能になることにより、半導体装置内へ水分等が進入し難くなり、半導体装置の耐水性を向上させることが可能になる。
【００６５】
しかしながら、上記のように疑似ヒューズ層７を設けてヒューズ層３の切断を行なった場合でも、ある程度の確率でブロ−痕４ａの形状が円形状となる。たとえば、ヒューズ層３の間隔が（図１６のＰ１）６．５μｍの場合、疑似ヒューズ層７を設けない場合の、ブロ−痕４ａの形状が円形状となる確率（以下、大穴発生確率と称する。）は０．６５％であるのに対して、疑似ヒューズ層７を設けた場合の、大穴発生確率は０．１５％である。つまり、疑似ヒューズ層７を設けた場合でも、大穴発生確率は１／４程度しか低減できない。
【００６６】
ここで、図１８にヒューズ層３の間隔（μｍ）と大穴発生確率（％）との関係を示す。図からも明らかなように、ヒューズ層３の間隔（μｍ）が４μｍ未満のときに大穴発生確率を約０．０２５％にまで低減させ、ヒューズ層３の間隔（μｍ）が４．５μｍ〜５．５μｍのときに大穴発生確率を約０．０４％にまで低減させることが可能となる。したがって、本実施の形態における半導体装置のヒューズ層３の間隔は、４μｍ未満または４．５μｍ〜５．５μｍが好ましいといえる。
【００６７】
なお、疑似ヒューズ層７は何らかの回路に接続されていても構わないし、また、いずれの回路に接続されていなくても構わない。また、疑似ヒューズ層７とヒューズ層３とは、生産効率の観点から同じ膜材質を用いるようにしたが、同じパターン工程により形成されるものであれば、膜材質が異なるものであっても構わない。
【００６８】
また、疑似ヒューズ層７の幅は、ヒューズ層３としての機能を有していないため、パターンの転写時に解像限界以上であれば良くい。したがって、疑似ヒューズ層７の幅は、ヒューズ層３と同じまたはそれ以下にすることが可能である。
【００６９】
また、ヒューズ層３および疑似ヒューズ層７が適用される半導体装置としてＤＲＡＭを一例として説明したが、ＤＲＡＭに限らずＥＲＡＭその他ヒューズ層を有するあらゆる半導体装置に適用することが可能である。
【００７０】
したがって、今回開示した上記実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００７１】
【発明の効果】
この発明に基づいた半導体装置によれば、ヒューズ層の配線パターンの転写時、配線密度が粗い面に生じる配線パターン形状の変形を、ヒューズ層に生じさせず、疑似ヒューズ層に生じさせることが可能になる。これにより、ヒューズ層の切断においては、全てのヒューズ層の形状を均一にすることが可能になるため、安定したヒューズ層の切断およびブロー痕形状の均一化を図ることが可能になる。その結果、配線密度が粗い面に生じるヒューズ層のブロー痕形状の拡大を未然に防止することにより、ヒューズ層を覆う第２絶縁層の上に形成される保護膜に設けられる開口部を小さくすることが可能になる。
【図面の簡単な説明】
【図１】 背景技術におけるヒューズ層を有する半導体装置の平面図である。
【図２】 図１中Ａ−Ａ’線矢視断面図である。
【図３】 図２中Ｂ部の部分拡大断面図である。
【図４】 １つのヒューズ層の拡大断面図である。
【図５】 ヒューズ層に対して平行偏光状態にレーザ光（直線偏光）が照射される場合の平面図である。
【図６】 図５中Ｂ−Ｂ’矢視断面図である。
【図７】 レーザ光の光強度分布を示す図である。
【図８】 ヒューズ層に対して平行偏光状態にレーザ光（直線偏光）が照射される場合の発熱分布を示す断面図である。
【図９】 平行偏光の場合におけるブロー痕の形状を示す平面図である。
【図１０】 ヒューズ層に対して垂直偏光状態にレーザ光（直線偏光）が照射される場合の発熱分布を示す断面図である。
【図１１】 円偏光の場合におけるブロー痕の形状を示す平面図である。
【図１２】 （ａ）はヒューズ層３とレーザ光５の入射角との幾何学的関係を示す模式図であり、（ｂ）は入射角θ２とテーパ３ｔにおけるレーザ光５の反射率の関係を示す図である。
【図１３】 実施の形態におけるヒューズ層３を有する半導体装置の平面図である。
【図１４】 図１３中Ａ−Ａ’線矢視断面図である。
【図１５】 図１４中Ｅ部の部分拡大断面図である。
【図１６】 実施の形態におけるブロー痕の形状を示す平面図である。
【図１７】 保護膜６に設けられる開口部６ａの側面の位置（図中Ｌ２）と疑似ヒューズ層７に面するヒューズ層３の側面の位置（図中Ｌ１）との関係を示す断面図である。
【図１８】 ヒューズ層３の間隔（μｍ）と大穴発生確率（％）との関係を示す図である。
【図１９】 ＤＲＡＭ（Dynamic Randam Access Memory）の概略構成を示すブロック図である。
【図２０】 従来のヒューズ層およびその近傍を示す断面図である。
【図２１】 従来のヒューズ層の切断の様子を示す第１断面図である。
【図２２】 従来のヒューズ層の切断の様子を示す第２断面図である。
【符号の説明】
１ 半導体基板、２ 絶縁層、３ ヒューズ層、３ａ 窒化物層、３ｂ 金属層、３ｃ 窒化物層、３ｔ テーパ、４ 絶縁層、４ａ ブロー痕、５ レーザ光、６ａ 開口部、６ 保護膜、７ 疑似ヒューズ層、７ｔ テーパ、９ 亀裂。
Claims (46)
- 第１絶縁層と、
前記第１絶縁層の上に一方向に延びるように複数形成され、冗長回路を制御するため光照射によって切断されるヒューズ層と、
前記第１絶縁層の上に、前記ヒューズ層の一方の側において前記ヒューズ層に沿うように設けられる疑似ヒューズ層と、
前記ヒューズ層および前記疑似ヒューズ層を覆うように形成される第２絶縁層と、
前記第２絶縁層の上に形成され、前記ヒューズ層に対向する領域に一つの開口部を有する保護膜と、を備え、
前記ヒューズ層及び前記擬似ヒューズ層は前記一方向と直交する方向に並ぶように配置されており、
前記保護膜に設けられる前記開口部の前記ヒューズ層の側部に対向する側壁部は、前記ヒューズ層の前記疑似ヒューズ層に対向する面と前記疑似ヒューズ層の前記ヒューズ層に対向する面との間に位置するように設けられる、半導体装置。 - 前記疑似ヒューズ層の前記ヒューズ層に対向する面の反対側の面には、疑似ヒューズ層の上方から下方に向かうにしたがって徐々に前記ヒューズ層から遠ざかるテーパが設けられている、請求項１に記載の半導体装置。
- 前記ヒューズ層は表面側に相対的に沸点が高い材料からなる層を有する、少なくとも２層からなる積層構造を有し、
前記疑似ヒューズ層も前記ヒューズ層と同じ積層構造を有する、請求項１に記載の半導体装置。 - 前記ヒューズ層および前記疑似ヒューズ層は、それぞれ窒化物層、金属層および窒化物層の３層構造からなり、前記窒化物層は前記金属層よりも沸点が高い材料である、請求項３に記載の半導体装置。
- 前記疑似ヒューズ層の幅は、前記ヒューズ層と同じまたはそれ以下である、請求項１に記載の半導体装置。
- 前記ヒューズ層の間隔は４μｍ未満、または、４．５μｍ〜５．５μｍである、請求項１に記載の半導体装置。
- 半導体基板と、
前記半導体基板上の第１絶縁層と、
前記第１絶縁層上であって、第１方向に延び、前記第１方向と直交する第２方向に所定間隔で配置され、冗長回路を制御する機能を有する複数本のヒューズ層と、
前記第１絶縁層上であって、前記第１方向に延び、前記複数本のヒューズ層からなるヒューズ層群の前記第２方向の外側に配置され、冗長回路を制御する機能を有さない擬似ヒューズ層とを有し、
前記第１方向を法線とする面で形成された断面における前記ヒューズ層および前記擬似ヒューズ層の側壁は、前記ヒューズ層および前記擬似ヒューズ層の幅が上方から下方に向かうにしたがって広がるテーパを有し、前記擬似ヒューズ層のテーパは、前記ヒューズ層のテーパよりも大であり、
前記複数本のヒューズ層と前記擬似ヒューズ層上に設けられた第２絶縁層と、
前記第２絶縁層を覆う第３絶縁層と、
前記第３絶縁層に設けられ、前記第２絶縁層を露出する開口部とをさらに有し、
平面視において、前記開口部内には前記ヒューズ層群が存在し、前記開口部の側壁は前記ヒューズ層群と前記擬似ヒューズ層との間に設けられる、半導体装置。 - 前記ヒューズ層は、レーザ光照射によって切断される、請求項７記載の半導体装置。
- 前記ヒューズ層および前記擬似ヒューズ層は、金属膜と、前記金属膜上の窒化膜の積層構造からなる、請求項８に記載の半導体装置。
- 半導体基板と、
前記半導体基板上の第１絶縁層と、
前記第１絶縁層上であって、第１方向に延び、前記第１方向と直交する第２方向に所定間隔で配置され、冗長回路を制御する機能を有する複数本のヒューズ層と、
前記第１絶縁層上であって、前記第１方向に延び、前記複数本のヒューズ層からなるヒューズ層群の前記第２方向の外側に配置され、冗長回路を制御する機能を有さない擬似ヒューズ層とを有し、
前記第１方向を法線とする面で形成された断面における前記ヒューズ層の断面形状は左右対称であり、前記第１方向を法線とする面で形成された断面における前記擬似ヒューズ層の断面形状は左右非対称であり、
前記複数本のヒューズ層と前記擬似ヒューズ層上に設けられた第２絶縁層と、
前記第２絶縁層を覆う第３絶縁層と、
前記第３絶縁層に設けられ、前記第２絶縁層を露出する開口部とをさらに有し、
平面視において、前記開口部内には前記ヒューズ層群が存在し、前記開口部の側壁は前記ヒューズ層群と前記擬似ヒューズ層との間に設けられる、半導体装置。 - 前記ヒューズ層は、レーザ光照射によって切断される、請求項１０記載の半導体装置。
- 前記ヒューズ層および前記擬似ヒューズ層は、金属膜と、前記金属膜上の窒化膜の積層構造からなる、請求項１１に記載の半導体装置。
- 半導体基板と、
前記半導体基板上に設けられた第１絶縁層と、
前記第１絶縁層上に設けられ、第１の方向に沿って延び、前記第１の方向と直交する方に配置される複数のヒューズ配線で構成されたヒューズ群と、
前記第１絶縁層上に設けられ、前記第１の方向に沿って延び、前記ヒューズ群を前記第１の方向と直交する方向で挟むように設けられた２つの擬似ヒューズと、
前記ヒューズ群および前記２つの擬似ヒューズとを覆う第２絶縁層と、
前記第２絶縁層を覆う第３絶縁層と、
前記第３絶縁層に設けられ、前記第２絶縁層を露出するような開口部とを有し、
平面視において、前記開口部内に前記ヒューズ群が設けられ、前記ヒューズ群と前記２つの擬似ヒューズとの間に前記開口部の側壁がある、半導体装置。 - 前記複数のヒューズ配線それぞれは冗長回路を制御するものであり、
前記２つの擬似ヒューズそれぞれは冗長回路を制御しないものであり、
前記複数のヒューズ配線それぞれおよび前記２つの擬似ヒューズそれぞれは同一の製造プロセスにて形成されるものである、請求項１３に記載の半導体装置。 - 前記疑似ヒューズの前記ヒューズ配線に対向する面の反対側の面には、前記疑似ヒューズの上方から下方に向かうにしたがって徐々に前記ヒューズ配線から遠ざかるテーパが設けられている、請求項１３に記載の半導体装置。
- 前記ヒューズ配線は表面側に相対的に沸点が高い材料からなる層を有する、少なくとも２層からなる積層構造を有し、
前記疑似ヒューズも前記ヒューズ配線と同じ積層構造を有する、請求項１３に記載の半導体装置。 - 前記ヒューズ配線および前記疑似ヒューズは、それぞれ窒化物層、金属層および窒化物層の３層構造からなり、前記窒化物層は前記金属層よりも沸点が高い材料である、請求項１６に記載の半導体装置。
- 前記疑似ヒューズの幅は、前記ヒューズ配線と同じまたはそれ以下である、請求項１３に記載の半導体装置。
- 隣合う前記ヒューズ配線同士の間隔は４μｍ未満、または、４．５μｍ〜５．５μｍである、請求項１３に記載の半導体装置。
- 前記疑似ヒューズの前記ヒューズ配線に対向する面の反対側の面のテーパは、隣り合う前記ヒューズ配線同士が向かい合う面のテーパよりも大きい、請求項１３に記載の半導体装置。
- 第１絶縁層と、
前記第１絶縁層の上に一方向に延びるように複数形成され、冗長回路を制御するため光照射によって切断されるヒューズ層と、
前記第１絶縁層の上に、前記ヒューズ層の一方の側において前記ヒューズ層に沿うように設けられる疑似ヒューズ層と、
前記ヒューズ層および前記疑似ヒューズ層を覆うように形成される第２絶縁層と、
前記第２絶縁層の上に形成され、前記ヒューズ層に対向する領域に一つの開口部を有する保護膜と、を備え、
前記ヒューズ層及び前記擬似ヒューズ層は前記一方向と直交する方向に並ぶように配置されており、
複数存在する前記ヒューズ層それぞれは、前記一方向と直交する方向において、前記疑似ヒューズ層と隣接する前記ヒューズ層以外の前記ヒューズ層は、前記ヒューズ層と隣接するように配置され、
前記保護膜に設けられる前記開口部の前記ヒューズ層の側部に対向する側壁部は、前記ヒューズ層の前記疑似ヒューズ層に対向する面と前記疑似ヒューズ層の前記ヒューズ層に対向する面との間に位置するように設けられる、半導体装置。 - 前記疑似ヒューズ層の前記ヒューズ層に対向する面の反対側の面には、前記疑似ヒューズ層の上方から下方に向かうにしたがって徐々に前記ヒューズ層から遠ざかるテーパが設けられている、請求項２１に記載の半導体装置。
- 前記ヒューズ層は表面側に相対的に沸点が高い材料からなる層を有する、少なくとも２層からなる積層構造を有し、
前記疑似ヒューズ層も前記ヒューズ層と同じ積層構造を有する、請求項２１に記載の半導体装置。 - 前記ヒューズ層および前記疑似ヒューズ層は、それぞれ窒化物層、金属層および窒化物層の３層構造からなり、前記窒化物層は前記金属層よりも沸点が高い材料である、請求項２３に記載の半導体装置。
- 前記疑似ヒューズ層の幅は、前記ヒューズ層と同じまたはそれ以下である、請求項２１に記載の半導体装置。
- 前記ヒューズ層の間隔は４μｍ未満、または、４．５μｍ〜５．５μｍである、請求項２１に記載の半導体装置。
- 半導体基板と、
前記半導体基板上の第１絶縁層と、
前記第１絶縁層上であって、第１方向に延び、第１方向に直交する第２方向に所定間隔で配置された複数本のヒューズ層と、
前記第１絶縁層上であって、前記第１方向に延び、前記複数本のヒューズ層からなるヒューズ層群の外側に配置された擬似ヒューズ層と、
前記ヒューズ層および前記擬似ヒューズ層を覆うように形成された第２絶縁層と、
前記第２絶縁層上に形成され、前記ヒューズ層群に対向する開口部を有する第３絶縁層とを有し、
前記ヒューズ層群内の複数のヒューズ層は、前記第２方向において互いに隣接しており、前記擬似ヒューズ層は、前記第２方向において前記ヒューズ層群に隣接しており、
前記第３絶縁層に設けられる前記開口部の前記ヒューズ層の側部に対向する側壁部は、前記ヒューズ層の前記疑似ヒューズ層に対向する面と前記疑似ヒューズ層の前記ヒューズ層に対向する面との間に位置するように設けられる、半導体装置。 - 前記ヒューズ層は、レーザ光照射によって切断される、請求項２７に記載の半導体装置。
- 前記ヒューズ層および前記擬似ヒューズ層は、金属膜と、前記金属膜上の窒化膜の積層構造からなる、請求項２８に記載の半導体装置。
- 半導体基板と、
前記半導体基板上の第１絶縁層と、
前記第１絶縁層上であって、第１方向に延び、前記第１方向と直交する第２方向に所定間隔で配置され、冗長回路を制御する機能を有する複数本のヒューズ層と、
前記第１絶縁層上であって、前記第１方向に延び、前記第２方向において前記複数本のヒューズ層からなるヒューズ層群の外側に配置され、冗長回路を制御する機能を有さない擬似ヒューズ層とを有し、
前記第１方向を法線とする面で形成された断面における前記ヒューズ層および前記擬似ヒューズ層の側壁は、前記ヒューズ層および前記擬似ヒューズ層の幅が上方から下方に向かうにしたがって広がるテーパを有し、前記擬似ヒューズ層のテーパは、前記ヒューズ層のテーパよりも大であり、
前記複数本のヒューズ層と前記擬似ヒューズ層上に設けられた第２絶縁層と、
前記第２絶縁層を覆う第３絶縁層と、
前記第３絶縁層に設けられ、前記第２絶縁層を露出する開口部とをさらに有し、
前記第３絶縁層に設けられる前記開口部の前記ヒューズ層の側部に対向する側壁部は、前記ヒューズ層の前記疑似ヒューズ層に対向する面と前記疑似ヒューズ層の前記ヒューズ層に対向する面との間に位置するように設けられる、半導体装置。 - 前記ヒューズ層は、レーザ光照射によって切断される、請求項３０記載の半導体装置。
- 前記ヒューズ層および前記擬似ヒューズ層は、金属膜と、前記金属膜上の窒化膜の積層構造からなる、請求項３１に記載の半導体装置。
- 前記複数本のヒューズ層それぞれはお互いに隣り合うように配置される、請求項３０に記載の半導体装置。
- 半導体基板と、
前記半導体基板上の第１絶縁層と、
前記第１絶縁層上であって、第１方向に延び、前記第１方向と直交する第２方向に所定間隔で配置され、冗長回路を制御する機能を有する複数本のヒューズ層と、
前記第１絶縁層上であって、前記第１方向に延び、前記第２方向において前記複数本のヒューズ層からなるヒューズ層群の外側に配置され、冗長回路を制御する機能を有さない擬似ヒューズ層とを有し、
前記第１方向を法線とする面で形成された断面における前記ヒューズ層の断面形状は左右対称であり、前記第１方向を法線とする面で形成された断面における前記擬似ヒューズ層の断面形状は左右非対称であり、
前記複数本のヒューズ層と前記擬似ヒューズ層上に設けられた第２絶縁層と、
前記第２絶縁層を覆う第３絶縁層と、
前記第３絶縁層に設けられ、前記第２絶縁層を露出する開口部とをさらに有し、
前記第３絶縁層に設けられる前記開口部の前記ヒューズ層の側部に対向する側壁部は、
前記ヒューズ層の前記疑似ヒューズ層に対向する面と前記疑似ヒューズ層の前記ヒューズ層に対向する面との間に位置するように設けられる、半導体装置。 - 前記ヒューズ層は、レーザ光照射によって切断される、請求項３４記載の半導体装置。
- 前記ヒューズ層および前記擬似ヒューズ層は、金属膜と、前記金属膜上の窒化膜の積層構造からなる、請求項３５に記載の半導体装置。
- 前記複数本のヒューズ層それぞれはお互いに隣り合うように配置されている、請求項３４に記載の半導体装置。
- 半導体基板と、
前記半導体基板上に設けられた第１絶縁層と、
前記第１絶縁層上に設けられ、第１の方向に沿って延び、前記第１の方向と直交する方に配置される複数のヒューズ配線で構成されたヒューズ群と、
前記第１絶縁層上に設けられ、前記第１の方向に沿って延び、前記ヒューズ群を前記第１の方向と直交する方向で挟むように設けられた２つの擬似ヒューズと、
前記ヒューズ群および前記２つの擬似ヒューズとを覆う第２絶縁層と、
前記第２絶縁層を覆う第３絶縁層と、
前記第３絶縁層に設けられ、前記第２絶縁層を露出するような開口部とを有し、
前記第３層に設けられる前記開口部の前記ヒューズ配線の側部に対向する側壁部は、前記ヒューズ配線の前記疑似ヒューズに対向する面と前記疑似ヒューズの前記ヒューズ配線に対向する面との間に位置するように設けられる、半導体装置。 - 前記複数のヒューズ配線それぞれは冗長回路を制御するものであり、
前記２つの擬似ヒューズそれぞれは冗長回路を制御しないものであり、
前記複数のヒューズ配線それぞれおよび前記２つの擬似ヒューズそれぞれは同一の製造プロセスにて形成されるものである、請求項３８に記載の半導体装置。 - 前記疑似ヒューズの前記ヒューズ配線に対向する面の反対側の面には、疑似ヒューズの上方から下方に向かうにしたがって徐々に前記ヒューズ配線から遠ざかるテーパが設けられている、請求項３８に記載の半導体装置。
- 前記ヒューズ配線は表面側に相対的に沸点が高い材料からなる層を有する、少なくとも２層からなる積層構造を有し、
前記疑似ヒューズも前記ヒューズ配線と同じ積層構造を有する、請求項３８に記載の半導体装置。 - 前記ヒューズ配線および前記疑似ヒューズは、それぞれ窒化物層、金属層および窒化物層の３層構造からなり、前記窒化物層は前記金属層よりも沸点が高い材料である、請求項４１に記載の半導体装置。
- 前記疑似ヒューズの幅は、前記ヒューズ配線と同じまたはそれ以下である、請求項３８に記載の半導体装置。
- 隣合う前記ヒューズ配線同士の間隔は４μｍ未満、または、４．５μｍ〜５．５μｍである、請求項３８に記載の半導体装置。
- 前記疑似ヒューズの前記ヒューズ配線に対向する面の反対側の面のテーパは、隣り合う前記ヒューズ配線同士が向かい合う面のテーパよりも大きい、請求項３８に記載の半導体装置。
- 前記複数のヒューズ配線それぞれはお互いに隣り合うように配置されている請求項３８に記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17312098A JP4390297B2 (ja) | 1998-06-19 | 1998-06-19 | 半導体装置 |
| US09/226,161 US6259147B1 (en) | 1998-06-19 | 1999-01-07 | Semiconductor device having a fuse layer |
| TW088103825A TW411614B (en) | 1998-06-19 | 1999-03-12 | Semiconductor device |
| DE19912490A DE19912490C2 (de) | 1998-06-19 | 1999-03-19 | Halbleitereinrichtung mit einer Schmelzschicht |
| KR1019990009747A KR100334598B1 (ko) | 1998-06-19 | 1999-03-22 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17312098A JP4390297B2 (ja) | 1998-06-19 | 1998-06-19 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000012691A JP2000012691A (ja) | 2000-01-14 |
| JP2000012691A5 JP2000012691A5 (ja) | 2005-10-13 |
| JP4390297B2 true JP4390297B2 (ja) | 2009-12-24 |
Family
ID=15954519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17312098A Expired - Lifetime JP4390297B2 (ja) | 1998-06-19 | 1998-06-19 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6259147B1 (ja) |
| JP (1) | JP4390297B2 (ja) |
| KR (1) | KR100334598B1 (ja) |
| DE (1) | DE19912490C2 (ja) |
| TW (1) | TW411614B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6562674B1 (en) * | 1999-07-06 | 2003-05-13 | Matsushita Electronics Corporation | Semiconductor integrated circuit device and method of producing the same |
| JP3907911B2 (ja) | 2000-03-30 | 2007-04-18 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| DE10026926C2 (de) * | 2000-05-30 | 2002-06-20 | Infineon Technologies Ag | Halbleiteranordnung mit optischer Fuse |
| US6784516B1 (en) * | 2000-10-06 | 2004-08-31 | International Business Machines Corporation | Insulative cap for laser fusing |
| JP4079600B2 (ja) * | 2001-03-06 | 2008-04-23 | 株式会社東芝 | 半導体装置 |
| US6518643B2 (en) * | 2001-03-23 | 2003-02-11 | International Business Machines Corporation | Tri-layer dielectric fuse cap for laser deletion |
| JP2003086687A (ja) * | 2001-09-13 | 2003-03-20 | Seiko Epson Corp | 半導体装置 |
| KR100444722B1 (ko) * | 2002-04-08 | 2004-08-16 | 아남반도체 주식회사 | 퓨즈 라인 제조 방법 |
| KR100709434B1 (ko) * | 2005-06-27 | 2007-04-18 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈 박스 |
| JP5060100B2 (ja) * | 2006-10-26 | 2012-10-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263558A (ja) | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 半導体装置 |
| JP3256626B2 (ja) * | 1994-05-15 | 2002-02-12 | 株式会社東芝 | 半導体装置 |
| TW279229B (en) * | 1994-12-29 | 1996-06-21 | Siemens Ag | Double density fuse bank for the laser break-link programming of an integrated-circuit |
| US5589706A (en) | 1995-05-31 | 1996-12-31 | International Business Machines Corp. | Fuse link structures through the addition of dummy structures |
| US5636172A (en) * | 1995-12-22 | 1997-06-03 | Micron Technology, Inc. | Reduced pitch laser redundancy fuse bank structure |
| JPH09213804A (ja) | 1996-01-29 | 1997-08-15 | Mitsubishi Electric Corp | ヒューズ層を有する半導体装置 |
| US5851903A (en) * | 1996-08-20 | 1998-12-22 | International Business Machine Corporation | Method of forming closely pitched polysilicon fuses |
| US5949323A (en) * | 1998-06-30 | 1999-09-07 | Clear Logic, Inc. | Non-uniform width configurable fuse structure |
-
1998
- 1998-06-19 JP JP17312098A patent/JP4390297B2/ja not_active Expired - Lifetime
-
1999
- 1999-01-07 US US09/226,161 patent/US6259147B1/en not_active Expired - Lifetime
- 1999-03-12 TW TW088103825A patent/TW411614B/zh not_active IP Right Cessation
- 1999-03-19 DE DE19912490A patent/DE19912490C2/de not_active Expired - Lifetime
- 1999-03-22 KR KR1019990009747A patent/KR100334598B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE19912490C2 (de) | 2003-10-16 |
| KR100334598B1 (ko) | 2002-05-02 |
| JP2000012691A (ja) | 2000-01-14 |
| US6259147B1 (en) | 2001-07-10 |
| TW411614B (en) | 2000-11-11 |
| DE19912490A1 (de) | 2000-01-20 |
| KR20000005616A (ko) | 2000-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6420216B1 (en) | Fuse processing using dielectric planarization pillars | |
| US7973341B2 (en) | Fuse of semiconductor device | |
| JP2001044281A (ja) | 多層配線構造の半導体装置 | |
| KR100735757B1 (ko) | 퓨즈 영역 및 그의 제조방법 | |
| JP4390297B2 (ja) | 半導体装置 | |
| JPH0414245A (ja) | ヒューズの切断方法 | |
| US20040178425A1 (en) | Semiconductor device having fuse | |
| US20120133019A1 (en) | Fuse of semiconductor device and method of forming the same | |
| JP2000269342A (ja) | 半導体集積回路および半導体集積回路の製造方法 | |
| US6822310B2 (en) | Semiconductor integrated circuit | |
| KR100209840B1 (ko) | 퓨즈층을 갖는 반도체 장치 | |
| US7868417B2 (en) | Semiconductor device including a plurality of fuse elements and attenuation members between or around the plurality of fuse elements | |
| US7829392B2 (en) | Method for manufacturing fuse box having vertically formed protective film | |
| JP2002368094A (ja) | 半導体装置 | |
| JP2579235B2 (ja) | 半導体装置およびその製造方法 | |
| JP4399970B2 (ja) | 半導体装置 | |
| JP2000268699A (ja) | フューズ回路 | |
| KR100578224B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| KR100909755B1 (ko) | 반도체소자의 퓨즈 및 그 형성방법 | |
| JP2009044079A (ja) | 半導体装置、及びその製造方法 | |
| JPH06244285A (ja) | 半導体装置 | |
| KR20090015560A (ko) | 반도체 소자의 퓨즈 박스 및 그 제조 방법과 그 리페어방법 | |
| KR20060004196A (ko) | 반도체 소자의 퓨즈 어레이 및 그 제조 방법 | |
| JP2002368090A (ja) | ヒューズを有する半導体装置 | |
| KR100909753B1 (ko) | 반도체소자의 퓨즈 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050610 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050610 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091006 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |