JPH09213804A - ヒューズ層を有する半導体装置 - Google Patents
ヒューズ層を有する半導体装置Info
- Publication number
- JPH09213804A JPH09213804A JP8012778A JP1277896A JPH09213804A JP H09213804 A JPH09213804 A JP H09213804A JP 8012778 A JP8012778 A JP 8012778A JP 1277896 A JP1277896 A JP 1277896A JP H09213804 A JPH09213804 A JP H09213804A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- layer
- fuse layer
- insulating layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 230000015556 catabolic process Effects 0.000 claims abstract description 9
- 238000010521 absorption reaction Methods 0.000 claims description 25
- 238000007664 blowing Methods 0.000 claims description 9
- 238000005452 bending Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 189
- 239000000463 material Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 6
- 238000001704 evaporation Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 製造コストを低減でき、かつ安定してヒュー
ズブローを行なうことが可能となる、ヒューズ層を有す
る半導体装置を提供する。 【解決手段】 ヒューズ層２の直上に位置する絶縁層３
ｂの破壊圧力Ｐを、ヒューズ層２の平面幅Ｗと、絶縁層
３ｂの厚みｔとを用いて規定した。そして、破壊圧力Ｐ
の値が、たとえば約１０００ｋｇ／ｃｍ2 以下となるよ
うに、ヒューズ層２の平面幅Ｗの値と、絶縁層３ｂの厚
みｔの値とを設定する。また、ｔ／Ｗの値が０．４５以
上０．９１以下となるように、厚みｔの値と平面幅Ｗの
値とをそれぞれ設定する。
ズブローを行なうことが可能となる、ヒューズ層を有す
る半導体装置を提供する。 【解決手段】 ヒューズ層２の直上に位置する絶縁層３
ｂの破壊圧力Ｐを、ヒューズ層２の平面幅Ｗと、絶縁層
３ｂの厚みｔとを用いて規定した。そして、破壊圧力Ｐ
の値が、たとえば約１０００ｋｇ／ｃｍ2 以下となるよ
うに、ヒューズ層２の平面幅Ｗの値と、絶縁層３ｂの厚
みｔの値とを設定する。また、ｔ／Ｗの値が０．４５以
上０．９１以下となるように、厚みｔの値と平面幅Ｗの
値とをそれぞれ設定する。
Description
【０００１】
【発明の属する技術分野】この発明は、ヒューズ層を有
する半導体装置に関し、特に、ヒューズ層上に位置する
絶縁層の厚みが約１μｍ以上である、ヒューズ層を有す
る半導体装置に関するものである。
する半導体装置に関し、特に、ヒューズ層上に位置する
絶縁層の厚みが約１μｍ以上である、ヒューズ層を有す
る半導体装置に関するものである。
【０００２】
【従来の技術】従来から、半導体装置の欠陥救済のため
に設けられる冗長回路は知られている。そして、一般
に、この冗長回路とともにヒューズ層が形成され、この
ヒューズ層を適宜切断することにより欠陥回路を冗長回
路に切換える。
に設けられる冗長回路は知られている。そして、一般
に、この冗長回路とともにヒューズ層が形成され、この
ヒューズ層を適宜切断することにより欠陥回路を冗長回
路に切換える。
【０００３】図１０には、冗長回路を有する半導体装置
の一例として、ＤＲＡＭ（DynamicRandom Access Memor
y）の概略構成が示されている。図１０を参照して、メ
モリセルアレイ２０には、各ロウデコーダ２１からワー
ドドライバ２２を介在して複数本のワード線ＷＬが行方
向に延びている。また、各コラムデコーダ２３から複数
本のビット線ＢＬが列方向に延びている。これらのワー
ド線ＷＬとビット線ＢＬとが互いに交差するように配置
されている。そして、その交差点にはメモリセルＭＣが
設けられている。
の一例として、ＤＲＡＭ（DynamicRandom Access Memor
y）の概略構成が示されている。図１０を参照して、メ
モリセルアレイ２０には、各ロウデコーダ２１からワー
ドドライバ２２を介在して複数本のワード線ＷＬが行方
向に延びている。また、各コラムデコーダ２３から複数
本のビット線ＢＬが列方向に延びている。これらのワー
ド線ＷＬとビット線ＢＬとが互いに交差するように配置
されている。そして、その交差点にはメモリセルＭＣが
設けられている。
【０００４】上記のワード線ＷＬの外側には、スペアデ
コーダ２４からスペアワードドライバ２５を介してスペ
アワード線ＳＷＬが行方向に延びている。また、スペア
ワード線ＳＷＬと各ビット線ＢＬとの交差点にはスペア
メモリセルＳＭＣが設けられている。
コーダ２４からスペアワードドライバ２５を介してスペ
アワード線ＳＷＬが行方向に延びている。また、スペア
ワード線ＳＷＬと各ビット線ＢＬとの交差点にはスペア
メモリセルＳＭＣが設けられている。
【０００５】このスペアワード線ＳＷＬ，スペアデコー
ダ２４およびスペアワードドライバ２５が、いわゆる冗
長回路を構成している。スペアデコーダ２４には、不良
アドレス比較回路２６が接続され、この不良アドレス比
較回路２６内にヒューズ層が形成される。このヒューズ
層により冗長回路が制御される。また、不良アドレス比
較回路２６には、ロウアドレスが入力される。上記のよ
うな構成を有するＤＲＡＭのヒューズ層部分およびその
近傍を示す断面図が図１１に示されている。なお、図１
１では、説明の便宜上、ヒューズ層２以外の導電層の図
示は省略している。
ダ２４およびスペアワードドライバ２５が、いわゆる冗
長回路を構成している。スペアデコーダ２４には、不良
アドレス比較回路２６が接続され、この不良アドレス比
較回路２６内にヒューズ層が形成される。このヒューズ
層により冗長回路が制御される。また、不良アドレス比
較回路２６には、ロウアドレスが入力される。上記のよ
うな構成を有するＤＲＡＭのヒューズ層部分およびその
近傍を示す断面図が図１１に示されている。なお、図１
１では、説明の便宜上、ヒューズ層２以外の導電層の図
示は省略している。
【０００６】図１１を参照して、半導体基板１の主表面
上には、層間絶縁層３ａを介在してヒューズ層２が形成
されている。このヒューズ層２を覆うようにシリコン酸
化物などからなる絶縁層３ｂが形成される。
上には、層間絶縁層３ａを介在してヒューズ層２が形成
されている。このヒューズ層２を覆うようにシリコン酸
化物などからなる絶縁層３ｂが形成される。
【０００７】上記のようなヒューズ層２を適宜切断する
ことにより欠陥回路の救済が行なわれるが、ヒューズ層
２を切断するには、一般に、レーザが用いられる。以
下、レーザによってヒューズ層２が切断される原理につ
いて説明する。
ことにより欠陥回路の救済が行なわれるが、ヒューズ層
２を切断するには、一般に、レーザが用いられる。以
下、レーザによってヒューズ層２が切断される原理につ
いて説明する。
【０００８】再び図１１を参照して、レーザ８がヒュー
ズ層２に照射される。それにより、レーザがヒューズ層
２に吸収され、ヒューズ層２が蒸発する。それにより、
図１２に示されるように、ヒューズ層２の蒸発圧によっ
て絶縁層３ｂが押上げられる。このヒューズ層２の蒸発
圧が所定の値以上となったときに、図１２に示されるよ
うに、絶縁層３ｂにクラック９が発生する。そして、さ
らにヒューズ層２の蒸発による蒸発圧が絶縁層３ｂに加
わることにより、図１３に示されるように、ヒューズ層
２上に位置する絶縁層３ｂが吹き飛ばされることとな
る。以上のような過程を経てヒューズ層２の切断が行な
われる。
ズ層２に照射される。それにより、レーザがヒューズ層
２に吸収され、ヒューズ層２が蒸発する。それにより、
図１２に示されるように、ヒューズ層２の蒸発圧によっ
て絶縁層３ｂが押上げられる。このヒューズ層２の蒸発
圧が所定の値以上となったときに、図１２に示されるよ
うに、絶縁層３ｂにクラック９が発生する。そして、さ
らにヒューズ層２の蒸発による蒸発圧が絶縁層３ｂに加
わることにより、図１３に示されるように、ヒューズ層
２上に位置する絶縁層３ｂが吹き飛ばされることとな
る。以上のような過程を経てヒューズ層２の切断が行な
われる。
【０００９】
【発明が解決しようとする課題】近年の半導体装置の微
細化の要求に伴い、上記のヒューズ層２の平面幅も縮小
される傾向にある。そのため、ヒューズ層２上の絶縁層
３ｂの厚みｔがたとえば約１μｍ程度と厚い場合には、
ヒューズ層２のブローを安定して行なうことが困難であ
るという問題があった。
細化の要求に伴い、上記のヒューズ層２の平面幅も縮小
される傾向にある。そのため、ヒューズ層２上の絶縁層
３ｂの厚みｔがたとえば約１μｍ程度と厚い場合には、
ヒューズ層２のブローを安定して行なうことが困難であ
るという問題があった。
【００１０】そこで、ヒューズ層２のブローを行ないや
すくするための一手法が、ＵＳＰ４，８５３，７５８に
開示されている。このＵＳＰ４，８５３，７５８では、
ヒューズ層２の直上の絶縁層３ｂの表面に凹部を形成す
ることにより、ヒューズ層２の直上の絶縁層３ｂの厚み
を減じている。それにより、ヒューズ層２を安定してブ
ローすることが可能となる。
すくするための一手法が、ＵＳＰ４，８５３，７５８に
開示されている。このＵＳＰ４，８５３，７５８では、
ヒューズ層２の直上の絶縁層３ｂの表面に凹部を形成す
ることにより、ヒューズ層２の直上の絶縁層３ｂの厚み
を減じている。それにより、ヒューズ層２を安定してブ
ローすることが可能となる。
【００１１】しかし、絶縁層３ｂの表面に上記のような
凹部を形成するためには、絶縁層３ｂを選択的にエッチ
ングするなどの新たな工程が必要となる。そのため、工
程が煩雑となり、製造コストが増大するという問題があ
った。
凹部を形成するためには、絶縁層３ｂを選択的にエッチ
ングするなどの新たな工程が必要となる。そのため、工
程が煩雑となり、製造コストが増大するという問題があ
った。
【００１２】また、ヒューズ層２上の絶縁層３ｂの厚み
が上記のように約１μｍ程度以上と厚い場合には、ヒュ
ーズ層２に照射するレーザのエネルギを大きく設定する
という手法も考えられる。しかしながら、このようにレ
ーザのエネルギを大きく設定した場合には、ヒューズ層
２の下地である半導体基板などにダメージを与えるとい
う問題が生じる。
が上記のように約１μｍ程度以上と厚い場合には、ヒュ
ーズ層２に照射するレーザのエネルギを大きく設定する
という手法も考えられる。しかしながら、このようにレ
ーザのエネルギを大きく設定した場合には、ヒューズ層
２の下地である半導体基板などにダメージを与えるとい
う問題が生じる。
【００１３】本発明は、上記のような課題を解決するた
めになされたものである。本発明の１つの目的は、ヒュ
ーズ層２上の絶縁層３ｂの厚みが約１μｍ程度以上と大
きい場合でも、レーザによるヒューズブローを安定して
行なえ、かつ製造コストをも低減することが可能とな
る、ヒューズ層を有する半導体装置を提供することにあ
る。
めになされたものである。本発明の１つの目的は、ヒュ
ーズ層２上の絶縁層３ｂの厚みが約１μｍ程度以上と大
きい場合でも、レーザによるヒューズブローを安定して
行なえ、かつ製造コストをも低減することが可能とな
る、ヒューズ層を有する半導体装置を提供することにあ
る。
【００１４】本発明の他の目的は、ヒューズ層２上の絶
縁層３ｂの厚みが約１μｍ程度以上と大きい場合でも、
ヒューズブローを行なうためのレーザの照射によるヒュ
ーズ層の下地へのダメージを軽減することが可能とな
る、ヒューズ層を有する半導体装置を提供することにあ
る。
縁層３ｂの厚みが約１μｍ程度以上と大きい場合でも、
ヒューズブローを行なうためのレーザの照射によるヒュ
ーズ層の下地へのダメージを軽減することが可能とな
る、ヒューズ層を有する半導体装置を提供することにあ
る。
【００１５】
【課題を解決するための手段】この発明に係るヒューズ
層を有する半導体装置は、１つの局面では、冗長回路
と、ヒューズ層と、絶縁層とを備える。ヒューズ層は、
冗長回路を制御する。絶縁層は、ヒューズ層を覆うよう
に形成され、約１μｍ以上の厚みを有する。そして、絶
縁層の厚みをｔとし、ヒューズ層の平面幅をＷとした場
合、ｔ／Ｗの値が０．４５以上０．９１以下である。
層を有する半導体装置は、１つの局面では、冗長回路
と、ヒューズ層と、絶縁層とを備える。ヒューズ層は、
冗長回路を制御する。絶縁層は、ヒューズ層を覆うよう
に形成され、約１μｍ以上の厚みを有する。そして、絶
縁層の厚みをｔとし、ヒューズ層の平面幅をＷとした場
合、ｔ／Ｗの値が０．４５以上０．９１以下である。
【００１６】上述のように、１つの局面では、ｔ／Ｗの
値が０．４５以上０．９１以下となるように絶縁層の厚
みｔに対してヒューズ層の平面幅Ｗを規定している。ｔ
／Ｗの値が上記のような範囲内にあることにより、安定
してヒューズブローが行なえるということを本願の発明
者らは知得した。以下、ｔ／Ｗの値を上記の範囲に限定
した根拠について説明する。本願の発明者らは、従来の
技術において図１１〜図１３を用いて説明したヒューズ
ブローのメカニズムより、レーザの照射によってヒュー
ズ層が蒸発する際の蒸発圧に着目し、ヒューズ層上の絶
縁層を破壊するに足りる蒸発圧、つまり絶縁層の破壊圧
力を何らかのパラメータによって規定しようと試みた。
そして、絶縁層の破壊圧力を、絶縁層の厚みｔとヒュー
ズ層の平面幅Ｗとを用いて数式化することに成功した。
その数式をグラフ化した結果が図２に示されている。な
お、この図２では、絶縁層が酸化膜である場合について
示されているが、酸化膜の代わりに他の絶縁層を用いた
場合でも同様の傾向が得られるものと考えられる。図２
に示されるように、ｔ／Ｗの値が上記の範囲内にあると
きに、絶縁層の破壊圧力Ｐの値が比較的小さい範囲（約
１０００ｋｇ／ｃｍ 2 以下）にあり、かつ破壊圧力Ｐを
示す曲線の傾きも比較的小さい範囲にあることがわか
る。このことより、ｔ／Ｗの値を上記の範囲内とするこ
とにより、破壊圧力Ｐの値を小さく維持でき、かつ破壊
圧力Ｐの変化も抑制することが可能となる。それによ
り、安定したヒューズブローを行なうことが可能とな
る。また、上記の１つの局面では、ＵＳＰ４，８５３，
７５８の場合のように、ヒューズ層の直上に位置する絶
縁層の表面に凹部を形成する必要がないので、製造コス
トを低減することも可能となる。
値が０．４５以上０．９１以下となるように絶縁層の厚
みｔに対してヒューズ層の平面幅Ｗを規定している。ｔ
／Ｗの値が上記のような範囲内にあることにより、安定
してヒューズブローが行なえるということを本願の発明
者らは知得した。以下、ｔ／Ｗの値を上記の範囲に限定
した根拠について説明する。本願の発明者らは、従来の
技術において図１１〜図１３を用いて説明したヒューズ
ブローのメカニズムより、レーザの照射によってヒュー
ズ層が蒸発する際の蒸発圧に着目し、ヒューズ層上の絶
縁層を破壊するに足りる蒸発圧、つまり絶縁層の破壊圧
力を何らかのパラメータによって規定しようと試みた。
そして、絶縁層の破壊圧力を、絶縁層の厚みｔとヒュー
ズ層の平面幅Ｗとを用いて数式化することに成功した。
その数式をグラフ化した結果が図２に示されている。な
お、この図２では、絶縁層が酸化膜である場合について
示されているが、酸化膜の代わりに他の絶縁層を用いた
場合でも同様の傾向が得られるものと考えられる。図２
に示されるように、ｔ／Ｗの値が上記の範囲内にあると
きに、絶縁層の破壊圧力Ｐの値が比較的小さい範囲（約
１０００ｋｇ／ｃｍ 2 以下）にあり、かつ破壊圧力Ｐを
示す曲線の傾きも比較的小さい範囲にあることがわか
る。このことより、ｔ／Ｗの値を上記の範囲内とするこ
とにより、破壊圧力Ｐの値を小さく維持でき、かつ破壊
圧力Ｐの変化も抑制することが可能となる。それによ
り、安定したヒューズブローを行なうことが可能とな
る。また、上記の１つの局面では、ＵＳＰ４，８５３，
７５８の場合のように、ヒューズ層の直上に位置する絶
縁層の表面に凹部を形成する必要がないので、製造コス
トを低減することも可能となる。
【００１７】この発明に係るヒューズ層を有する半導体
装置は、他の局面では、冗長回路と、ヒューズ層と、絶
縁層とを備える。冗長回路は、ヒューズ層を制御する。
絶縁層は、ヒューズ層を覆うように形成され、約１μｍ
以上の厚みを有する。そして、絶縁層の厚みをｔとし、
絶縁層の最大曲げ応力をσｍａｘとし、ヒューズ層の平
面幅をＷとし、ヒューズ層の長さとその平面幅Ｗとの比
によって変化する係数をαとした場合、絶縁層の破壊圧
力に相当する圧力Ｐは、下記のように表わされる。
装置は、他の局面では、冗長回路と、ヒューズ層と、絶
縁層とを備える。冗長回路は、ヒューズ層を制御する。
絶縁層は、ヒューズ層を覆うように形成され、約１μｍ
以上の厚みを有する。そして、絶縁層の厚みをｔとし、
絶縁層の最大曲げ応力をσｍａｘとし、ヒューズ層の平
面幅をＷとし、ヒューズ層の長さとその平面幅Ｗとの比
によって変化する係数をαとした場合、絶縁層の破壊圧
力に相当する圧力Ｐは、下記のように表わされる。
【００１８】
【数２】
【００１９】そして、上記の数式２で表わされる関係を
満足するように、絶縁層の厚み（ｔ）に対してヒューズ
層の平面幅（Ｗ）が決定される。
満足するように、絶縁層の厚み（ｔ）に対してヒューズ
層の平面幅（Ｗ）が決定される。
【００２０】上記のように、他の局面では、絶縁層の破
壊圧力に相当する圧力Ｐの値を、絶縁層の厚みｔとヒュ
ーズ層の平面幅Ｗとを用いて規定している。この関係
は、ヒューズ層上の絶縁層を平板と仮定した場合に、こ
の平板の底面に等分布荷重が加わった場合の最大曲げ応
力を数式化することにより求められるものである。した
がって、上記の圧力Ｐの値以上の圧力がヒューズ層上の
絶縁層に加わることにより、この絶縁層を吹き飛ばすこ
とが可能となるものと考えられる。つまり、ヒューズブ
ローに必要な最小限の圧力Ｐの値を得ることが可能とな
る。それにより、ヒューズ層に照射するレーザのエネル
ギを圧力Ｐの値に従って適切に調整することが可能とな
る。その結果、ヒューズ層の下地材へのレーザの照射に
よるダメージを軽減することが可能となる。
壊圧力に相当する圧力Ｐの値を、絶縁層の厚みｔとヒュ
ーズ層の平面幅Ｗとを用いて規定している。この関係
は、ヒューズ層上の絶縁層を平板と仮定した場合に、こ
の平板の底面に等分布荷重が加わった場合の最大曲げ応
力を数式化することにより求められるものである。した
がって、上記の圧力Ｐの値以上の圧力がヒューズ層上の
絶縁層に加わることにより、この絶縁層を吹き飛ばすこ
とが可能となるものと考えられる。つまり、ヒューズブ
ローに必要な最小限の圧力Ｐの値を得ることが可能とな
る。それにより、ヒューズ層に照射するレーザのエネル
ギを圧力Ｐの値に従って適切に調整することが可能とな
る。その結果、ヒューズ層の下地材へのレーザの照射に
よるダメージを軽減することが可能となる。
【００２１】
【発明の実施の形態】以下、図１〜図９を用いて、本発
明の実施の形態について説明する。
明の実施の形態について説明する。
【００２２】（実施の形態１）まず、図１および図２を
用いて、本発明の実施の形態１について説明する。図１
は、実施の形態１におけるヒューズ層を有する半導体装
置の部分断面図である。
用いて、本発明の実施の形態１について説明する。図１
は、実施の形態１におけるヒューズ層を有する半導体装
置の部分断面図である。
【００２３】図１を参照して、半導体基板１の主表面上
には、層間絶縁層３ａを介在してヒューズ層２が形成さ
れている。このヒューズ層２の材質としては、たとえ
ば、タングステンシリサイドなどを挙げることができ
る。そして、このヒューズ層２の平面幅はＷで示されて
いる。
には、層間絶縁層３ａを介在してヒューズ層２が形成さ
れている。このヒューズ層２の材質としては、たとえ
ば、タングステンシリサイドなどを挙げることができ
る。そして、このヒューズ層２の平面幅はＷで示されて
いる。
【００２４】このヒューズ層２を覆うように、シリコン
酸化物などからなる絶縁層３ｂが形成されている。この
絶縁層３ｂは、シリコン酸化物以外の絶縁層により構成
されるものであってもよいが、以下の説明では、この絶
縁層３ｂがシリコン酸化物である場合を前提として説明
を行なう。また、本願発明では、ヒューズ層２上に位置
する絶縁層３ｂの厚みｔが約１μｍ以上と大きいもので
ある場合を前提とする。
酸化物などからなる絶縁層３ｂが形成されている。この
絶縁層３ｂは、シリコン酸化物以外の絶縁層により構成
されるものであってもよいが、以下の説明では、この絶
縁層３ｂがシリコン酸化物である場合を前提として説明
を行なう。また、本願発明では、ヒューズ層２上に位置
する絶縁層３ｂの厚みｔが約１μｍ以上と大きいもので
ある場合を前提とする。
【００２５】上記のように、絶縁層３ｂの厚みｔが約１
μｍ程度以上と厚い場合に、この絶縁層３ｂの厚みを減
じるための処理を施すことなく、ヒューズ層２を安定し
てブローすべく、本願の発明者らは次のような考察を行
なった。
μｍ程度以上と厚い場合に、この絶縁層３ｂの厚みを減
じるための処理を施すことなく、ヒューズ層２を安定し
てブローすべく、本願の発明者らは次のような考察を行
なった。
【００２６】ヒューズ層２をブローするには、従来の技
術の説明で用いた図１３に示されるように、ヒューズ層
２の直上の絶縁層３ｂを吹き飛ばす必要がある。そこ
で、本願の発明者らは、このように絶縁層３ｂを吹き飛
ばすために必要な圧力（以下、「破壊圧力」と称する）
に着目し、この破壊圧力を求めることを試みた。
術の説明で用いた図１３に示されるように、ヒューズ層
２の直上の絶縁層３ｂを吹き飛ばす必要がある。そこ
で、本願の発明者らは、このように絶縁層３ｂを吹き飛
ばすために必要な圧力（以下、「破壊圧力」と称する）
に着目し、この破壊圧力を求めることを試みた。
【００２７】そして、本願の発明者らは、次のようなモ
デルを考えた。すなわち、ヒューズ層２の直上の絶縁層
３ｂを平板と仮定し、この平板の底面に等分布荷重が加
わるというモデルを考えた。なお、平板の材質としては
シリコン酸化物を選択した。そして、上記の仮想の平板
の最大曲げモーメントをＭｍａｘとし、最大曲げ応力を
σｍａｘとした場合、最大曲げ応力は下記のような式で
表わされる。
デルを考えた。すなわち、ヒューズ層２の直上の絶縁層
３ｂを平板と仮定し、この平板の底面に等分布荷重が加
わるというモデルを考えた。なお、平板の材質としては
シリコン酸化物を選択した。そして、上記の仮想の平板
の最大曲げモーメントをＭｍａｘとし、最大曲げ応力を
σｍａｘとした場合、最大曲げ応力は下記のような式で
表わされる。
【００２８】
【数３】
【００２９】なお、上記の数式（２）において、ｔは仮
想の平板の厚み、すなわちヒューズ層２上の絶縁層３ｂ
の厚みに対応する。また、最大曲げモーメントは、下記
の式で表わされる。
想の平板の厚み、すなわちヒューズ層２上の絶縁層３ｂ
の厚みに対応する。また、最大曲げモーメントは、下記
の式で表わされる。
【００３０】
【数４】
【００３１】なお、上記の数式（３）において、Ｐは仮
想の平板の底面に加わる等分布荷重を示し、Ｗはヒュー
ズ層２の平面幅を示し、αは係数を示している。このα
は、ポアソン比を０．３とした場合において、ヒューズ
層２の長さｌと平面幅Ｗとの比ｌ／Ｗによって変化する
係数であり、下記の表１にその値が示されている。
想の平板の底面に加わる等分布荷重を示し、Ｗはヒュー
ズ層２の平面幅を示し、αは係数を示している。このα
は、ポアソン比を０．３とした場合において、ヒューズ
層２の長さｌと平面幅Ｗとの比ｌ／Ｗによって変化する
係数であり、下記の表１にその値が示されている。
【００３２】
【表１】
【００３３】次に、数式（２）と数式（３）とから、Ｐ
の値を求めると下記のようになる。
の値を求めると下記のようになる。
【００３４】
【数５】
【００３５】上記の数式（１）に示されるように、Ｐの
値が絶縁層３ｂの厚みｔとヒューズ層２の平面幅Ｗとを
用い表わされているのがわかる。なお、このＰの値は、
レーザの照射によってヒューズ層２が蒸発した際の絶縁
層３ｂの破壊圧力に相当するものと考えられる。
値が絶縁層３ｂの厚みｔとヒューズ層２の平面幅Ｗとを
用い表わされているのがわかる。なお、このＰの値は、
レーザの照射によってヒューズ層２が蒸発した際の絶縁
層３ｂの破壊圧力に相当するものと考えられる。
【００３６】上記のようにＰの値と絶縁層３ｂの厚みｔ
とヒューズ層２の平面幅Ｗとの関係を数式化することに
より、ヒューズ層２をブローするのに必要な最小限のＰ
の値を求めることが可能となる。それにより、ヒューズ
層２に照射すべきレーザのエネルギを最小限のものに設
定でき、ヒューズ層２の下地へのレーザによるダメージ
を軽減することが可能となる。
とヒューズ層２の平面幅Ｗとの関係を数式化することに
より、ヒューズ層２をブローするのに必要な最小限のＰ
の値を求めることが可能となる。それにより、ヒューズ
層２に照射すべきレーザのエネルギを最小限のものに設
定でき、ヒューズ層２の下地へのレーザによるダメージ
を軽減することが可能となる。
【００３７】次に、上記の数式（１）をグラフ化した結
果が図２に示されている。なお、この図２では、絶縁層
３ｂの厚みが、約６０００Å〜約１６５００Åの場合が
示され、また、ヒューズ層２の長さを５μｍとした。図
２を参照して、ヒューズ層２の平面幅Ｗの値が大きくな
るにつれて破壊圧力Ｐの値が小さくなり、また破壊圧力
Ｐを示す曲線の傾きも小さくなっているのがわかる。破
壊圧力Ｐの値が小さいほど容易にヒューズブローが行な
え、破壊圧力Ｐの傾きが小さいほど安定してヒューズブ
ローが行なえるものと考えられる。
果が図２に示されている。なお、この図２では、絶縁層
３ｂの厚みが、約６０００Å〜約１６５００Åの場合が
示され、また、ヒューズ層２の長さを５μｍとした。図
２を参照して、ヒューズ層２の平面幅Ｗの値が大きくな
るにつれて破壊圧力Ｐの値が小さくなり、また破壊圧力
Ｐを示す曲線の傾きも小さくなっているのがわかる。破
壊圧力Ｐの値が小さいほど容易にヒューズブローが行な
え、破壊圧力Ｐの傾きが小さいほど安定してヒューズブ
ローが行なえるものと考えられる。
【００３８】具体的には、破壊圧力Ｐが約１０００ｋｇ
／ｃｍ2 以下であれば、安定してかつ容易にヒューズブ
ローが行なえるものと考えられる。さらに好ましくは、
破壊圧力Ｐは約５００ｋｇ／ｃｍ2 以下である。
／ｃｍ2 以下であれば、安定してかつ容易にヒューズブ
ローが行なえるものと考えられる。さらに好ましくは、
破壊圧力Ｐは約５００ｋｇ／ｃｍ2 以下である。
【００３９】また、本願の発明者らは、破壊圧力Ｐを約
１０００ｋｇ／ｃｍ2 以下に抑制し得る、絶縁層３ｂの
厚みｔとヒューズ層２の平面幅Ｗとの関係について検討
した。その結果、ｔ／Ｗの値が、約０．４５以上約０．
９１以下の場合に破壊圧力Ｐを約１０００ｋｇ／ｃｍ2
以下に抑制でき、安定してヒューズブローが行なえると
いう結論が得られた。
１０００ｋｇ／ｃｍ2 以下に抑制し得る、絶縁層３ｂの
厚みｔとヒューズ層２の平面幅Ｗとの関係について検討
した。その結果、ｔ／Ｗの値が、約０．４５以上約０．
９１以下の場合に破壊圧力Ｐを約１０００ｋｇ／ｃｍ2
以下に抑制でき、安定してヒューズブローが行なえると
いう結論が得られた。
【００４０】そして、上記の内容を確認すべく、本願の
発明者らは、ある範囲での実験を行なった。具体的に
は、絶縁層３ｂの厚みｔを約１μｍ〜約１．６μｍと設
定し、それに対しヒューズ層２の平面幅Ｗを約１．６μ
ｍ〜約２．２μｍと設定した。そして、実際にヒューズ
ブローを行ない、良好な結果が得られた。そこで、この
実験によるデータと、図２に示されるグラフとを比較し
たところ、図２に示されるグラフの信憑性が高いもので
あることが確認された。なお、上述のように、ｔ／Ｗの
値は、約０．４５以上約０．９１以下であることが好ま
しいが、上記の実験データより、ｔ／Ｗの値は約１以下
であれば安定してヒューズブローが行なえるものと推察
される。
発明者らは、ある範囲での実験を行なった。具体的に
は、絶縁層３ｂの厚みｔを約１μｍ〜約１．６μｍと設
定し、それに対しヒューズ層２の平面幅Ｗを約１．６μ
ｍ〜約２．２μｍと設定した。そして、実際にヒューズ
ブローを行ない、良好な結果が得られた。そこで、この
実験によるデータと、図２に示されるグラフとを比較し
たところ、図２に示されるグラフの信憑性が高いもので
あることが確認された。なお、上述のように、ｔ／Ｗの
値は、約０．４５以上約０．９１以下であることが好ま
しいが、上記の実験データより、ｔ／Ｗの値は約１以下
であれば安定してヒューズブローが行なえるものと推察
される。
【００４１】以上説明したように、本発明の実施の形態
１では、ヒューズ層２の直上に位置する絶縁層３ｂに対
しその厚みを減じる処理を施すことなく、安定してヒュ
ーズブローを行なえる。そのため、ＵＳＰ４，８５３，
７５８の場合と比べ、製造コストを低減することが可能
となる。
１では、ヒューズ層２の直上に位置する絶縁層３ｂに対
しその厚みを減じる処理を施すことなく、安定してヒュ
ーズブローを行なえる。そのため、ＵＳＰ４，８５３，
７５８の場合と比べ、製造コストを低減することが可能
となる。
【００４２】（実施の形態２）次に、図３〜図７を用い
て、本発明の実施の形態２について説明する。図３は、
本発明の実施の形態２におけるヒューズ層の部分平面図
である。図４は、図３におけるＩＶ−ＩＶ線に沿う断面
図である。
て、本発明の実施の形態２について説明する。図３は、
本発明の実施の形態２におけるヒューズ層の部分平面図
である。図４は、図３におけるＩＶ−ＩＶ線に沿う断面
図である。
【００４３】図３と図４とを参照して、本実施の形態２
では、ヒューズ層２が、相対的に大きい平面幅Ｗ１を有
する第１の部分２ａと、相対的に平面幅の小さい第２の
部分２ｂとを有している。そして、１対の第２の部分２
ｂが第１の部分２ａを挟むように設けられる。
では、ヒューズ層２が、相対的に大きい平面幅Ｗ１を有
する第１の部分２ａと、相対的に平面幅の小さい第２の
部分２ｂとを有している。そして、１対の第２の部分２
ｂが第１の部分２ａを挟むように設けられる。
【００４４】上記のような構造を有するヒューズ層２を
ブローする際には、図３に示されるように、第１の部分
２ａがレーザスポット５内に位置するようにレーザがヒ
ューズ層２に照射される。それにより、レーザが第１の
部分２ａと、この第１の部分２ａと近接する第２の部分
２ｂとに吸収される。このとき、第１の部分２ａの平面
幅Ｗ１が、第２の部分２ｂの平面幅Ｗ２よりも大きいた
め、前述の図２に示された関係より、第１の部分２ａ上
における絶縁層３ｂの破壊圧力Ｐが相対的に小さくな
る。
ブローする際には、図３に示されるように、第１の部分
２ａがレーザスポット５内に位置するようにレーザがヒ
ューズ層２に照射される。それにより、レーザが第１の
部分２ａと、この第１の部分２ａと近接する第２の部分
２ｂとに吸収される。このとき、第１の部分２ａの平面
幅Ｗ１が、第２の部分２ｂの平面幅Ｗ２よりも大きいた
め、前述の図２に示された関係より、第１の部分２ａ上
における絶縁層３ｂの破壊圧力Ｐが相対的に小さくな
る。
【００４５】具体的には、この第１の部分２ａ上におけ
る絶縁層３ｂの破壊圧力Ｐを約１０００ｋｇ／ｃｍ2 と
設定した場合、第２の部分２ｂ上における絶縁層３ｂを
破壊するには１０００ｋｇ／ｃｍ2 よりも大きい破壊圧
力が必要となる。それにより、第１の部分２ａをブロー
することが可能となる。なお、実際には、この第１の部
分２ａと近接する第２の部分２ｂの一部も同時にブロー
される場合もあると考えられるが、第２の部分２ｂの大
部分は残余するものと考えられる。
る絶縁層３ｂの破壊圧力Ｐを約１０００ｋｇ／ｃｍ2 と
設定した場合、第２の部分２ｂ上における絶縁層３ｂを
破壊するには１０００ｋｇ／ｃｍ2 よりも大きい破壊圧
力が必要となる。それにより、第１の部分２ａをブロー
することが可能となる。なお、実際には、この第１の部
分２ａと近接する第２の部分２ｂの一部も同時にブロー
される場合もあると考えられるが、第２の部分２ｂの大
部分は残余するものと考えられる。
【００４６】図５には、第１の部分２ａがブローされた
後の半導体装置の断面図が示されている。図３および図
５を参照して、上述のように、第１の部分２ａが主にブ
ローされるので、この第１の部分２ａの長さＬを小さく
することにより、ブロー穴７の最大径Ｄを低減すること
が可能となる。
後の半導体装置の断面図が示されている。図３および図
５を参照して、上述のように、第１の部分２ａが主にブ
ローされるので、この第１の部分２ａの長さＬを小さく
することにより、ブロー穴７の最大径Ｄを低減すること
が可能となる。
【００４７】次に、上記の平面幅Ｗ１と、平面幅Ｗ２と
の関係についてより詳しく説明する。下記の表２には、
平面幅Ｗ１，Ｗ２および最大ブロー穴径Ｄの値が示され
ている。この表２に示される値は、本願の発明者らが実
際に行なった実験データと、図２に示されるグラフとか
ら算出されたものである。そして、条件としては、レー
ザエネルギが０．６μＪであり、第１の部分２ａの長さ
Ｌが約４μｍであり、レーザのスポット径が約６μｍで
ある。
の関係についてより詳しく説明する。下記の表２には、
平面幅Ｗ１，Ｗ２および最大ブロー穴径Ｄの値が示され
ている。この表２に示される値は、本願の発明者らが実
際に行なった実験データと、図２に示されるグラフとか
ら算出されたものである。そして、条件としては、レー
ザエネルギが０．６μＪであり、第１の部分２ａの長さ
Ｌが約４μｍであり、レーザのスポット径が約６μｍで
ある。
【００４８】
【表２】
【００４９】上記の表２に示されるように、平面幅Ｗ２
の値を小さくするほど最大ブロー穴径Ｄの径が小さくな
っているのがわかる。特に、Ｗ１／Ｗ２の値が２以上と
なった場合に、最大ブロー穴径Ｄの値は顕著に低減され
ている。したがって、このような割合となるように平面
幅Ｗ１，Ｗ２の値を選択することにより、最大ブロー穴
径Ｄの値を効果的に低減することが可能となるものと考
えられる。
の値を小さくするほど最大ブロー穴径Ｄの径が小さくな
っているのがわかる。特に、Ｗ１／Ｗ２の値が２以上と
なった場合に、最大ブロー穴径Ｄの値は顕著に低減され
ている。したがって、このような割合となるように平面
幅Ｗ１，Ｗ２の値を選択することにより、最大ブロー穴
径Ｄの値を効果的に低減することが可能となるものと考
えられる。
【００５０】次に、本実施の形態におけるヒューズ層の
配置例について説明する。図６は、本実施の形態２にお
けるヒューズ層の配置の一例を示す平面図である。
配置例について説明する。図６は、本実施の形態２にお
けるヒューズ層の配置の一例を示す平面図である。
【００５１】図６を参照して、その長手方向がほぼ平行
となるように３つのヒューズ層２が形成されている。そ
して、ヒューズ層２の幅方向に、第１の部分２ａと、第
２の部分２ｂとが交互に位置するように各ヒューズ層２
が配置されている。それにより、ヒューズ層が均一な平
面幅を有する場合と比べ、各ヒューズ層２間の間隔を狭
めることが可能となる。
となるように３つのヒューズ層２が形成されている。そ
して、ヒューズ層２の幅方向に、第１の部分２ａと、第
２の部分２ｂとが交互に位置するように各ヒューズ層２
が配置されている。それにより、ヒューズ層が均一な平
面幅を有する場合と比べ、各ヒューズ層２間の間隔を狭
めることが可能となる。
【００５２】次に、ヒューズ層２の変形例とその配置の
例について説明する。図７は、ヒューズ層２の変形例の
配置例を示す平面図である。図７に示されるように、第
１の部分２ａ′が、ヒューズ層２の一方の側面からその
幅方向に突出するように設けられている。このような第
１の部分２ａ′を設けることにより、図６に示される場
合よりもさらにヒューズ層２の間隔を狭めることが可能
となる。
例について説明する。図７は、ヒューズ層２の変形例の
配置例を示す平面図である。図７に示されるように、第
１の部分２ａ′が、ヒューズ層２の一方の側面からその
幅方向に突出するように設けられている。このような第
１の部分２ａ′を設けることにより、図６に示される場
合よりもさらにヒューズ層２の間隔を狭めることが可能
となる。
【００５３】（実施の形態３）次に、図８を用いて、本
発明の実施の形態３について説明する。図８は、本発明
の実施の形態３におけるヒューズ層を示す平面図であ
る。
発明の実施の形態３について説明する。図８は、本発明
の実施の形態３におけるヒューズ層を示す平面図であ
る。
【００５４】図８を参照して、本実施の形態３では、ヒ
ューズ層２が、高吸収部２ｃと、低吸収部２ｄとを有し
ている。そして、高吸収部２ｃを挟むように１対の低吸
収部２ｄが設けられる。高吸収部２ｃは、レーザの吸収
係数が相対的に大きい材質からなる部分であり、たとえ
ばタングステンシリサイドやチタンシリサイドなどによ
り構成される。また、低吸収部２ｄは、レーザの吸収係
数が相対的に小さい材質により構成され、たとえば、ア
モルファスシリコンや多結晶シリコンなどにより構成さ
れる。
ューズ層２が、高吸収部２ｃと、低吸収部２ｄとを有し
ている。そして、高吸収部２ｃを挟むように１対の低吸
収部２ｄが設けられる。高吸収部２ｃは、レーザの吸収
係数が相対的に大きい材質からなる部分であり、たとえ
ばタングステンシリサイドやチタンシリサイドなどによ
り構成される。また、低吸収部２ｄは、レーザの吸収係
数が相対的に小さい材質により構成され、たとえば、ア
モルファスシリコンや多結晶シリコンなどにより構成さ
れる。
【００５５】上記のような構造を有するヒューズ層２を
ブローするには、レーザスポット内に高吸収部２ｃが位
置するようにレーザをヒューズ層２に照射する。それに
より、高吸収部２ｃにおいてレーザが効率的に吸収さ
れ、高吸収部２ｃが優先的に蒸発する。それにより、こ
の高吸収部２ｃを選択的にブローすることが可能とな
る。
ブローするには、レーザスポット内に高吸収部２ｃが位
置するようにレーザをヒューズ層２に照射する。それに
より、高吸収部２ｃにおいてレーザが効率的に吸収さ
れ、高吸収部２ｃが優先的に蒸発する。それにより、こ
の高吸収部２ｃを選択的にブローすることが可能とな
る。
【００５６】なお、本実施の形態３の場合も、上記の実
施の形態２の場合と同様に、最大ブロー穴径Ｄを小さく
するには、高吸収部２ｃの長さＬを小さくすればよい。
施の形態２の場合と同様に、最大ブロー穴径Ｄを小さく
するには、高吸収部２ｃの長さＬを小さくすればよい。
【００５７】（実施の形態４）次に、図９を用いて、本
発明の実施の形態４について説明する。図９（ａ）は、
本発明の実施の形態４におけるヒューズ層２を示す平面
図である。図９（ｂ）は、図９（ａ）におけるＩＸｂ−
ＩＸｂ線に沿う断面図である。
発明の実施の形態４について説明する。図９（ａ）は、
本発明の実施の形態４におけるヒューズ層２を示す平面
図である。図９（ｂ）は、図９（ａ）におけるＩＸｂ−
ＩＸｂ線に沿う断面図である。
【００５８】まず図９（ａ）を参照して、本実施の形態
４では、ヒューズ層２の表面上に選択的に反射膜４が形
成されている。具体的には、ヒューズ層２の一部を高吸
収部２ｃとするように、この高吸収部２ｃを挟むように
間隔を空けてＡｌなどからなる反射膜４が形成されてい
る。この反射膜４は、レーザを照射したときの反射率が
約５０％以上の膜であることが好ましい。
４では、ヒューズ層２の表面上に選択的に反射膜４が形
成されている。具体的には、ヒューズ層２の一部を高吸
収部２ｃとするように、この高吸収部２ｃを挟むように
間隔を空けてＡｌなどからなる反射膜４が形成されてい
る。この反射膜４は、レーザを照射したときの反射率が
約５０％以上の膜であることが好ましい。
【００５９】次に、図９（ｂ）を参照して、本実施の形
態４におけるヒューズ層２は、レーザの吸収係数が比較
的大きい材質からなる層２ｅの上に選択的に反射膜４が
形成されることによって構成される。つまり、本実施の
形態４におけるヒューズ層２のベースは、レーザの吸収
係数が比較的大きい材質からなる層２ｅにより構成され
る。
態４におけるヒューズ層２は、レーザの吸収係数が比較
的大きい材質からなる層２ｅの上に選択的に反射膜４が
形成されることによって構成される。つまり、本実施の
形態４におけるヒューズ層２のベースは、レーザの吸収
係数が比較的大きい材質からなる層２ｅにより構成され
る。
【００６０】上記のような構成を有することにより、実
施の形態３の場合と同様の原理で、高吸収部２ｃを選択
的にブローすることが可能となる。また、高吸収部２ｃ
の長さＬを小さくすることにより、上記の実施の形態３
の場合と同様に、最大ブロー穴径Ｄを小さくすることが
可能となる。
施の形態３の場合と同様の原理で、高吸収部２ｃを選択
的にブローすることが可能となる。また、高吸収部２ｃ
の長さＬを小さくすることにより、上記の実施の形態３
の場合と同様に、最大ブロー穴径Ｄを小さくすることが
可能となる。
【００６１】なお、上述の各実施の形態では、絶縁層３
ｂがシリコン酸化物からなる場合について説明したが、
本発明の思想は、絶縁層３ｂがシリコン窒化物等の他の
材質からなる場合にも適用可能であると考えられる。
ｂがシリコン酸化物からなる場合について説明したが、
本発明の思想は、絶縁層３ｂがシリコン窒化物等の他の
材質からなる場合にも適用可能であると考えられる。
【００６２】上述のように、さまざまな実施の形態につ
いて説明を行なったが、今回開示された実施の形態はす
べての点で例示であって制限的なものではないと考えら
れるべきである。本発明の範囲は特許請求の範囲によっ
て示され、特許請求の範囲と均等の意味および範囲内で
のすべての変更が含まれることが意図される。
いて説明を行なったが、今回開示された実施の形態はす
べての点で例示であって制限的なものではないと考えら
れるべきである。本発明の範囲は特許請求の範囲によっ
て示され、特許請求の範囲と均等の意味および範囲内で
のすべての変更が含まれることが意図される。
【図１】 本発明の実施の形態１におけるヒューズ層を
有する半導体装置の部分断面図である。
有する半導体装置の部分断面図である。
【図２】 絶縁層の破壊圧力Ｐと、ヒューズ層の平面幅
Ｗと、絶縁層の厚みｔとの関係を示すグラフである。
Ｗと、絶縁層の厚みｔとの関係を示すグラフである。
【図３】 本発明の実施の形態２におけるヒューズ層を
示す平面図である。
示す平面図である。
【図４】 図３におけるＩＶ−ＩＶ線に沿う断面図であ
る。
る。
【図５】 図４に示される半導体装置において、ヒュー
ズ層がブローされた後の状態を示す断面図である。
ズ層がブローされた後の状態を示す断面図である。
【図６】 図３に示されるヒューズ層の配置の一例を示
す平面図である。
す平面図である。
【図７】 図３に示されるヒューズ層の変形例の配置の
一例を示す平面図である。
一例を示す平面図である。
【図８】 本発明の実施の形態３におけるヒューズ層を
示す平面図である。
示す平面図である。
【図９】 （ａ）は本発明の実施の形態４におけるヒュ
ーズ層を示す平面図である。（ｂ）は（ａ）におけるＩ
Ｘｂ−ＩＸｂ線に沿う断面図である。
ーズ層を示す平面図である。（ｂ）は（ａ）におけるＩ
Ｘｂ−ＩＸｂ線に沿う断面図である。
【図１０】 従来のヒューズ層を有するＤＲＡＭの概略
構成を示すブロック図である。
構成を示すブロック図である。
【図１１】 従来のヒューズ層を有する半導体装置を示
す部分断面図である。
す部分断面図である。
【図１２】 従来のヒューズ層を有する半導体装置にお
いて、ヒューズブローを行なっている様子を示す断面図
である。
いて、ヒューズブローを行なっている様子を示す断面図
である。
【図１３】 従来のヒューズ層を有する半導体装置にお
いて、ヒューズブローを行なった後の状態を示す断面図
である。
いて、ヒューズブローを行なった後の状態を示す断面図
である。
１ 半導体基板、２ ヒューズ層、２ａ，２ａ′ 第１
の部分、２ｂ 第２の部分、２ｃ 高吸収部、２ｄ 低
吸収部、２ｅ 層、３ａ 層間絶縁層、３ｂ絶縁層、４
反射膜、５ レーザスポット、７ ブロー穴、８ レ
ーザ、９ クラック。
の部分、２ｂ 第２の部分、２ｃ 高吸収部、２ｄ 低
吸収部、２ｅ 層、３ａ 層間絶縁層、３ｂ絶縁層、４
反射膜、５ レーザスポット、７ ブロー穴、８ レ
ーザ、９ クラック。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 丸田 昌直 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 森安 雅治 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内
Claims (9)
- 【請求項１】 冗長回路と、 前記冗長回路を制御するヒューズ層と、 前記ヒューズ層を覆うように形成され、約１μｍ以上の
厚みを有する絶縁層とを備え、 前記絶縁層の厚みをｔとし、前記ヒューズ層の平面幅を
Ｗとした場合、ｔ／Ｗの値が０．４５以上０．９１以下
であることを特徴とする、ヒューズ層を有する半導体装
置。 - 【請求項２】 前記ヒューズ層は、第１の平面幅を有す
る第１の部分と、前記第１の部分を挟むように設けられ
前記第１の平面幅よりも小さい第２の平面幅を有する１
対の第２の部分とを含む、請求項１に記載のヒューズ層
を有する半導体装置。 - 【請求項３】 冗長回路と、 前記冗長回路を制御するヒューズ層と、 前記ヒューズ層を覆うように形成され、約１μｍ以上の
厚みを有する絶縁層とを備え、 前記絶縁層の厚みをｔとし、前記絶縁層の最大曲げ応力
をσｍａｘとし、前記ヒューズ層の平面幅をＷとし、前
記ヒューズ層の長さと前記平面幅Ｗとの比によって変化
する係数をαとした場合、 前記絶縁層の破壊圧力に相当する圧力Ｐが、 【数１】 で表わされ、前記数式（１）の関係を満足するように、
前記絶縁層の厚み（ｔ）に対して前記ヒューズ層の平面
幅（Ｗ）が決定される、ヒューズ層を有する半導体装
置。 - 【請求項４】 前記圧力Ｐの値が１０００ｋｇ／ｃｍ2
以下となるように、前記絶縁層の厚み（ｔ）および前記
ヒューズ層の平面幅（Ｗ）が決定される、請求項３に記
載のヒューズ層を有する半導体装置。 - 【請求項５】 前記ヒューズ層は、第１の平面幅を有す
る第１の部分と、前記第１の部分を挟むように設けられ
第１の平面幅より小さい第２の平面幅を有する１対の第
２の部分とを含み、 前記第１の部分上における前記絶縁層の破壊圧力が１０
００ｋｇ／ｃｍ2 以下となるように前記絶縁層の厚みと
前記第１の平面幅とが決定される、請求項３に記載のヒ
ューズ層を有する半導体装置。 - 【請求項６】 前記ヒューズ層の直上に位置する前記絶
縁層の表面にはヒューズブローのための凹部が形成され
ず、前記表面はほぼ平坦である、請求項１または３に記
載のヒューズ層を有する半導体装置。 - 【請求項７】 前記半導体装置は、その長手方向がほぼ
平行となるように配置された複数のヒューズ層を有し、 前記ヒューズ層の前記第１の部分と前記第２の部分と
が、前記ヒューズ層の幅方向に交互に配置される、請求
項２または５に記載のヒューズ層を有する半導体装置。 - 【請求項８】 前記ヒューズ層は、レーザの吸収係数が
相対的に大きい高吸収部と、前記吸収係数が相対的に小
さい低吸収部とを含む、請求項１または３に記載のヒュ
ーズ層を有する半導体装置。 - 【請求項９】 前記ヒューズ層の表面上には、レーザを
照射した際の反射率が約５０％以上である反射膜が選択
的に形成される、請求項１または３に記載のヒューズ層
を有する半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8012778A JPH09213804A (ja) | 1996-01-29 | 1996-01-29 | ヒューズ層を有する半導体装置 |
| TW085101188A TW306053B (en) | 1996-01-29 | 1996-01-31 | Semiconductor device with fuse layer |
| US08/672,867 US5872389A (en) | 1996-01-29 | 1996-06-28 | Semiconductor device having a fuse layer |
| DE19631133A DE19631133B4 (de) | 1996-01-29 | 1996-08-01 | Halbleitervorrichtung mit einer Sicherungsschicht |
| KR1019960054312A KR100209840B1 (ko) | 1996-01-29 | 1996-11-15 | 퓨즈층을 갖는 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8012778A JPH09213804A (ja) | 1996-01-29 | 1996-01-29 | ヒューズ層を有する半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09213804A true JPH09213804A (ja) | 1997-08-15 |
Family
ID=11814872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8012778A Pending JPH09213804A (ja) | 1996-01-29 | 1996-01-29 | ヒューズ層を有する半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5872389A (ja) |
| JP (1) | JPH09213804A (ja) |
| KR (1) | KR100209840B1 (ja) |
| DE (1) | DE19631133B4 (ja) |
| TW (1) | TW306053B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0969508A2 (en) * | 1998-06-30 | 2000-01-05 | Clear Logic, Inc. | Radiant-energy configurable fuse structure |
| US6259147B1 (en) | 1998-06-19 | 2001-07-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a fuse layer |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163331A (ja) * | 1996-12-03 | 1998-06-19 | Texas Instr Japan Ltd | 半導体デバイス用フューズおよび半導体デバイス |
| JP3667507B2 (ja) * | 1997-10-27 | 2005-07-06 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| JP3630999B2 (ja) * | 1998-08-19 | 2005-03-23 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US7629234B2 (en) * | 2004-06-18 | 2009-12-08 | Electro Scientific Industries, Inc. | Semiconductor structure processing using multiple laterally spaced laser beam spots with joint velocity profiling |
| US7477130B2 (en) * | 2005-01-28 | 2009-01-13 | Littelfuse, Inc. | Dual fuse link thin film fuse |
| JP2009170903A (ja) * | 2008-01-16 | 2009-07-30 | Hynix Semiconductor Inc | 複数のカッティング部を有するヒューズ及びこれを含むヒューズセット構造 |
| KR101046229B1 (ko) * | 2009-03-17 | 2011-07-04 | 주식회사 하이닉스반도체 | 퓨즈를 포함하는 반도체 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60176250A (ja) * | 1984-02-23 | 1985-09-10 | Toshiba Corp | 半導体装置の製造方法 |
| US4853758A (en) * | 1987-08-12 | 1989-08-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Laser-blown links |
| US5241212A (en) * | 1990-05-01 | 1993-08-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a redundant circuit portion and a manufacturing method of the same |
| JP2656368B2 (ja) * | 1990-05-08 | 1997-09-24 | 株式会社東芝 | ヒューズの切断方法 |
| JPH04373148A (ja) * | 1991-06-21 | 1992-12-25 | Nippon Steel Corp | 半導体装置のヒューズ構造 |
| JPH06104338A (ja) * | 1992-09-21 | 1994-04-15 | Kawasaki Steel Corp | メモリセルリペア用ヒューズ素子 |
| JPH0737988A (ja) * | 1993-07-20 | 1995-02-07 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP3255524B2 (ja) * | 1993-12-28 | 2002-02-12 | 三菱電機株式会社 | 冗長回路を有する半導体装置およびその製造方法 |
-
1996
- 1996-01-29 JP JP8012778A patent/JPH09213804A/ja active Pending
- 1996-01-31 TW TW085101188A patent/TW306053B/zh active
- 1996-06-28 US US08/672,867 patent/US5872389A/en not_active Expired - Fee Related
- 1996-08-01 DE DE19631133A patent/DE19631133B4/de not_active Expired - Fee Related
- 1996-11-15 KR KR1019960054312A patent/KR100209840B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6259147B1 (en) | 1998-06-19 | 2001-07-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a fuse layer |
| EP0969508A2 (en) * | 1998-06-30 | 2000-01-05 | Clear Logic, Inc. | Radiant-energy configurable fuse structure |
| EP0969508A3 (en) * | 1998-06-30 | 2003-03-05 | Clear Logic, Inc. | Radiant-energy configurable fuse structure |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19631133A1 (de) | 1997-07-31 |
| US5872389A (en) | 1999-02-16 |
| KR100209840B1 (ko) | 1999-07-15 |
| TW306053B (en) | 1997-05-21 |
| DE19631133B4 (de) | 2004-05-06 |
| KR970060419A (ko) | 1997-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1266405B1 (en) | Planarised semiconductor structure including a conductive fuse and process for fabrication thereof | |
| US5585662A (en) | Semiconductor integrated circuit device with breakable fuse element covered with exactly controlled insulating film | |
| KR100317533B1 (ko) | 반도체 집적회로 장치에서의 레이저 퓨즈박스의 구조 및그에 따른 제조 방법 | |
| KR100972917B1 (ko) | 반도체 소자 및 그 형성방법 | |
| JP2002517902A (ja) | 紫外線レーザ出力による導電性リンクの切断方法 | |
| JP2000082746A (ja) | 半導体集積回路装置の製造方法 | |
| JPH09213804A (ja) | ヒューズ層を有する半導体装置 | |
| KR100430667B1 (ko) | 더미(Dummy)구조의첨가를통한개선된퓨즈링크구조 | |
| US20030146491A1 (en) | Semiconductor integrated circuit device and method of producing the same | |
| JPH0645449A (ja) | フィールドプログラマブル装置 | |
| US6160302A (en) | Laser fusible link | |
| JP4390297B2 (ja) | 半導体装置 | |
| US6061264A (en) | Self-aligned fuse structure and method with anti-reflective coating | |
| US6822310B2 (en) | Semiconductor integrated circuit | |
| US7863177B2 (en) | Fuse in a semiconductor device and method for fabricating the same | |
| US6121074A (en) | Fuse layout for improved fuse blow process window | |
| JP4092602B2 (ja) | 半導体装置の製造方法 | |
| JP3171977B2 (ja) | 半導体装置 | |
| US20080220543A1 (en) | Method for fabricating semiconductor device | |
| KR100340714B1 (ko) | 결함구제를 위한 반도체소자의 제조방법 | |
| JP2000268699A (ja) | フューズ回路 | |
| US7785936B2 (en) | Method for repair of semiconductor device | |
| JP2002270692A (ja) | 半導体装置 | |
| JPH05267251A (ja) | 半導体装置におけるコンタクトホールの形成方法 | |
| JP2000058654A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |