JP4092602B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4092602B2 JP4092602B2 JP32010698A JP32010698A JP4092602B2 JP 4092602 B2 JP4092602 B2 JP 4092602B2 JP 32010698 A JP32010698 A JP 32010698A JP 32010698 A JP32010698 A JP 32010698A JP 4092602 B2 JP4092602 B2 JP 4092602B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- etching
- fuse
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置の製造方法に関するものであり、例えば、大容量LSIメモリーのヒューズの開口窓と配線層のコンタクトパッド領域に対するコンタクト用開口を同時に形成する時などに用いられる半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
近年の半導体集積回路装置の微細化、高集積化の進展に伴い、素子不良部の製造歩留りに与える影響が無視できなくなってきており、特に、64MbitDRAM(ダイナミック・ランダム・アクセス・メモリ)等の大容量LSIメモリーにおける総ビット数の劇的な増大に伴ってメモリセルに複数の予備行と複数の予備列を設ける冗長構成が導入されている。
【0003】
そして、不良ビットを含む行或いは列を予備行或いは予備列に置き換える場合や、機能選択の場合には、一般に、多結晶シリコン或いはタングステンシリサイド等で構成されたヒューズをレーザ或いは電流で溶断する方法が採用されている。
【0004】
この様なヒューズの周りには、半導体回路素子や配線層がレイアウトされているが、高集積化の進展に伴って、ヒューズの近くまで配線層が来ており、その上に保護膜を形成した場合には、配線層の幅やピッチが微細化され、小さくなるに連れて保護膜の平坦性が悪くなって来ている。
【0005】
この様に保護膜の平坦性が悪化すると、配線層同士の間に保護膜が完全に充填されずにボイド(鬆)が発生するようになり、耐湿性が劣化するため、耐湿性の向上を目的として、さまざまな保護膜を採用することによって平坦性の改善が試みられている。
【0006】
そして、ヒューズ上に平坦性の高い保護膜を採用した場合、段差により積層する保護膜の膜厚が影響されるため、全てのヒューズ上について均一な膜厚の保護膜を設けることが困難になってきている。
【0007】
また、近年はウェハも大口径化して来ており、ウェハの面内での分布も大きくなりつつあり、レーザ光によるブローマージンの確保の観点から、保護膜の厚さは200nm±100nm程度の範囲にある必要があるため、各チップの各ヒューズ上の保護膜の膜厚のバラツキは無視できない状況になってきている。
【0008】
この様な問題を解決するために、第1金属配線層を形成するための導電性膜をヒューズ上に配置し、この導電性膜をエッチングストッパーとして利用することよって、ヒューズ上の保護膜の厚さをある程度均一な厚さにすることが行われているので、この様なエッチングストッパーを用いた従来のヒューズ窓の形成工程を図3を参照して説明する。
【0009】
図3(a)参照
まず、p型シリコン基板(図示せず)上に、層間絶縁膜31を介して複数個のヒューズ層32(なお、図においては1個のみを示している)を設け、CVD法によりBPSG膜33を堆積したのち、スパッタリング法或いは蒸着法等のPVD法(物理的気相成長法)によってTi層34、TiN膜35、及び、W層36からなる3層構造膜を堆積させ、所定形状にエッチングすることによって第1金属配線層及びヒューズ層32を覆うエッチングストッパーを形成する。
【0010】
次いで、層間絶縁膜となるSiO2 膜37を堆積させたのち、スパッタリング法或いは蒸着法等のPVD法によってAl合金膜を堆積させ、所定の形状にエッチングすることによってAl合金配線層38を形成し、次いで、PCVD法(プラズマCVD法)によってSiO2 カバー膜39を堆積させたのち、保護膜となるSiNカバー膜40を同じくPCVD法によって堆積させる。
【0011】
次いで、レジストパターン41をマスクとしてCF4 +CHF3 +Ar系のガスを用いたRIE(反応性イオンエッチング)を施すことによって、ヒューズ窓42及びボンディング窓43を同時に形成する。
【0012】
このRIE工程において、Al合金配線層38及びW層36がCF4 +CHF3 +Ar系のガスに対するエッチングストッパーとなるので、ヒューズ窓42においては、W層36においてエッチングが停止し、一方、ボンディング窓43においては、Al合金配線層38においてエッチングが停止する。
【0013】
図3(b)参照
次いで、Cl或いはBCl3 等のCl系ガスを用いてドライ・エッチングを行うことによって、ヒューズ窓42に露出するW層36、TiN膜35、及び、Ti層34を順次エッチングして、BPSG膜33に達するヒューズ窓42を形成する。
【0014】
次いで、図示しないものの、レジストパターン41を除去したのち、ボンディング窓43を利用して所定の電気的接続を行ったのち、冗長性を必要とする箇所に対応するヒューズ層32或いは所望の機能を選択するためのヒューズ層32に、ヒューズ窓42を介してレーザ光を照射するレーザブローによってヒューズ層32を溶断する。
【0015】
この様に、ヒューズ層32を覆うBPSG膜33を介してエッチングストッパーとなるW層36/TiN層35/Ti層34からなる3層構造膜を設けているので、その上に設けるSiO2 膜17等の多層配線構造を含む層間絶縁膜を厚く形成して、層間絶縁膜の厚さがウェハ面内で不均一になった場合にも、ヒューズ窓42を安定して形成することができる。
【0016】
また、W層36/TiN層35/Ti層34からなる3層構造膜を設けることにより、ヒューズ層32とTi層34との間に設けたヒューズ層32の保護膜となるBPSG膜33の厚さは比較的均一になり、レーザブローに必要なエネルギー範囲が安定するので、レーザ光のパワーバンドを狭くしても所望のヒューズ層32を再現性良くレーザブローにより溶断することができる。
【0017】
【発明が解決しようとする課題】
しかし、上述の従来のヒューズ窓の形成工程においては、過剰エッチング部が生ずるという問題があるので、この事情を図4を参照して説明する。
図4(a)参照
上述の図3(b)の工程において、W層36/TiN層35/Ti層34からなる3層構造膜をCl系ガスでドライ・エッチングする際に、ボンディング窓43においてはAl合金配線層38が露出しているので、Al合金配線層38がCl系ガスによってエッチングされて過剰エッチング部44が生ずるとい問題があり、それによって、ボンディングパッド部が消失する場合があるので、ボンディング部における電気的接続の信頼性が低下するという問題がある。
【0018】
この様な、過剰エッチング部44の発生の問題を解決するために、本発明者は、Al合金をエッチングせずにTi含有膜を選択的にドライ・エッチングするために、SF6 の使用を検討した。
即ち、エッチャーとしてTCP9400型(Lam Research社製商品名)のエッチャーを用い、圧力を十数mTorr、TCP(Transferred Coupled Plasma)パワーを600W、上部TCP電極と平行に設置されたウェハステージに5〜10Wのバイアスパワーを印加し、SF6 流量を100sccm流し、ウェハステージ温度を10℃に設定した条件で、W層36/TiN層35/Ti層34からなる3層構造膜のエッチングを行った。
【0019】
図4(b)参照
その結果、Al合金配線層38のエッチングを防止しつつ、W層36/TiN層35/Ti層34からなる3層構造膜のエッチングを行うことができたが、今度は、エッチング時間の制御を誤ると下地のBPSG膜33もエッチングされて過剰エッチング部45が生じて、保護膜が減膜したり極端な場合には消失するという問題がある。
【0020】
この様な過剰エッチング部45の発生の問題を解決するためには、W層36/TiN層35/Ti層34からなる3層構造膜のエッチング工程におけるエッチング時間を精密に制御すれば良いが、そうすると、エッチング工程が管理が複雑化することになり、大量生産時の製造歩留りに影響を与えることになる。
【0021】
したがって、本発明は、下地のシリケート膜に過剰エッチング部を生ずることなく、Ti含有膜を再現性良く選択的にエッチングする、特に、ヒューズ窓を再現性良く形成することを目的とする。
【0022】
【課題を解決するための手段】
図1は本発明の原理的構成の説明図であり、この図1を参照して本発明における課題を解決するための手段を説明する。
なお、図1は、エッチャーとしてTCP9400型(Lam Research社製商品名)のエッチャーを用い、圧力を12mTorrとし、TCPパワーを600W/32000cc(=18.75mW/cc)、上部TCP電極と平行に設置されたウェハステージに5Wのバイアスパワーを印加し、SF6 流量を100sccm及びアシストガスとしてO2 を10sccm流した状態でウェハステージ温度を変えて実験を行った結果を示す図である。
(1)本発明は、半導体装置の製造方法において、シリケートグラス膜上に設けたTi含有膜を塩素を含まないSF6 含有ガスによってエッチングする際に、ウェハステージの温度を33℃より高く設定することを特徴とする。
【0023】
この様に、本発明は、異なったエッチング対象に対するエッチングレートの基板温度依存性の違いによりエッチングレートの大きさが逆転するポイントを発見した点に特徴があるものであり、このエッチングレートの基板温度依存性を利用してTi含有膜をシリケートグラス膜に対して選択エッチングすることにより、シリケートグラス膜を過剰エッチングすることなく、Ti含有膜を選択的に除去することができ、エッチング工程の管理が容易になる。
【0024】
図1参照
即ち、図1に示す様に、シリケートグラスの一種であるBPSG膜のエッチングレートは、約40℃で最低となるのに対して、Ti含有膜の一種であるTiN膜のエッチングレートは基板を載置するウェハステージの温度の上昇とともに大きくなり、約33℃近傍でエッチングレートの大きさが逆転するので、基板の温度を制御することによって、互いに、一方の他方に対する選択エッチング性を持たすことができる。
【0025】
(2)また、本発明は、上記(1)において、Ti含有膜が、シリケートグラス膜を介して下層に設けたヒューズ層を覆っていることを特徴とする。
【0026】
この様なエッチング対象となるTi含有膜は、ヒューズ層を覆う導電性膜、特に、配線層等と同時の工程で形成する導電性膜が典型的なものとなり、ヒューズ層上にシリケートグラス層を介してTi含有膜を設けることにより、Ti含有膜をヒューズ窓形成時のエッチングストッパーとして用いることができる。
【0027】
(3)また、本発明は、上記(1)または(2)において、Ti含有膜のエッチング工程において、Al含有膜が露出していることを特徴とする。
【0028】
この様に、Ti含有膜のエッチング工程において、即ち、典型的には、ヒューズ窓の形成工程において、同時にボンディング窓も形成するので、Al含有膜、通常は、ボンディングパッド形成用Al含有膜もボンディング窓において露出することになるが、SF6 含有ガスを用いることによってTi含有膜のみを選択的に除去することができる。
【0029】
(4)また、本発明は、上記(1)乃至(3)のいずれかにおいて、ウェハステージの温度を50℃以上とすることを特徴とする。
【0030】
図1から明らかな様に、基板を載置するウェハステージの温度を50℃以上にした場合に、Ti含有膜の一種であるTiN膜のエッチングレートを、BPSG膜のエッチングレートの略2倍以上にすることができ、また、ウェハステージの温度を70℃以上にした場合には、TiN膜のエッチングレートを、BPSG膜のエッチングレートの約2.8倍以上にすることができ、選択エッチング性をより高めることができる。
【0031】
(5)また、本発明は、上記(1)乃至(4)のいずれかにおいて、SF6 含有ガスが、SF6 にO2 、N2 、或いは、Heの内の少なくとも一種を添加したガスであることを特徴とする。
【0032】
この様なエッチング工程に用いるSF6 含有ガスとしては、SF6 に対してO2 、N2 、或いは、Heの内の少なくとも一種をアシストガスとして添加して希釈することが望ましく、特に、O2 を添加した場合には、エッチングレートの向上が期待でき、また、N2 を添加した場合には、エッチングの分布の平坦性が期待できる。
【0033】
(6)また、本発明は、上記(1)乃至(5)のいずれかにおいて、Al含有膜がコンタクトパッドを構成する層であり、且つ、Ti含有膜をAl含有膜とダイナミック・ランダム・アクセス・メモリのキャパシタを構成する対向電極との間の層準の導電層を用いて形成することを特徴とする。
(7)また、本発明は、上記(1)乃至(6)のいずれかにおいて、シリケートグラス膜はBPSG膜であることを特徴とする。
(8)また、本発明は、上記(1)乃至(7)のいずれかにおいて、Ti含有膜が、TiN膜であることを特徴とする。
【0034】
この様に、Ti含有膜は、Al含有膜とダイナミック・ランダム・アクセス・メモリ(DRAM)の対向電極との間の層準の導電層、例えば、W/TiN/Ti多層構造膜のいずれか1層或いは、複数層を用いて形成しても良い。
【0035】
【発明の実施の形態】
ここで、図2を参照して、本発明の実施の形態のヒューズ窓の形成工程を説明する。
図2(a)参照
まず、p型シリコン基板(図示せず)上に、メモリセルを構成するとともに、SiO2 膜からなる層間絶縁膜11を介して厚さの80nmのドープトポリシリコン膜を堆積させ、パターニングすることによって蓄積キャパシタの対向電極(図示せず)と同時にヒューズ層12を形成する。
【0036】
次いで、CVD法によって、全面に厚さ250nmのBPSG膜13を堆積させたのち、900℃のN2 雰囲気中で30分間熱処理を行ってBPSG膜13をリフローさせることによって平坦化し、次いで、例えば、厚さが40nmのTi層14、厚さが20nmのTiN層15、及び、厚さが100nmのW層を順次堆積させたのち、パターニングすることによって第1金属配線層(図示せず)と同時にW層16/TiN層15/Ti層14の3層構造膜からなるエッチングストッパーを形成する。
なお、この場合のTi層14は、第1金属配線層と、ワード線となるゲート電極或いはドレイン領域に接続するビット線等の下層導電体とのコンタクト抵抗を低減するために設けるものであり、また、TiN層15は、第1金属配線層の主体となるW層16とTi層14の接着層、所謂Glue Layerとして設けるものである。
【0037】
次いで、CVD法を用いて、全面に厚さ1800nmのSiO2 膜17を成膜したのち、スパッタリング法によって、全面に厚さ700nmのAl合金膜を堆積させ、所定形状にエッチングすることによってAl合金配線層18を形成する。
なお、この1800nmのSiO2 膜17は、層間絶縁膜及び金属配線層による多層配線構造を形成した場合の複数の層間絶縁膜の総計の厚さであり、図示を簡単にするために、便宜的に単一のSiO2 膜17として示しており、また、図において、Al合金配線層18はボンディング部を示している。
【0038】
次いで、PCVD法を用いて、厚さが、例えば、500nmのSiO2 膜を堆積させてSiO2 カバー膜19とし、次いで、同じくPCVD法を用いて保護膜となる厚さ500nmのSiN膜堆積させてSiNカバー膜20とする。
【0039】
次いで、レジストパターン21をマスクとして、CF4 +CHF3 +Arガスを用いたRIE法によって、ヒューズ窓22及びボンディング窓23を同時に形成する。
この場合、W層16及びAl合金配線層18に対するSiO2 膜17のエッチングレートは非常に大きいので、オーバーエッチングしてもW層16及びAl合金配線層18がエッチングストッパーとなって、ヒューズ窓22及びボンディング窓23において絶縁膜の膜厚分布がある場合にも、ヒューズ窓22においてはW層16でエッチングは停止し、一方、ボンディング窓23においてはAl合金層18においてエッチングは停止する。
【0040】
図2(b)参照
次いで、エッチャーとしてTCP9400型(Lam Research社製商品名)のエッチャーを用い、圧力を10〜20mTorr、例えば、12mTorrとし、TCPパワーを600W/32000cc(=18.75mW/cc)、上部TCP電極と平行に設置されたウェハステージに5〜10W、例えば、5Wのバイアスパワーを印加し、SF6 流量を100sccm及びアシストガスとしてO2 を10sccm流し、ウェハステージ温度を50℃以上、例えば、70℃に設定した条件でエッチングを行い、ヒューズ窓22に露出するW層16、TiN膜15、及び、Ti層14を順次エッチングして、BPSG膜13に達するヒューズ窓22を形成する。
【0041】
再び、図1参照
このエッチング工程において、基板を載置するウェハステージ温度を50℃以上、例えば、70℃としているので、BPSG膜13に対するTiN層15のエッチングレートを略2倍以上、70℃の場合には約2.8倍とすることができ、また、一般に、SF6 を用いたエッチングにおいては、エッチングレートはTi>TiNの関係が成立するので、BPSG膜13に対するTi層14のエッチングレートはさらに大きくなり、したがって、エッチング時間を精密に制御せずにオーバーエッチングした場合にも、BPSG膜13を過剰にエッチングすることなくヒューズ窓22を形成することができる。
なお、WのエッチングレートはTiNのエッチングレートよりも十分に大きいので、W層16/TiN層15/Ti層14の3層構造膜からなるエッチングストッパーを除去する工程においてW層16の存在は問題にならない。
【0042】
一方、Al合金配線層18が露出したボンディング窓23においては、SF6 系のガスによってAl合金配線層は殆どエッチングされることがないので、ボンディング部がエッチングにより消失することがない。
【0043】
次いで、図示しないものの、レジストマスク21を除去したのち、ボンディング窓23を利用して所定の電気的接続を行ったのち、冗長性を必要とする箇所に対応するヒューズ層12或いは所望の機能を選択するためのヒューズ層12に、ヒューズ窓22を介してレーザ光を照射するレーザブローによってヒューズ層12を溶断する。
【0044】
この様に、本発明においては、エッチングストッパーとなるW層16/TiN層15/Ti層14の3層構造膜をヒューズ層12を被覆するBPSG膜13上に設けているので、エッチングストッパーに達するヒューズ窓22となる開口とボンディング窓23とを同時に形成した場合に、保護膜等の膜厚分布に影響されることなくヒューズ窓22となる開口部を再現性良く形成することができる。
【0045】
また、本発明においては、エッチングストッパーとなるW層16/TiN層15/Ti層14の3層構造膜を用いて各ヒューズ層12上のBPSG膜13の厚さをほぼ均一にした場合に、このエッチングストッパーをエッチングする際に、エッチング原料ガスとしてSF6 を含んだガスを用いることにより、ボンディング窓23に露出するAl合金配線層18をほとんどエッチングすることなく、且つ、下地のBPSG膜13を過剰エッチングすることなくヒューズ窓22を再現性良く形成することが可能になり、それによって、レーザ光のパワーバンドを狭くした場合にも、確実にヒューズ層12の溶断が可能になる。
【0046】
また、本発明においては、エッチング工程に使用するSF6 含有ガス、即ち、SF6 +O2 はClを含んでいないので、残留塩素が問題となる工程にも使用できる。
例えば、上記の実施の形態に記載したように、ヒューズ窓22とボンディング窓23を同時に形成する場合、塩素が残留するとボンディング窓においてエッチングガスに晒されたAl合金配線層18が残留塩素によって腐食されるという問題があるが、本発明の場合にはエッチングガスがClを含んでいないのでこの様な問題は発生しない。
【0047】
なお、SF6 系ガスを用いたエッチング技術として、ウェハステージの温度を20℃〜50℃とすることは提案されている(必要ならば、特開平6−318574号公報参照)。
この提案の場合には、SF6 以外に、BCl3 或いはCl2 等のCl系ガスを含有しており、この塩素はTi或いはAl等の金属に対して非常に反応性が高いので、シリケートグラスに対する選択性は元々非常に優れているものである。
【0048】
しかし、この場合には、Alに対するエッチングレートも大きいので、エッチングストッパーのエッチング工程に用いた場合には、ボンディング窓23に露出するAl合金配線層もエッチングされるので、上述の図4(b)の場合と同様に過剰エッチングに伴うボンディング部の消失の問題が発生するとともに、残留塩素が問題になることがある。
【0049】
要するに、本発明は、従来のSF6 を用いた通常のドライ・エッチング工程においては、ウェハステージの温度を10℃程度の室温以下にして行っており、この条件においてはBPSG膜に対するTiN膜のエッチングレートが小さいにも拘わらず、ウェハステージ温度を上昇させた場合、エッチングレートが逆転することを発見した事実に基づくものであり、特に、ウェハステージ温度を50℃以上にすることによって、BPSG膜に対するTiN膜のエッチングレートが略2倍以上になる新規な現象を利用したものである。
【0050】
以上、本発明の実施の形態を説明してきたが、本発明は、実施の形態に記載した構成に限られるものではなく、各種の変更が可能である。
例えば、ヒューズ層12の下地層はBPSG膜13に限られるものではなく、Ti含有膜に対するエッチングレートの温度依存性の傾向は、PSG膜、BSG膜、或いは、ノン・ドープSiO2 膜に対しても同様であるので、BPSG膜の代わりにPSG膜或いはBSG膜等のシリケート膜を用いても良い。
【0051】
また、上記の実施の形態の説明においては、エッチングレートを変化させるために、ウェハステージの温度、したがって、基板の温度を変化させているが、エッチングレートを左右するファクターとしては圧力も関与する。しかし、圧力により異なったエッチング対象のエッチングレートを逆転するポイントを実現することが困難である。
【0052】
また、上記の実施の形態においては、エッチング対象をTi或いはTiN等のTi含有膜としているが、SF6 を用いた場合のエッチングメカニズムは、TiとFとの反応による比較的沸点の低いフッ化チタンの生成によるものであるので、Tiを含有する他の膜においても同様の温度依存性の傾向が得られること明らかである。
【0053】
また、上記の実施の形態においては、SF6 に添加するアシストガスとしてエッチングレートの大きくなるO2 を用いているが、O2 の代わりにN2 或いはHeを添加しても良いものであり、N2 を添加した場合には、エッチングのウェハ面内均一性が期待でき、さらには、これらのアシストガスを組み合わせて添加しても良いものである。
【0054】
また、上記の実施の形態においては、エッチングストッパーを第1金属配線層を形成する導電体膜によって同時に形成しているが、第2層目配線層等の他の層準の導電性膜を用いて形成しても良いものであり、さらには、ヒューズ層12をビット線或いはワード線と同時に形成する場合には、蓄積キャパシタの対向電極をTiSi或いはTiを含む導電膜を用いたポリサイド構造で形成し、対向電極と同時にヒューズ層12に対するエッチングストッパーを形成しても良いものである。
【0055】
また、上記の実施の形態においてはDRAMの製造工程として説明しているが、DRAMに限られるものではなく、冗長構造や機能選択性を必要とする各種の高集積度の半導体集積回路装置に適用されるものであり、絶縁ゲート型半導体集積回路装置以外に、バイポーラ型半導体集積回路装置にも適用されるものであり、さらに、ロジックとメモリを一体に集積化したシステムLSIも対象とするものである。
【0056】
【発明の効果】
本発明によれば、Clを含まないSF6 含有ガスによってTiN等のTi含有膜をBPSG膜等シリケートグラス膜に対して選択的にエッチングする際に、基板温度を制御することによって、Ti含有膜のエッチングレートをシリケートグラスのエッチングレートより大きくしているので、シリケートグラス膜を過剰にエッチングすることなくTi含有膜の選択エッチングが可能になり、それによって、ヒューズ層上の保護膜となるシリケートグラス膜の膜厚を不所望に減ずることなくヒューズ窓とボンディング窓とを同時に形成することができ、レーザブローによるヒューズ溶断を安定して行うことができるので、高集積度半導体集積回路装置の歩留り向上に寄与するところが大きい。
【図面の簡単な説明】
【図1】本発明の原理的構成の説明図である。
【図2】本発明の実施の形態のヒューズ窓の形成工程の説明図である。
【図3】従来のヒューズ窓の形成工程の説明図である。
【図4】従来のヒューズ窓の形成工程の問題点の説明図である。
【符号の説明】
11 層間絶縁膜
12 ヒューズ層
13 BPSG膜
14 Ti層
15 TiN層
16 W層
17 SiO2 膜
18 Al合金配線層
19 SiO2 カバー膜
20 SiNカバー膜
21 レジストパターン
22 ヒューズ窓
23 ボンディング窓
31 層間絶縁膜
32 ヒューズ層
33 BPSG膜
34 Ti層
35 TiN層
36 W層
37 SiO2 膜
38 Al合金配線層
39 SiO2 カバー膜
40 SiNカバー膜
41 レジストパターン
42 ヒューズ窓
43 ボンディング窓
44 過剰エッチング部
45 過剰エッチング部
Claims (8)
- シリケートグラス膜上に設けたTi含有膜を塩素を含まないSF6 含有ガスによってエッチングする際に、ウェハステージの温度を33℃より高く設定することを特徴とする半導体装置の製造方法。
- 前記Ti含有膜が、前記シリケートグラス膜を介して下層に設けたヒューズ層を覆っていることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記Ti含有膜のエッチング工程において、Al含有膜が露出していることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記ウェハステージの温度を50℃以上とすることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
- 前記SF6 含有ガスが、SF6 にO2 、N2 、或いは、Heの内の少なくとも一種を添加したガスであることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
- 前記Al含有膜がコンタクトパッドを構成する層であり、且つ、前記Ti含有膜がダイナミック・ランダム・アクセス・メモリのキャパシタを構成する対向電極と前記Al含有膜との間の層準の導電層を用いて形成することを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。
- 前記シリケートグラス膜はBPSG膜であることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置の製造方法。
- 前記Ti含有膜が、TiN膜であることを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32010698A JP4092602B2 (ja) | 1998-11-11 | 1998-11-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32010698A JP4092602B2 (ja) | 1998-11-11 | 1998-11-11 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000150473A JP2000150473A (ja) | 2000-05-30 |
JP4092602B2 true JP4092602B2 (ja) | 2008-05-28 |
Family
ID=18117777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32010698A Expired - Fee Related JP4092602B2 (ja) | 1998-11-11 | 1998-11-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4092602B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100594219B1 (ko) * | 2000-06-21 | 2006-06-30 | 삼성전자주식회사 | 퓨즈를 포함하는 반도체 장치를 제조하는 방법 |
KR20030028062A (ko) * | 2001-09-27 | 2003-04-08 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈박스 형성방법 |
JP4725232B2 (ja) * | 2005-08-02 | 2011-07-13 | セイコーエプソン株式会社 | 液晶パネルの製造方法 |
EP2667414A4 (en) * | 2011-01-17 | 2014-08-13 | Sumitomo Electric Industries | METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT FROM SILICON CARBIDE |
JP5575217B2 (ja) * | 2012-12-10 | 2014-08-20 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
-
1998
- 1998-11-11 JP JP32010698A patent/JP4092602B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000150473A (ja) | 2000-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5985765A (en) | Method for reducing bonding pad loss using a capping layer when etching bonding pad passivation openings | |
US6559042B2 (en) | Process for forming fusible links | |
US6399472B1 (en) | Semiconductor device having a fuse and a fabrication method thereof | |
US6448113B2 (en) | Method of forming fuse area structure including protection film on sidewall of fuse opening in semiconductor device | |
US7301216B2 (en) | Fuse structure | |
US20080293230A1 (en) | Method of manufacturing a semiconductor device | |
JP2002093911A (ja) | 半導体装置および製造方法 | |
US6750129B2 (en) | Process for forming fusible links | |
US6563188B2 (en) | Semiconductor device having multilayer passivation layer formed over memory cell fuse area | |
JPH065715A (ja) | 配線層の形成方法 | |
JP4092602B2 (ja) | 半導体装置の製造方法 | |
US6037648A (en) | Semiconductor structure including a conductive fuse and process for fabrication thereof | |
JP2003017570A (ja) | 半導体装置及びその製造方法 | |
JP5178025B2 (ja) | 半導体メモリ素子の製造方法 | |
US6096579A (en) | Method for controlling the thickness of a passivation layer on a semiconductor device | |
US7153771B2 (en) | Method for forming metal contact in semiconductor device | |
JP3196399B2 (ja) | 層間絶縁膜の形成方法 | |
JP4672439B2 (ja) | 半導体装置の製造方法 | |
JP2000294648A (ja) | 半導体装置およびその製造方法 | |
KR100458472B1 (ko) | 반도체 소자의 제조방법 | |
JP2011091426A (ja) | 半導体装置の製造方法 | |
KR20080002515A (ko) | 리페어식각과 패드식각을 동시에 진행하는 반도체 소자의제조방법 | |
JPH09246378A (ja) | 半導体集積回路装置およびその製造方法 | |
KR20020005853A (ko) | 반도체 집적회로의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050727 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |