JPH065715A - 配線層の形成方法 - Google Patents

配線層の形成方法

Info

Publication number
JPH065715A
JPH065715A JP4159058A JP15905892A JPH065715A JP H065715 A JPH065715 A JP H065715A JP 4159058 A JP4159058 A JP 4159058A JP 15905892 A JP15905892 A JP 15905892A JP H065715 A JPH065715 A JP H065715A
Authority
JP
Japan
Prior art keywords
wiring layer
film
forming
connection hole
sog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4159058A
Other languages
English (en)
Inventor
Hidenori Kenmotsu
秀憲 監物
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4159058A priority Critical patent/JPH065715A/ja
Priority to KR1019930009765A priority patent/KR100269042B1/ko
Priority to US08/078,103 priority patent/US5399530A/en
Publication of JPH065715A publication Critical patent/JPH065715A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 層間絶縁膜からの脱ガスを防止して、良好な
コンタクト性の配線層を形成する。 【構成】 スルーホール１６を形成した後、３００〜５
００℃の予備加熱、逆スパッタエッチを順次行ない、次
に、Ｔｉ膜１７を低温にてスパッタして被着させ、ＳＯ
Ｇ膜１４からの脱ガスを阻止する。次に、Ａｌ系膜１８
をスパッタして成膜する。Ａｌ系膜１８のスパッタ時に
ＳＯＧ膜１４からの脱ガスが無くなり、コンタクト性の
良好な配線層が得られる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、配線層の形成方法に
関し、更に詳しくは、２層以上の配線構造を形成する技
術に係わる。
【０００２】
【従来の技術及び発明が解決しようとする課題】ＬＳＩ
の微細化に伴い、配線段差を埋める平坦化絶縁膜に対す
る要求は益々厳しいものとなっている。アルミニウム配
線層間の層間絶縁膜の平坦化技術としては、従来よりス
ピンオングラス（ＳＯＧ）が用いられている。しかし、
このＳＯＧ膜は、他のＣＶＤ酸化膜などに比べて吸湿性
が非常に大きく、大気に晒されることで水分の吸着源と
なる。このような水分の吸着による脱ガス、あるいはキ
ュア不良による膜中からの生成水などの発生は、信頼性
を低下させる原因となっている。
【０００３】例えば、図３に示すように、Ａｌ系配線１
上の層間絶縁膜をプラズマＣＶＤ法で形成したＰ−Ｓｉ
Ｏ2膜２，ＳＯＧ膜３，Ｐ−ＳｉＯ2膜４の積層膜で形成
した場合、同図に示すようにスルーホール５を開設した
際に、ホール内にＳＯＧ膜３からの脱ガス（図中矢印で
示す）が生じ、スルーホール５の底部を汚染し、コンタ
クト不良を引き起す問題が生じる。
【０００４】本発明は、このような従来の問題点に着目
して創案されたものであって、層間絶縁膜からの脱ガス
を防ぎ、良好なコンタクト性を確保できる配線層の形成
方法を得んとするものである。
【０００５】
【課題を解決するための手段】そこで、請求項１の発明
は、下層配線層上の吸湿性材料を含む層間絶縁膜に接続
孔を開設する工程と、前記下層配線層を予備加熱する工
程と、前記下層配線層を前記予備加熱より低い温度で加
熱すると同時に、当該下層配線層上に金属薄膜を形成す
る工程と、前記金属薄膜上に金属配線層を形成する工程
とを備えたことを、その解決方法としている。
【０００６】また、請求項３の発明は、下層配線層上の
吸湿性材料を含む層間絶縁膜に接続孔を開設する工程
と、前記接続孔の側壁部に側壁保護膜を形成する工程
と、前記側壁保護膜を形成した接続孔に金属配線層を形
成する工程とを備えることを、その解決方法としてい
る。
【０００７】
【作用】請求項１の発明においては、少なくとも接続孔
内面に、金属薄膜を形成することで、吸湿性材料を含む
層間絶縁膜から脱ガス等の汚染が生ずるのを阻止する作
用がある。このため、下層配線層と金属配線層（上層配
線層も含む）とのコンタクト性を良好にする。
【０００８】請求項３記載の発明においては、側壁保護
膜が脱ガス等の流出を阻止する作用を有し、上記と同様
にコンタクト性を良好にする。特に、側壁保護膜の形成
を、スパッタエッチによれば、下層配線層表面のクリー
ニングも同じに行なえるため、プロセスの簡略化が図れ
る。
【０００９】
【実施例】以下、本発明に係る配線層の形成方法の詳細
を図面に示す実施例に基づいて説明する。
【００１０】（実施例１）本実施例は、図１（Ａ）に示
すように、半導体基体１１上に下層配線としてのＡｌ系
配線１２を形成した後、プラズマＣＶＤ法によりＰ−Ｓ
ｉＯ2膜１３を形成し、次に平坦化絶縁膜であるＳＯＧ
膜１４を形成し、その上層に再度Ｐ−ＳｉＯ2膜１５を
堆積させて層間絶縁膜とする。そして、リソグラフィー
技術及びドライエッチング技術を用いて、同図（Ａ）に
示すような、スルーホール１６を開孔する。
【００１１】次に、この半導体基体（ウエハ）を４５０
〜５００℃の温度で予備加熱する。その後、連続して、
表面を逆スパッタエッチングし、続けて低温条件にてチ
タン（Ｔｉ）をスパッタして、図１（Ｂ）に示すように
Ｐ−ＳｉＯ2膜１５上及びスルーホール１６内面にＴｉ
膜１７を被着させる。このスパッタの低温条件とは、２
００〜３００℃の温度として、上記予備加熱の温度を越
えないようにする。なお、このＴｉ膜１７の膜厚として
は、５０〜２００ｎｍが適当である。
【００１２】次に、図１（Ｃ）に示すように、Ｔｉ膜１
７上に、Ａｌ−１％Ｓｉをスパッタして、上層配線層と
してのＡｌ系膜１８を成膜する。このスパッタの時の温
度は、上記予備加熱の温度を越えたとしても、Ｔｉ膜１
７がＳＯＧ膜１４からの脱ガスを抑えるため、良好なコ
ンタクト性が得られる。
【００１３】本実施例では、脱ガスの流出を防止する膜
として、チタン（Ｔｉ）を用いたが、これに限定される
ものではなく、例えば、タングステン（Ｗ），タンタル
（Ｔａ），チタンタングステン（ＴｉＷ）などの他の金
属膜を形成しても勿論よい。
【００１４】また、上層及び下層配線層の材料もこれに
限定されるものではなく、他の導電材料を適用してもよ
い。
【００１５】さらに、ＳＯＧ以外に吸湿性材料としてＰ
ＳＧ，ＢＰＳＧ等があるが、これらを層間絶縁膜に用い
た場合も本発明が適用できることは言うまでもない。
【００１６】（実施例２）本実施例は、図２（Ａ）に示
すように、実施例１と同様にスルーホールを形成する。
このスルーホール底部のＡｌ系配線１２の表面は、大気
中で酸化されるＡｌ2Ｏ3となる。
【００１７】次に、図２（Ｂ）に示すように、アルゴン
（ａｒ），イオン等による積極的なスパッタエッチによ
って、Ａｌ系配線１２の表面のＡｌ2Ｏ3を除去と共に、
スルーホール内側壁にＡｌ系金属で成る側壁保護膜１９
を付着させる。
【００１８】この側壁保護膜１９は、Ａｌ系配線１２の
表面がＡｒイオンの衝突により飛ばされて形成されるも
のであり、ＳＯＧ膜１４の脱ガスの流出を阻止する作用
がある。なお、この側壁保護膜１９の膜厚は、１０〜１
００ｎｍ程度あればよい。
【００１９】次に、実施例１と同様に、上層配線として
のＡｌ系膜１８を形成し、このＡｌ系膜１８をパターニ
ングすることにより、良好な配線層の形成が達成され
る。
【００２０】本実施例においては、側壁保護膜１９が、
上層配線であるＡｌ系膜１８をスパッタ法で形成する際
の高温度時に脱ガスの流出を有効に阻止し、Ａｌ系配線
１２の表面が汚染されるのを防止できる。このため、配
線構造における、コンタクト抵抗の上昇を防止できる。
【００２１】以上、実施例の説明をしたが、本発明は、
これに限定されるものではなく、構成の要旨に付随する
各種の設計変更が可能である。
【００２２】例えば、上記実施例１及び２においては、
ＳＯＧ以外の層間絶縁膜を構成する膜としてＰ−ＳｉＯ
2膜を用いたが、Ｐ−ＳｉＮX膜等の他の膜を用いてよ
い。また、上層配線も、Ａｌ系膜に限定されるものでは
ない。
【００２３】
【発明の効果】以上の説明から明らかなように、本発明
によれば、接続孔に配線を形成する場合に、層間絶縁膜
からの脱ガスを防止し、良好なコンタクト性を有する配
線層が形成できる効果がある。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は本発明の実施例１の工程を示
す要部断面図。
【図２】（Ａ）〜（Ｃ）は本発明の実施例２の工程を示
す要部断面図。
【図３】従来例を示す要部断面図。
【符号の説明】
１２…Ａｌ系配線（下層配線層） １４…ＳＯＧ膜（吸湿性材料） １６…スルーホール １７…Ｔｉ膜（金属薄膜） １８…Ａｌ系膜（上層配線層） １９…側壁保護膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 下層配線層上の吸湿性材料を含む層間絶
    縁膜に接続孔を開設する工程と、 前記下層配線層を予備加熱する工程と、 前記下層配線層を前記予備加熱より低い温度で加熱する
    と同時に、当該下層配線層上に金属薄膜を形成する工程
    と、 前記金属薄膜上に金属配線層を形成する工程とを備えた
    ことを特徴とする配線層の形成方法。
  2. 【請求項２】 前記吸湿材料がＳＯＧである請求項１記
    載に係る配線層の形成方法。
  3. 【請求項３】 下層配線層上の吸湿性材料を含む層間絶
    縁膜に接続孔を開設する工程と、 前記接続孔の側壁部に側壁保護膜を形成する工程と、 前記側壁保護膜を形成した接続孔に金属配線層を形成す
    る工程とを備えることを特徴とする配線層の形成方法。
  4. 【請求項４】 前記接続孔の側壁部に形成する前記側壁
    保護膜を、前記下層配線層のスパッタエッチングにより
    形成する請求項３記載に係る配線層の形成方法。
  5. 【請求項５】 前記吸湿材料がＳＯＧである請求項３記
    載に係る配線層の形成方法。
JP4159058A 1992-06-18 1992-06-18 配線層の形成方法 Pending JPH065715A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4159058A JPH065715A (ja) 1992-06-18 1992-06-18 配線層の形成方法
KR1019930009765A KR100269042B1 (ko) 1992-06-18 1993-06-01 배선층의형성방법
US08/078,103 US5399530A (en) 1992-06-18 1993-06-18 Method of forming interconnection structure to prevent outgassing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4159058A JPH065715A (ja) 1992-06-18 1992-06-18 配線層の形成方法

Publications (1)

Publication Number Publication Date
JPH065715A true JPH065715A (ja) 1994-01-14

Family

ID=15685304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4159058A Pending JPH065715A (ja) 1992-06-18 1992-06-18 配線層の形成方法

Country Status (3)

Country Link
US (1) US5399530A (ja)
JP (1) JPH065715A (ja)
KR (1) KR100269042B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107182A (en) * 1997-10-02 2000-08-22 Seiko Epson Corporation Semiconductor device and method of fabricating the same
KR100325616B1 (ko) * 1999-12-31 2002-02-25 황인길 반도체 소자의 제조 방법
US6429493B1 (en) 1998-10-20 2002-08-06 Seiko Epson Corporation Semiconductor device and method for manufacturing semiconductor device
KR100406733B1 (ko) * 2001-05-08 2003-11-20 아남반도체 주식회사 반도체 소자의 제조 방법
KR100420416B1 (ko) * 1996-11-13 2004-05-22 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
KR100496716B1 (ko) * 1997-08-29 2005-09-30 세이코 엡슨 가부시키가이샤 반도체장치및그제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493152A (en) * 1993-11-09 1996-02-20 Vlsi Technology, Inc. Conductive via structure for integrated circuits and method for making same
KR970052185A (ja) * 1995-12-02 1997-07-29
FR2747511B1 (fr) * 1996-04-10 1998-09-04 Sgs Thomson Microelectronics Interconnexions multicouches a faible capacite parasite laterale
US6331680B1 (en) * 1996-08-07 2001-12-18 Visteon Global Technologies, Inc. Multilayer electrical interconnection device and method of making same
JP3305211B2 (ja) 1996-09-10 2002-07-22 松下電器産業株式会社 半導体装置及びその製造方法
US6016012A (en) * 1996-11-05 2000-01-18 Cypress Semiconductor Corporation Thin liner layer providing reduced via resistance
JP3156765B2 (ja) * 1997-08-29 2001-04-16 日本電気株式会社 半導体装置、および半導体装置の製造方法
US11355391B2 (en) * 2019-03-18 2022-06-07 Applied Materials, Inc. Method for forming a metal gapfill

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4755480A (en) * 1986-02-03 1988-07-05 Intel Corporation Method of making a silicon nitride resistor using plasma enhanced chemical vapor deposition
JPH02151052A (ja) * 1988-12-02 1990-06-11 Nec Corp 半導体装置の製造方法
JPH038359A (ja) * 1989-06-06 1991-01-16 Fujitsu Ltd 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100420416B1 (ko) * 1996-11-13 2004-05-22 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
KR100496716B1 (ko) * 1997-08-29 2005-09-30 세이코 엡슨 가부시키가이샤 반도체장치및그제조방법
US6107182A (en) * 1997-10-02 2000-08-22 Seiko Epson Corporation Semiconductor device and method of fabricating the same
KR100377672B1 (ko) * 1997-10-02 2003-06-19 세이코 엡슨 가부시키가이샤 반도체장치및그제조방법
US6614119B1 (en) 1997-10-02 2003-09-02 Seiko Epson Corporation Semiconductor device and method of fabricating the same
US6429493B1 (en) 1998-10-20 2002-08-06 Seiko Epson Corporation Semiconductor device and method for manufacturing semiconductor device
US6511910B2 (en) 1998-10-20 2003-01-28 Seiko Epson Corporation Method for manufacturing semiconductor devices
KR100325616B1 (ko) * 1999-12-31 2002-02-25 황인길 반도체 소자의 제조 방법
KR100406733B1 (ko) * 2001-05-08 2003-11-20 아남반도체 주식회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR100269042B1 (ko) 2000-10-16
KR940001357A (ko) 1994-01-11
US5399530A (en) 1995-03-21

Similar Documents

Publication Publication Date Title
US5444022A (en) Method of fabricating an interconnection structure for an integrated circuit
US5985751A (en) Process for fabricating interconnection of semiconductor device
JPH0529476A (ja) 半導体装置の配線接続構造
JPH04311058A (ja) 半導体集積回路装置の配線接続構造およびその製造方法
US5898221A (en) Semiconductor device having upper and lower wiring layers
JPH065715A (ja) 配線層の形成方法
JPH1131745A (ja) 半導体装置のコンタクトプラグ形成方法
JPH09135005A (ja) 半導体装置の配線形成方法
JP2511892B2 (ja) 多層薄膜配線及びその形成方法
KR100319588B1 (ko) 배선구조의 형성방법
US6387754B2 (en) Method of forming an on-chip decoupling capacitor with bottom hardmask
US6821896B1 (en) Method to eliminate via poison effect
KR20040012705A (ko) 집적 회로에서의 구리 상호 접속부 형성 방법
JP3125745B2 (ja) 半導体装置の製造方法
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
JP4092602B2 (ja) 半導体装置の製造方法
JP3729731B2 (ja) 半導体素子の製造方法
JPH07201859A (ja) 配線形成方法および半導体装置
JP4207113B2 (ja) 配線構造の形成方法
JPH08139190A (ja) 半導体装置の製造方法
US7381638B1 (en) Fabrication technique using sputter etch and vacuum transfer
JP3014887B2 (ja) 半導体装置およびその製造方法
JPH06132404A (ja) 半導体の多層配線方法
WO1997022995A1 (en) Semiconductor device containing two or more metallic wiring layers and method for manufacturing the same
JP2557281B2 (ja) 半導体装置