JP2511892B2 - 多層薄膜配線及びその形成方法 - Google Patents
多層薄膜配線及びその形成方法Info
- Publication number
- JP2511892B2 JP2511892B2 JP61187122A JP18712286A JP2511892B2 JP 2511892 B2 JP2511892 B2 JP 2511892B2 JP 61187122 A JP61187122 A JP 61187122A JP 18712286 A JP18712286 A JP 18712286A JP 2511892 B2 JP2511892 B2 JP 2511892B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- wiring
- alloy
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置等において用いられる多層薄膜
配線に関するものであり、特に、層間コンタクト抵抗お
よび配線抵抗が低い多層薄膜配線に関する。
配線に関するものであり、特に、層間コンタクト抵抗お
よび配線抵抗が低い多層薄膜配線に関する。
従来の技術 従来、半導体装置における多層薄膜配線は、（１）Al
もしくはAl合金、（２）貴金属もしくは貴金属合金、
（３）高融点金属もしくは高融点金属合金、（４）多結
晶シリコンなどの材料を単独で用いるかもしくは複数組
み合わせて形成されていた。
もしくはAl合金、（２）貴金属もしくは貴金属合金、
（３）高融点金属もしくは高融点金属合金、（４）多結
晶シリコンなどの材料を単独で用いるかもしくは複数組
み合わせて形成されていた。
発明が解決しようとする問題点 AlもしくはAl合金は大気中で容易に強固なAl2O3絶縁
層をその表面に形成するため、それを最上層以外の配線
層の材料として用いる場合、次層との層間コンタクト抵
抗を低くするためには、次層の配線材料もしくはコンタ
クト孔埋込み材料の堆積の直前にたとえばArイオンによ
るスパッタを行ない表面Al2O3層を除去する工程を追加
する必要があった。しかも、今後半導体装置の微細化が
進むにつれて、コンタクトホール側壁からスパタされた
物質の再付着などの現象により、この様な方法で層間コ
ンタクト抵抗を十分に低くするとこが困難になることに
加え、スパッタダメージによって半導体装置の電気特性
の劣化も大きくなる。
層をその表面に形成するため、それを最上層以外の配線
層の材料として用いる場合、次層との層間コンタクト抵
抗を低くするためには、次層の配線材料もしくはコンタ
クト孔埋込み材料の堆積の直前にたとえばArイオンによ
るスパッタを行ない表面Al2O3層を除去する工程を追加
する必要があった。しかも、今後半導体装置の微細化が
進むにつれて、コンタクトホール側壁からスパタされた
物質の再付着などの現象により、この様な方法で層間コ
ンタクト抵抗を十分に低くするとこが困難になることに
加え、スパッタダメージによって半導体装置の電気特性
の劣化も大きくなる。
一方、前記（２）〜（４）の材料を用いた場合には上
記の様なAlもしくはAl合金を用いた場合の問題点は解決
されるが、それらの材料はAl9Al合金に比較して高い抵
抗率を持つため、配線抵抗の増加および配線遅延時間の
増大の問題が発生した。
記の様なAlもしくはAl合金を用いた場合の問題点は解決
されるが、それらの材料はAl9Al合金に比較して高い抵
抗率を持つため、配線抵抗の増加および配線遅延時間の
増大の問題が発生した。
問題点を解決するための手段 本発明の多層薄膜配線は、酸化物絶縁層領域を有する
半導体基板と、半導体基板上に形成され第１の層と第１
の層上に形成された第２の層からなる第１の金属配線層
と、第１の金属配線層上に形成され、所定の位置にコン
タクト孔が形成された層間絶縁膜層と、コンタクト孔に
埋め込まれた金属層と、層間絶縁膜層上に形成された第
２の金属配線層とを有する半導体装置において、第１の
層は少なくとも高融点金属層または高融点金属合金層を
有し、第２の層がAlまたはAl合金よりなる第３の層及び
第３の層上に形成され少なくとも高融点金属層または高
融点金属合金層を有する第４の層をそれぞれ一層以上、
最上層が第４の層になる状態で積層した積層層である構
成となっている。
半導体基板と、半導体基板上に形成され第１の層と第１
の層上に形成された第２の層からなる第１の金属配線層
と、第１の金属配線層上に形成され、所定の位置にコン
タクト孔が形成された層間絶縁膜層と、コンタクト孔に
埋め込まれた金属層と、層間絶縁膜層上に形成された第
２の金属配線層とを有する半導体装置において、第１の
層は少なくとも高融点金属層または高融点金属合金層を
有し、第２の層がAlまたはAl合金よりなる第３の層及び
第３の層上に形成され少なくとも高融点金属層または高
融点金属合金層を有する第４の層をそれぞれ一層以上、
最上層が第４の層になる状態で積層した積層層である構
成となっている。
作用 高融点金属もしくは高融点金属合金層を表面に持つ多
層膜の表面には、Al,Al合金の場合のAl2O3の様な強固な
絶縁膜層が容易に形成されることはない。従ってArスパ
ッタ等の工程を追加することなく次層の金属膜の堆積を
行っても低い層間コンタクト抵抗を得ることができる。
しかも、高融点金属，高融点金属合金層は多層膜全体の
膜厚に比してはるかに薄くしても上記の作用は得られる
ため、多層膜の抵抗率をAl,Al合金膜のそれと同程度に
まで低くし、それを用いて作製した配線の抵抗をAl,Al
合金を用いて作製した場合と同程度にまで低くして、配
属遅延時間を短くすることができる。
層膜の表面には、Al,Al合金の場合のAl2O3の様な強固な
絶縁膜層が容易に形成されることはない。従ってArスパ
ッタ等の工程を追加することなく次層の金属膜の堆積を
行っても低い層間コンタクト抵抗を得ることができる。
しかも、高融点金属，高融点金属合金層は多層膜全体の
膜厚に比してはるかに薄くしても上記の作用は得られる
ため、多層膜の抵抗率をAl,Al合金膜のそれと同程度に
まで低くし、それを用いて作製した配線の抵抗をAl,Al
合金を用いて作製した場合と同程度にまで低くして、配
属遅延時間を短くすることができる。
実施例 以下、図面に基づいて本発明について更に詳しく説明
する。
する。
第１図は本発明にかかる多層薄膜配線の一実施例の部
分拡大断面図を示す。図では省略されているが半導体基
板１は半導体装置として必要な各種構造のほとんどを含
んでいる。ただし配線については一部のみしか含んでい
ない。第１層間絶縁膜２には熱酸化膜、CVD−SiO2膜（H
TO,NSG,PSG,BPSG等）、CVD−Si3N4膜，プラズマSiO2,プ
ラズマSiN膜等を使用し、やはり図では省略されている
が、必要な位置にコンタクト孔を形成する。第１配線層
３および第２配線層７を構成するTi膜3a,7a,Al・Si膜3
b,7bは真空蒸着法，スパッタ法,CVD法などによって堆積
する。それぞれの膜厚は、たとえばAl・Siが460nm,Tiが
30nm程度である。本例ではいずれの配線層にもTi/Al・S
i/Ti/Al・Si/Tiの５層膜を使用したが、当然、第１配線
層３にTi/Al・Si（Al・Si上にTiを堆積する）に２層膜
を使用するのみで、第２配線層７には通常のAl・Si合金
膜を使用した場合においても層間コンタクト抵抗および
配線抵抗が低い多層薄膜配線を得ることができる。しか
し本例の様な多層膜を利用することによって、エレクト
ロマイグレーションによる断線の発生や熱処理中のヒー
ロック成長によるリークの発生を防止することも可能に
なる。また、Al・Si合金膜のかわりに純Al膜やAl・Si・
Cu,Al・Si・Tiなどの合金膜を用いても、Ti膜のかわり
にMo,Wなどの他の高融点合金膜やTiSi2,TiNなどの高融
点金属合金膜を用いても同様の効果を得ることができ
る。第２層間絶縁膜４および表面保護膜12にはLTO,PSG,
BPSG,プラズマSiO2,プラズマSiNなどの低温で堆積でき
る絶縁膜を使用する。コンタクト孔埋込み材料６には、
たとえば選択CVD法によるＷ膜、バイアススパッタ法に
よるAlまたはMo膜などを使用する。そして特に、コンタ
クトホールの底部に存在する高融点金属合金としてTiSi
2またはTiNを用い、かつ、コンタクト埋め込み材料とし
てＷまたはMo膜を用いた場合、コンタクト底部において
高抵抗層が形成されないため、コンタクトホール底部に
おける抵抗を低く抑えることができる。なお、この埋込
み材料は本例の様にコンタクト孔のアスペクト比が高い
場合は必要だが、低い場合には必ずしも必要ではない。
分拡大断面図を示す。図では省略されているが半導体基
板１は半導体装置として必要な各種構造のほとんどを含
んでいる。ただし配線については一部のみしか含んでい
ない。第１層間絶縁膜２には熱酸化膜、CVD−SiO2膜（H
TO,NSG,PSG,BPSG等）、CVD−Si3N4膜，プラズマSiO2,プ
ラズマSiN膜等を使用し、やはり図では省略されている
が、必要な位置にコンタクト孔を形成する。第１配線層
３および第２配線層７を構成するTi膜3a,7a,Al・Si膜3
b,7bは真空蒸着法，スパッタ法,CVD法などによって堆積
する。それぞれの膜厚は、たとえばAl・Siが460nm,Tiが
30nm程度である。本例ではいずれの配線層にもTi/Al・S
i/Ti/Al・Si/Tiの５層膜を使用したが、当然、第１配線
層３にTi/Al・Si（Al・Si上にTiを堆積する）に２層膜
を使用するのみで、第２配線層７には通常のAl・Si合金
膜を使用した場合においても層間コンタクト抵抗および
配線抵抗が低い多層薄膜配線を得ることができる。しか
し本例の様な多層膜を利用することによって、エレクト
ロマイグレーションによる断線の発生や熱処理中のヒー
ロック成長によるリークの発生を防止することも可能に
なる。また、Al・Si合金膜のかわりに純Al膜やAl・Si・
Cu,Al・Si・Tiなどの合金膜を用いても、Ti膜のかわり
にMo,Wなどの他の高融点合金膜やTiSi2,TiNなどの高融
点金属合金膜を用いても同様の効果を得ることができ
る。第２層間絶縁膜４および表面保護膜12にはLTO,PSG,
BPSG,プラズマSiO2,プラズマSiNなどの低温で堆積でき
る絶縁膜を使用する。コンタクト孔埋込み材料６には、
たとえば選択CVD法によるＷ膜、バイアススパッタ法に
よるAlまたはMo膜などを使用する。そして特に、コンタ
クトホールの底部に存在する高融点金属合金としてTiSi
2またはTiNを用い、かつ、コンタクト埋め込み材料とし
てＷまたはMo膜を用いた場合、コンタクト底部において
高抵抗層が形成されないため、コンタクトホール底部に
おける抵抗を低く抑えることができる。なお、この埋込
み材料は本例の様にコンタクト孔のアスペクト比が高い
場合は必要だが、低い場合には必ずしも必要ではない。
以上の様な構成の多層薄膜配線は例えば次の様にして
作成される。すなわちまず、半導体装置として必要な各
種構造の作製を既に終えた半導体基板１の表面に第１層
間絶縁膜２としてCVD−SiO2膜を堆積し、必要な位置に
コンタクトホールを形成し必要ならばコンタクト埋込材
料を堆積した後にTi膜3aおよびAl・Si膜3bをそれぞれ３
層および２層、同一真空中で連続的にスパッタ法によっ
て堆積する（第２図ａ参照）。次にTi/Al・Si/Ti/Al・S
i/Ti多層膜のパターンをフォトレジスト法および乾式蝕
刻法によって形成し、第１配線層３とする。続いてプラ
ズマCVD法でSiO2膜を第１層間絶縁膜４を堆積し、フォ
トレジスト法および乾式蝕刻法によって第１層間コンタ
クト孔５を形成する（第２図ｂ参照）。次に減圧CVD法
によってタングステン等の金属をコンタクト孔の内部に
のみ選択的に堆積し、コンタクト孔埋込み材料６とする
（第２図ｃ参照）この工程において、第１配線層３が従
来のAl合金であった場合には表面Al2O3層の存在によっ
て選択性が悪化する可能性があり、また、たとえば金属
フッ化物ガスも用いたCVDを行なった場合、界面にAlフ
ッ化物が残留する問題があるが本発明の構造において
は、配線層最上部の高融点金属もしくは高融点金属合金
の種類を適当に選定することにより、その様な問題の発
生を防止することができ、その効果が大である。最後に
第２配線層７および表面保護膜12をそれぞれ第１配線層
３および第２層間絶縁膜と同様の方法にて作製する（第
２図ｄ参照）。
作成される。すなわちまず、半導体装置として必要な各
種構造の作製を既に終えた半導体基板１の表面に第１層
間絶縁膜２としてCVD−SiO2膜を堆積し、必要な位置に
コンタクトホールを形成し必要ならばコンタクト埋込材
料を堆積した後にTi膜3aおよびAl・Si膜3bをそれぞれ３
層および２層、同一真空中で連続的にスパッタ法によっ
て堆積する（第２図ａ参照）。次にTi/Al・Si/Ti/Al・S
i/Ti多層膜のパターンをフォトレジスト法および乾式蝕
刻法によって形成し、第１配線層３とする。続いてプラ
ズマCVD法でSiO2膜を第１層間絶縁膜４を堆積し、フォ
トレジスト法および乾式蝕刻法によって第１層間コンタ
クト孔５を形成する（第２図ｂ参照）。次に減圧CVD法
によってタングステン等の金属をコンタクト孔の内部に
のみ選択的に堆積し、コンタクト孔埋込み材料６とする
（第２図ｃ参照）この工程において、第１配線層３が従
来のAl合金であった場合には表面Al2O3層の存在によっ
て選択性が悪化する可能性があり、また、たとえば金属
フッ化物ガスも用いたCVDを行なった場合、界面にAlフ
ッ化物が残留する問題があるが本発明の構造において
は、配線層最上部の高融点金属もしくは高融点金属合金
の種類を適当に選定することにより、その様な問題の発
生を防止することができ、その効果が大である。最後に
第２配線層７および表面保護膜12をそれぞれ第１配線層
３および第２層間絶縁膜と同様の方法にて作製する（第
２図ｄ参照）。
第３図は本発明にかかる多層薄膜配線の第２の実施例
の部分拡大断面図を示す。ここでは第１図の例の場合よ
りもさらに工程を進めて３層多層配線構造をとってい
る。当然のことながら、さらに配線層数の多い構造にお
いて本発明を実施することも可能である。
の部分拡大断面図を示す。ここでは第１図の例の場合よ
りもさらに工程を進めて３層多層配線構造をとってい
る。当然のことながら、さらに配線層数の多い構造にお
いて本発明を実施することも可能である。
また第３図においては第１配線層３′は多結晶Si膜
３′ａ上にCVD法によってタングステン膜３′ｂを堆積
した材料を用いて作製している。この様に本発明を実施
する際には、すべての配線層にAlもしくはAl合金層と高
融点金属もしくは高融点金属合金層との多層膜を使用す
る必要はないのであって、目的に応じて他の材料を使用
することが可能である。
３′ａ上にCVD法によってタングステン膜３′ｂを堆積
した材料を用いて作製している。この様に本発明を実施
する際には、すべての配線層にAlもしくはAl合金層と高
融点金属もしくは高融点金属合金層との多層膜を使用す
る必要はないのであって、目的に応じて他の材料を使用
することが可能である。
最後に第４図に従来の技術を用いて２層多層配線を作
製した場合の実施例の部分拡大断面図を示す。第１配線
層３″にAl・Si膜を用いており、コンタクト孔埋込み材
料堆積前にArスパッタ処理を行ってはいるのだが、第１
層間コンタクト孔５が微細で高アスペクト比を持ってい
るためAl・Si表面のAl2O2層除去が完全には行えず、層
間コンタクト抵抗が高くなっている。
製した場合の実施例の部分拡大断面図を示す。第１配線
層３″にAl・Si膜を用いており、コンタクト孔埋込み材
料堆積前にArスパッタ処理を行ってはいるのだが、第１
層間コンタクト孔５が微細で高アスペクト比を持ってい
るためAl・Si表面のAl2O2層除去が完全には行えず、層
間コンタクト抵抗が高くなっている。
発明の効果 本発明による多層薄膜配線は以上の様な構成よりなる
ものであり、下地基板の酸化物の影響を受けてAlあるい
はAl合金の初期形成部分の酸化を防ぎ、配線が高抵抗に
なることはなく、さらに配線層を形成する金属薄膜の表
面にはAl合金の場合のAl2O3の様な強固な絶縁膜が形成
されることがないため、Arスパッタなどの処理を行わな
くても層間コンタクト抵抗を低くすることが可能であ
る。また、配線層はその厚さの大部分をAlもしくはAl合
金がしめる多層金属薄膜によって作製するため、配線抵
抗を従来のAl合金配線とほぼ同一の低い値に抑えること
ができる。従って本発明にかかる多層薄膜配線は極めて
産業上価値の高いものである。
ものであり、下地基板の酸化物の影響を受けてAlあるい
はAl合金の初期形成部分の酸化を防ぎ、配線が高抵抗に
なることはなく、さらに配線層を形成する金属薄膜の表
面にはAl合金の場合のAl2O3の様な強固な絶縁膜が形成
されることがないため、Arスパッタなどの処理を行わな
くても層間コンタクト抵抗を低くすることが可能であ
る。また、配線層はその厚さの大部分をAlもしくはAl合
金がしめる多層金属薄膜によって作製するため、配線抵
抗を従来のAl合金配線とほぼ同一の低い値に抑えること
ができる。従って本発明にかかる多層薄膜配線は極めて
産業上価値の高いものである。
第１図は本発明にかかる多層薄膜配線の一実施例の部分
拡大断面図、第２図は同多層薄膜配線を製造する工程の
一部を示す部分拡大断面図、第３図は本発明の多層薄膜
配線の第２の実施例の部分拡大断面図、第４図は従来の
多層薄膜配線の一例の部分拡大断面図である。 １……半導体基板、２……第１層間絶縁膜、3,3′,3″
……第１配線層、３−１……Ti膜、３−2,3″−１……A
l・Si膜、３′−１……多結晶Si膜、３′−２……CVDタ
ングステン膜、４……第２層間絶縁膜、５……第１層間
コンタクト孔、6,10……コンタクト孔埋込み材料、7,
7″−−第２配線層、７−１……Ti膜、７−2,7″−１…
…Al・Si膜、８……第２層間絶縁膜、９……第２層間コ
ンタクト孔、11……第３配線層、11−１……Ti膜、11−
２……Al・Si膜、12……表面保護膜。
拡大断面図、第２図は同多層薄膜配線を製造する工程の
一部を示す部分拡大断面図、第３図は本発明の多層薄膜
配線の第２の実施例の部分拡大断面図、第４図は従来の
多層薄膜配線の一例の部分拡大断面図である。 １……半導体基板、２……第１層間絶縁膜、3,3′,3″
……第１配線層、３−１……Ti膜、３−2,3″−１……A
l・Si膜、３′−１……多結晶Si膜、３′−２……CVDタ
ングステン膜、４……第２層間絶縁膜、５……第１層間
コンタクト孔、6,10……コンタクト孔埋込み材料、7,
7″−−第２配線層、７−１……Ti膜、７−2,7″−１…
…Al・Si膜、８……第２層間絶縁膜、９……第２層間コ
ンタクト孔、11……第３配線層、11−１……Ti膜、11−
２……Al・Si膜、12……表面保護膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢野 航作 門真市大字門真1006番地 松下電器産業 株式会社内 (72)発明者 谷村 彰一 門真市大字門真1006番地 松下電器産業 株式会社内 (56)参考文献 特開 昭63−29548（ＪＰ，Ａ) 特開 昭59−50544（ＪＰ，Ａ) 特開 昭59−202666（ＪＰ，Ａ) 実開 昭61−86943（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】酸化物絶縁層領域を有する半導体基板と、
前記酸化物絶縁層領域上に形成され、第１の層、前記第
１の層上に形成された第２の層及び前記第２の層上に形
成された第３の層からなる第１の金属配線層と、前記第
１の金属配線層上に形成され、所定の位置に前記第３の
層に達するコンタクト孔が形成された層間絶縁膜層と、
前記コンタクト孔に埋め込まれたＷまたはMoからなる金
属層と、前記層間絶縁膜層上に形成された第２の金属配
線層とを有する半導体装置であって、前記第１の層は少
なくとも高融点金属層または高融点金属合金層を有し、
前記第２の層がA1またはA1合金よりなる第４の層及び前
記第４の層上に形成され少なくとも高融点金属層または
高融点金属合金層を有する第５の層をそれぞれ一層以
上、最上層が前記第４の層になる状態で積層した積層層
であり、かつ、前記第３の層がTiSi2またはTiNからなる
ことを特徴とする多層薄膜配線。 - 【請求項２】半導体基板上の所定の位置に酸化物絶縁層
領域を形成する工程と、前記酸化物絶縁層領域が形成さ
れた前記半導体基板上に少なくとも高融点金属層または
高融点金属合金層を有する第１の層を形成する工程と、
AlまたはAl合金よりなる第２の層及び前記第２の層上に
形成され少なくとも高融点金属層または高融点金属合金
層を有する第３の層をそれぞれ一層以上、最上層が前記
第２の層になる状態で前記第１の層上に積層層を形成す
る工程と、前記積層層上にTiSi2またはTiNからなる第４
の層を形成する工程と、前記第４の層上に層間絶縁膜を
形成する工程と、前記層間絶縁膜に前記第４の層に達す
るコンタクト孔を形成する工程と、前記コンタクト孔に
ＷまたはMoからなる金属を埋め込む工程とを有する多層
薄膜配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61187122A JP2511892B2 (ja) | 1986-08-08 | 1986-08-08 | 多層薄膜配線及びその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61187122A JP2511892B2 (ja) | 1986-08-08 | 1986-08-08 | 多層薄膜配線及びその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6343349A JPS6343349A (ja) | 1988-02-24 |
| JP2511892B2 true JP2511892B2 (ja) | 1996-07-03 |
Family
ID=16200496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61187122A Expired - Fee Related JP2511892B2 (ja) | 1986-08-08 | 1986-08-08 | 多層薄膜配線及びその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2511892B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63314851A (ja) * | 1987-06-17 | 1988-12-22 | Nec Corp | 半導体装置 |
| JPS648645A (en) * | 1987-06-30 | 1989-01-12 | Nec Corp | Semiconductor integrated circuit |
| JPH01255250A (ja) * | 1988-04-05 | 1989-10-12 | Fujitsu Ltd | 多層配線形成方法 |
| JPH0235753A (ja) * | 1988-07-26 | 1990-02-06 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2769331B2 (ja) * | 1988-09-12 | 1998-06-25 | 株式会社日立製作所 | 半導体集積回路の製造方法 |
| JPH02181920A (ja) * | 1989-01-09 | 1990-07-16 | Hitachi Ltd | 半導体集積回路装置 |
| JPH02278827A (ja) * | 1989-04-20 | 1990-11-15 | Nec Corp | 半導体集積回路装置の配線構造とその形成方法 |
| JPH039522A (ja) * | 1989-06-07 | 1991-01-17 | Nec Corp | 半導体装置の製造方法 |
| US5051812A (en) * | 1989-07-14 | 1991-09-24 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
| JPH03116932A (ja) * | 1989-09-29 | 1991-05-17 | Sharp Corp | 多層配線の形成方法 |
| JP2830540B2 (ja) * | 1991-10-01 | 1998-12-02 | 日本電気株式会社 | 多層配線の製造方法 |
| JPH05251567A (ja) * | 1992-03-09 | 1993-09-28 | Nec Corp | 半導体装置 |
| US5518805A (en) * | 1994-04-28 | 1996-05-21 | Xerox Corporation | Hillock-free multilayer metal lines for high performance thin film structures |
| JP2809193B2 (ja) * | 1996-05-02 | 1998-10-08 | 日本電気株式会社 | 半導体装置 |
| JPH104092A (ja) * | 1996-06-14 | 1998-01-06 | Nec Corp | 半導体装置の製造方法 |
| US9024327B2 (en) | 2007-12-14 | 2015-05-05 | Cree, Inc. | Metallization structure for high power microelectronic devices |
| JP5638750B2 (ja) | 2008-12-11 | 2014-12-10 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | 高電力マイクロ電子デバイスのための金属化構造 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5950544A (ja) * | 1982-09-17 | 1984-03-23 | Hitachi Ltd | 多層配線の形成方法 |
| JPS59202666A (ja) * | 1983-05-04 | 1984-11-16 | Hitachi Ltd | アルミニウム合金配線 |
| JPS6186943U (ja) * | 1984-11-13 | 1986-06-07 |
-
1986
- 1986-08-08 JP JP61187122A patent/JP2511892B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6343349A (ja) | 1988-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2511892B2 (ja) | 多層薄膜配線及びその形成方法 | |
| JP3708732B2 (ja) | 半導体装置の製造方法 | |
| KR100396236B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
| JPH07307385A (ja) | 半導体素子の多層金属配線の形成方法 | |
| KR100269042B1 (ko) | 배선층의형성방법 | |
| KR20000012027A (ko) | 반도체장치의제조방법 | |
| JPH0212859A (ja) | 多層配線の形成方法 | |
| JP2001053151A (ja) | 半導体集積回路装置およびその製造方法 | |
| US6147409A (en) | Modified multilayered metal line structure for use with tungsten-filled vias in integrated circuit structures | |
| JPH03274732A (ja) | 半導体集積回路装置 | |
| JPH10294314A (ja) | 半導体装置およびその製造方法 | |
| JP3137719B2 (ja) | 半導体装置の製造方法 | |
| JPH04242960A (ja) | 集積回路用配線 | |
| JPH01255249A (ja) | 半導体集積回路装置 | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JPH0695516B2 (ja) | 半導体装置 | |
| JPH0567686A (ja) | 半導体装置配線 | |
| JPH05114599A (ja) | 半導体装置及びその製造方法 | |
| JPH06267888A (ja) | 半導体装置の製造方法 | |
| JP3640077B2 (ja) | 多層配線の形成方法 | |
| JPH11330073A (ja) | 半導体装置及びその製造方法 | |
| JPH0888227A (ja) | 配線及びその形成方法 | |
| JP3154433B2 (ja) | 多層金属配線構体及びその形成法 | |
| JP2890948B2 (ja) | 半導体装置の製造方法 | |
| JPH08222629A (ja) | 配線構造及び配線構造の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |