JPH02278827A - 半導体集積回路装置の配線構造とその形成方法 - Google Patents

半導体集積回路装置の配線構造とその形成方法

Info

Publication number
JPH02278827A
JPH02278827A JP10212889A JP10212889A JPH02278827A JP H02278827 A JPH02278827 A JP H02278827A JP 10212889 A JP10212889 A JP 10212889A JP 10212889 A JP10212889 A JP 10212889A JP H02278827 A JPH02278827 A JP H02278827A
Authority
JP
Japan
Prior art keywords
conductive film
film
interlayer insulating
insulating film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10212889A
Other languages
English (en)
Inventor
Iku Mikagi
三ケ木 郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10212889A priority Critical patent/JPH02278827A/ja
Publication of JPH02278827A publication Critical patent/JPH02278827A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の配線構造およびその形成方法
に関し、特に耐熱性の向上、コンタクト抵抗あるいはス
ルーホール抵抗の低減、コンタクトホール部あるいはス
ルーホール部でのエレクトロマイグレーション、ストレ
スマイグレーションの防止・抑制を目的として拡散層上
の層間絶縁膜に開口されたコンタクトホール中あるいは
金属配線層上の層間絶縁膜に開口されたスルーホール中
のみに選択的に形成された第1導電膜と、この第1導電
膜および層間絶縁膜上に設けられた、本配線構造全体の
エレクトロマイグレーションおよびストレスマイグレー
シ厘ンの防止・抑制、下地絶縁膜との密着性向上あるい
は配線構造全体の耐熱性向上を目的とした第2導電膜、
およびこの第2導電膜上に設けられた、配線抵抗の低減
を目的とした第3導電膜、および第2導電膜および第3
導電膜の周囲のみに形成された、上層の層間絶縁膜との
密着性向上や本配線構造全体の耐熱性向上、耐食性向上
、耐エレクトロマイグレーシ履ン性向上および耐ストレ
スマイグレーション性向上を目的とした第4導電膜より
構成される配線構造およびその形成方法に関する。
〔従来の技術〕
従来の半導体集積回路装置の配線構造は、第3図(a)
に示す通り、半導体基板301上にイオン注入法、熱拡
散法等の既知の手法を用いて拡散層302を形成し、続
いて例えばCVD法、スパッタ蒸着法、等の手法を用い
て酸化ケイ素、窒化ケイ素等の第1層間絶縁膜303を
5千オングストロームから1マイクロメートルの厚みで
形成し、リソグラフィー ドライエツチング等の既知の
技術を用いてコンタクトホールな形成し、続いてタング
ステンあるいはモリブデンと言ったエレクト四マイグレ
ーションーストレスマイグレーション耐性の高い元素よ
り構成さhる第1導電膜305を六フッ化タングステン
、六塩化タングステンあるいは六塩化モリブデン等のガ
スを水素、シラン等のガスを用いて還元するCVD法に
より成膜温度200〜400℃、六フッ化タングステン
、六塩化タングステンあるいは六塩化モリブデン10C
C%水素あるいはシラン1occ、圧力0.01〜IT
orrの条件で、選択的あるいは非選択的に拡散層30
2上に5千オングストロームから1マイクロメートルの
厚みで形成する。
選択CVD法の場合、拡散層302上のみに第1導電膜
305が形成されるが、非選択CVDの場合、第1層間
絶縁膜303上にも第1導電膜305が形成されるため
、成膜後にコンタクトホール中のみに第1導電膜305
が残るように第1導電膜305を四塩化炭素、四弗化炭
素、六弗化硫黄等のガスを用いたドライエツチング法に
よりエッチバックして選択CVD法の場合と同様の構造
を得るものとする。
この第1導電膜305は、拡散層302との接続抵抗の
低減および接合部分の耐熱性、耐エレクトロマイグレー
シ謹ン性、耐ストレスマイグレーション性の向上を目的
として形成する。
続いて第3図(b)に示すごとく、第1導電膜305お
よび第1層間絶縁膜303上に例えばアルミニウムある
いはアルミニウムにシリコンや銅を最大でも5%添加し
たアルミニウム合金より構成さhる低い電気抵抗を有す
る第3導電膜307をスパッタ法により5千オングスト
ロームから1マイクロメートルの厚みで形成する。
その後、リソグラフィー ドライエツチング等の既知の
技術を用いて不要部分を除去して第3図(C)の通り配
線パターン化し、拡散層302上に第1導電膜305、
第3導電膜307より構成される半導体集積回路装置の
配線構造としていた。
あるいは第4図(a)に示す通り、第1層間絶縁膜40
3上にスパッタ、フォトリソグラフィードライエツチン
グ等の既知の手法を用いて例えばアルミニウム、アルミ
ニウムにシリコンや銅を最大でも5%添加したアルミニ
ウム合金あるいはタングステン等より構成さhる低い電
気抵抗を有する第5導電膜411を5千オングストロー
ムから1マイクロメートルの厚みで形成し、続いてスパ
ッタ法、CVD法、スピンコード法等の既知の手法を用
いてケイ素酸化物、ケイ素窒化物、ポリイミド等の第2
層間絶縁膜409を5千オングストロームから1マイク
ロメートルの厚みで形成し、既知の手法を用いてスルー
ホール410を開口する。
続いて第4図(b)の通りタングステンあるいはモリフ
テント言ったエレクトロマイグレーション・ストレスマ
イグレーション耐性の高い元素より構成される第1導電
膜405を六フッ化タングステン、六塩化タングステン
あるいは六塩化モリブデン等のガスを水素、シラン等の
ガスを用いて還元するCVD法により成膜温度200〜
400℃、六フッ化タングステン、六塩化タングステン
あるいは六塩化モリブデン10cc、水素あるいはシラ
710cc、圧力0.01〜l Torrの条件で、選
択的あるいは非選択的に第5導電膜411上に5千オン
ダスト四−ムから1マイクロメートルの厚みで形成する
選択CVD法の場合、第5導電膜411上のみに第1導
電膜405が形成されるが、非選択CvDの場合、第2
層間絶縁膜409上にも第1導電膜405が形成される
ため、成膜後にスルーホール中のみに第1導電膜405
が残るように第1導電膜405を四塩化炭素、四弗化炭
素、六弗化硫黄等のガスを用いた反応性イオンエツチン
グ法によりエッチバックして選択CVD法の場合と同様
の構造を得るものとする。
この第1導電膜405は、スルーホール抵抗の低減、耐
熱性の向上、およびスルーホール部でのエレクトロマイ
グレーションやストレスマイグレーションの防止・抑制
を目的としている。
続いて第4図(c)に示すごとく、第1導電膜405お
よび第2層間絶縁膜409上に例えばアルミニウムある
いはアルミニウムにシリコンや銅を最大でも5%添加し
たアルミニウム合金より構成される低い電気抵抗を有す
る第3導電膜407をスパッタ法により5千オングスト
ロームから1マイクロメートルの厚みで形成し、リソグ
ラフィー ドライエツチング等の既知の技術を用いて不
要部分を除去して配線パターン化し、スルーホール上に
第1導電膜405、第3導電膜407より構成される半
導体集積回路装置の配線構造としていた。
〔発明が解決しようとする課題〕
上述した従来の半導体集積回路装置の配線構造は、以下
に示す欠点がある。
(1)配線形成の後工程における熱処理により第1導電
膜305,405と第3導電膜307゜407が反応し
て配線抵抗が増加するため、半導体集積回路装置として
の特性が低下する、あるいは脆弱な金属間化合物を形成
して機械的強度が低下するため、長期信頼性が低下する
(2)第1導電膜305,405の存在により、コンタ
クトホール部あるいはスルーホール部でのエレクトロマ
イグレーション・ストレスマイグレーションの防止・抑
制は出来るが、第3導電膜307,407自体のエレク
トロマイグレーションやストレスマイグレーションの防
止・抑制に対しては効果は得られず、配線幅の減少に伴
い、配線部分でのエレクトロマイグレーション・ストレ
スマイグレーションが起こり易くすり、長期信頼性が低
下する。
(3)第3導電膜307,407を構成する元素の耐食
性が低い場合、不良の発生原因となりやすいアフターコ
ロ−ジョンが発生しやすくなり、長期信頼性が低下する
(4)第3導電膜307,407には、その上層に使用
される層間絶縁膜との密着性が良好な材料しか使用でき
ないために使用できる配線材料の選択範囲が制限され、
希望する電気特性を得にくくなる。
〔課題を解決するための手段〕
本発明の半導体集積回路装置の配線構造は拡散層上に設
けられた眉間絶縁膜に開口されたコンタクトホール中、
あるいは金属配線層上に層間絶縁膜に開口されたスルー
ホール中に選択的に形成された第1導電膜と、第1導電
膜および層間絶縁膜上に形成された第2導電膜と、第2
導電膜上に設けられた第3導電膜、および第2導電膜お
よび第3導電膜の周囲に形成された第4導電膜より構成
さhる配線構造を有する。
この半導体集積回路装置の配線構造の形成方法は、拡散
層上に層間絶縁膜を形成し、続いてコンタクトホールを
開口する工程、あるいは金属配線上に層間絶縁膜を形成
し、スルーホールを開口する工程と、コンタクトホール
あるいはスルーホール中に第1導電膜を選択的に形成す
る工程と、さらに前記第1導電膜および層間絶縁膜上に
第2導電膜を形成する工程と、続いて第2導電膜上に第
3導電膜を形成する工程と、配線必要部分を残し不要部
分を除去する工程と、第2導電膜および第3導電膜の周
囲に選択的に第4導電膜を形成する工程を有する配線を
形成する工程を有する。
上述した従来の半導体集積回路装置の配線構造および形
成方法に対し、本発明の半導体集積回路装置の配線構造
は、第1導電膜と第3導電膜の間に第1導電膜と第3導
電膜の反応を防止・抑制して耐熱性を向上させ、さらに
第3導電膜において発生しやすいエレクトロマイグレー
ション・ストレスマイグレーションに対する耐性を向上
させる効果を持つ第2導電膜が存在し、さらに第2導電
膜および第3導電膜の周囲に上層に形成する層間絶縁膜
との密着性向上、配線層全体の耐食性の向上および耐エ
レクトロマイグレーション性、耐ストレスマイグレーシ
ョン性の向上を目的とした第4導電膜が存在する配線構
造を有している。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例の縦断面図である。
第1図(a)に示す通り、半導体基板101上にイオン
注入法、熱拡散法等の既知の手法を用いて拡散層102
を形成し、続いて例えばCVD法、スパッタ蒸着法等の
手法を用いて酸化ケイ素、窒化ケイ素等より構成される
第1層間絶縁膜103を5千オングストロームから1マ
イクロメートルの厚みで形成し、リソグラフィー ドラ
イエツチング等の既知の技術を用いてコンタクトホール
104を形成する。この際、拡散層102は半導体基板
101がn型の場合はp型、半導体基板101がp型の
場合はその逆のn型となる。
続いて第1図(b)の通り、タングステンあるいはモリ
ブデンと言ったエレクトロマイグレーション・ストレス
マイグレーション耐性の高い元素より構成される第1導
電膜105を六フッ化タングステン、六塩化タングステ
ンあるいは六塩化モリブデン等のガスを水素、シラン等
のガスを用いて還元するCVD法により成膜温度200
〜400℃、六フッ化タングステン、六塩化タングステ
ンあるいは六塩化モリブデン10CC%水素あるいはシ
ラン10CC%圧力0.01〜I Torrの条件で、
選択的あるいは非選択的に拡散層102上に5千オング
ストロームから1マイクロメートルの厚み、すなわちコ
ンタクトホールの深さとほぼ同等の厚みで形成し、段差
を出来るだけ少なくする。
選択CVD法の場合、拡散層102上のみに第1導電膜
105が形成されるが、非選択CVD法の場合、第1層
間絶縁膜103上にも第1導電膜105が形成されるた
め、成膜後にコンタクトホール中のみに第1導電膜10
5が残るように第1導電膜105を四塩化炭素、四弗化
炭素、6弗化硫黄等のガスを用いたドライエツチング法
によりエッチバックして選択CVD法の場合と同様の構
造を得る。
この第1導電膜105は、拡散層102との接続抵抗の
低減および接合部分の耐熱性の向上を目的として形成す
る。
続いて第1図(c)に示す通り、第1導電膜105およ
び第1層間絶縁膜103上に、例えばタングステン、モ
リブデン、チタンおよびこれらの元素を主成分とした合
金、あるいはこれらのケイ化物、チッ化物、ホウ化物で
ある第2導電膜106をスパッタ法、反応性スパッタ法
あるいはCVD法等の手法により5百から2千オングス
トロームの厚みで形成する。続いてアルミニウムあるい
はアルミニウムにシリコンや銅を最大でも5%添加した
アルミニウム合金より構成される低い電気抵抗を有する
第3導電膜107をスパッタ法により5千オングストロ
ームから1マイクロメートルの厚ミで第2導電膜106
上に形成する。
さらに第1図(d)のごとく、リソグラフィー技術、ド
ライエツチング技術等の既知の手法を用いて第2導電膜
106および第3導電膜107の不要部分を除去して配
線パターンとし、さらに第2導電膜106および第3導
電膜107の周囲のみに六フッ化タングステン、六塩化
タングステンあるいは六塩化モリブデン等のガスを水素
、シラン等のガスを用いて還元するCVD法により成膜
温度200〜400℃、六フッ化タングステン、六塩化
タングステンあるいは六塩化モリブデン10cc、水素
あるいはシラン1Occ%圧力0.01〜ITorrの
条件で、タングステンあるいはモリブデンより構成され
る第4導電膜108を5百から2千オングストロームの
厚みで形成とする事により、拡散層102上に第1導電
膜105、第2導電膜106、第3導電膜107、第4
導電膜108より構成される配線構造を形成する。
この際、第2導電膜106は第1導電膜105と第3導
電膜107の反応や第3導電膜107で発生しゃすいエ
レクトロマイグレーション・ストレスマイグレーション
を防止・抑制する効果を持ち、第3導電膜107は配線
抵抗の低減、第4導電膜108は上層に形成する層間絶
縁膜との密着性改善、配線層全体の耐食性向上、耐エレ
クトロマイグレーション・ストレスマイグレーション性
向上をせしめる効果を有する。本発明の半導体集積回路
装置の配線構造および形成方法は、モス、バイポーラ等
の半導体装置の種類にかかわらず適応可能である。
続いて本発明の他の実施例を図面を参照して説明する。
第2図(a)は本発明の他の実施例の縦断面図である。
半導体基板201上に例えt−zcvD法、スパッタ蒸
着法等の既知の手法を用いて酸化ケイ素、窒化ケイ素、
等より構成される第1層間絶縁膜203を5千オングス
トロームから1マイクロメートルの厚みで形成し、続い
てアルミニウムあるいはアルミニウムにシリコンや銅を
最大でも5%添加したアルミニウム合金より構成される
低い電気抵抗を有する第5導電膜211をスパッタ法に
より5千オングストロームから1マイクロメートルの厚
みで第1層間絶縁膜2Q3上に形成し、リソグラフィー
技術、ドライエツチング技術等の既知の手法を用いて第
5導電膜211の不要部分を除去して配線パターン化し
、さらにその上層に例えばCVD法、スパッタ法、スピ
ンコード法等の手法を用いて酸化ケイ素、窒化ケイ素、
ポリイミド等より構成される第2層間絶縁膜209を5
千オングストロームから1マイクロメートルの厚みで形
成し、リソグラフィー ドライエツチング等の既知の技
術を用いスルーホール210を開口する。
さらに第2図(b)の通り、実施例1と同様の材料およ
び手法を用いて第1導電膜205および第2導電膜20
6を形成し、続いて第2導電膜206上に例えば電気抵
抗が低く、かつ化学的安定性の高い元素である金や、そ
れより低い電気抵抗を有する銅等より構成される保護導
電膜212をスパッタ法、蒸着法等の手法を用いて5百
から2千オングストロームの厚みで形成する。
さらに第2図(c)に示す通り、保護導電膜212上に
既知の手法であるリソグラフィー技術を用いて配線形成
用マスク膜213を5千オングストロームから2マイク
ロメーターの厚みで形成する。続いて硫酸金ナトリウム
、硫酸、次亜リン酸ナトリウム等より構成される電解金
メツキ液あるいは硫酸銅を主成分とした電解銅メツキ液
を使用した第2導電膜206および保護導電膜212を
メツキ電流供給層とした電解メツキ法を用いて、メツキ
温度30〜80℃、電流密度2 mA/cnf〜10m
 A / cnlの条件で保護導電膜212露出部のみ
に選択的に保護導電膜212と同一の元素である金ある
いは銅より構成される第3導電膜207を5千オングス
トロームから2マイクロメーターの厚みで形成する。こ
の際、保護導電膜212は、メツキ液と第2導電膜20
6が直接接触して腐食するのを防止する事を目的として
いる。
さらに第2図(d)に示す通り、有機溶剤を使用した湿
式法あるいは酸素プラズマを用いた乾式法等の手法によ
り配線形成用マスク膜を除去した後、第3導電!!20
7をエツチングマスクとして、露出している保護導電膜
212および第2導電膜206をアルゴンガスやネオン
ガスを用いたイオンミリング法、四塩化炭素ガス、六弗
化硫黄ガスあるいは四弗化炭素ガスを用いた反応性イオ
ンエツチング法、硫酸、硝酸、塩酸、フッ酸等を使用し
たウニ、トエッチング法等の手法により除去して配線パ
ターン化することにより、第1層目の配線である第5導
電膜211上に第1導電膜205、第2導電膜206、
第3導電膜207を有する配線構造を形成する。この際
、第2導電膜206と第3導電膜207の間には保護導
電膜212が存在するが、第3導電膜207と同一元素
より構成されるため、配線構造に相違は生じない。
さらに第2図(e)に示す通り、六塩化タングステン、
六塩化タングステンあるいは六塩化モリブデン等のガス
を水素、シラン等のガスを用いて還元する一実施例と同
様の条件で行うCVD法、あるいは硫酸ニッケル、硫酸
銅あるいは硫酸コバルト等を主成分とした溶液で温度4
0〜60℃の条件で行う無電解メツキ法によりタングス
テン、モリブデン、ニッケル、銅、コバルト等より構成
される第4導電膜208を5百から2千オングストロー
ムの厚みで第2導電膜206および第3導電膜207の
周囲のみに選択的に形成して、第5導電膜211上に第
1導電膜205、第2導電膜206、第3導電膜207
、第4導電膜208より構成される配線構造を形成する
。この際、第2導電膜206は、第1導電膜205と第
3導電膜207の反応や第3導電膜207で発生しやす
いエレクトロマイグレーション・ストレスマイクレージ
9ンを防止・抑制する効果を持ち、第4導電膜208は
上層に形成する眉間絶縁膜との密着性改善、配線層全体
の耐食性向、上、耐エレクトロマイグレーシ目ン・スト
レスマイグレーション性向上のせしめる効果を有する。
なお、第5導電膜211の配線構造が本実施例の場合と
必ずしも同一である必要はなく、異なる場合においても
適応可能である。また本実施例の半導体集積回路装置の
配線構造および形成方法は、一実施例と同様にモス、バ
イポーラ等の半導体集積回路装置の種類にかかわらず適
応可能であることは言うまでもない。
〔発明の効果〕
以上説明したように本発明の半導体集積回路装置の配線
構造および形成方法は、第1導電膜と第3導電膜の間に
第1導電膜と第3導電膜の反応を防止・抑制して耐熱性
を向上させ、さらに第3導電膜において発生しやすいエ
レクトロマイグレーション・ストレスマイグレーション
に対スル耐性を向上させるM2導電膜が存在し、さらに
第2導電膜および第3導電膜の周囲に上層に形成される
層間絶縁膜との密着性、配線層全体の耐食性、耐エレク
ト四マイグレーション性、耐ストレスマイグレーション
性を改善・向上せしめる第4導電膜が存在する配線構造
が得られるため、高い長期信頼性を有する安定した特性
の半導体集積回路が得られる効果がある。
3導電膜、108,208・・・・・・第4導電膜、2
09゜409・・・・・・第2層間絶縁膜、210,4
10・旧・・スルーホール、211,411・・・・・
・第5導電膜、212・・・・・・保護導電膜、213
・旧・・配線形成用マスク膜。
代理人 弁理士  内 原   晋
【図面の簡単な説明】
第1図(a)〜(d)は本発明の一実施例の縦断面図、
第2図(a)〜(e)は本発明の他の実施例の縦断面図
、第3図(a)〜(c)、第4図(a)〜(c)は従来
の半導体集積回路装置の配線構造および形成方法の縦断
面図である。 101.201,301,401・・・・・・半導体基
板、102,302・・・・・・拡散層、103,20
3゜303.403・・・・・・第1層間絶縁膜、10
4・・・・・・コンタクトホール、105,205,3
05゜405・・・・・・第1導電膜、106,206
・・・・・・第2導電膜、107,207,307,4
07・・・・・・第第づ図(a) 端3図(b) 端3図(c)

Claims (2)

    【特許請求の範囲】
  1. (1)拡散層上に設けられた層間絶縁膜に開口されたコ
    ンタクトホール中、あるいは金属配線層上の層間絶縁膜
    に開口されたスルーホール中に選択的に形成された第1
    導電膜と、前記第1導電膜および層間絶縁膜上に形成さ
    れた第2導電膜と、前記第2導電膜上に設けられた第3
    導電膜、および前記第2導電膜および第3導電膜の周囲
    のみに形成された第4導電膜より構成される配線構造を
    有する事を特徴とする半導体集積回路装置
  2. (2)拡散層上に層間絶縁膜を形成し、続いてコンタク
    トホールを開口する工程あるいは金属配線層上に層間絶
    縁膜を形成し、スルーホールを開口する工程と、前記コ
    ンタクトホールあるいは前記スルーホール中に第1導電
    膜を選択的に形成する工程と、さらに前記第1導電膜お
    よび層間絶縁膜上、あるいは前記第1導電膜および層間
    絶縁膜上に第2導電膜を形成する工程と、続いて第2導
    電膜上に第3導電膜を形成する工程と、前記第2導電膜
    と前記第3の導電膜の配線に必要部分のみを残し不要部
    分を除去する工程と、その後前記第2導電膜および前記
    第3導電膜の周囲に選択的に第4導電膜を形成する工程
    を有することを特徴とする配線構造形成方法
JP10212889A 1989-04-20 1989-04-20 半導体集積回路装置の配線構造とその形成方法 Pending JPH02278827A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10212889A JPH02278827A (ja) 1989-04-20 1989-04-20 半導体集積回路装置の配線構造とその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10212889A JPH02278827A (ja) 1989-04-20 1989-04-20 半導体集積回路装置の配線構造とその形成方法

Publications (1)

Publication Number Publication Date
JPH02278827A true JPH02278827A (ja) 1990-11-15

Family

ID=14319144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10212889A Pending JPH02278827A (ja) 1989-04-20 1989-04-20 半導体集積回路装置の配線構造とその形成方法

Country Status (1)

Country Link
JP (1) JPH02278827A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274932B1 (en) * 1994-08-30 2001-08-14 Nec Corporation Semiconductor device having metal interconnection comprising metal silicide and four conductive layers
JP2015193908A (ja) * 2014-03-25 2015-11-05 東京エレクトロン株式会社 タングステン膜の成膜方法および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291948A (ja) * 1986-06-12 1987-12-18 Matsushita Electric Ind Co Ltd 金属薄膜配線およびその製造方法
JPS6343349A (ja) * 1986-08-08 1988-02-24 Matsushita Electric Ind Co Ltd 多層薄膜配線及びその形成方法
JPS63224341A (ja) * 1987-03-13 1988-09-19 Nec Corp 半導体装置の配線構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291948A (ja) * 1986-06-12 1987-12-18 Matsushita Electric Ind Co Ltd 金属薄膜配線およびその製造方法
JPS6343349A (ja) * 1986-08-08 1988-02-24 Matsushita Electric Ind Co Ltd 多層薄膜配線及びその形成方法
JPS63224341A (ja) * 1987-03-13 1988-09-19 Nec Corp 半導体装置の配線構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274932B1 (en) * 1994-08-30 2001-08-14 Nec Corporation Semiconductor device having metal interconnection comprising metal silicide and four conductive layers
JP2015193908A (ja) * 2014-03-25 2015-11-05 東京エレクトロン株式会社 タングステン膜の成膜方法および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6958547B2 (en) Interconnect structures containing conductive electrolessly deposited etch stop layers, liner layers, and via plugs
JP3404057B2 (ja) 電子デバイスの製造方法
TW293928B (ja)
JP2701730B2 (ja) 半導体装置およびその製造方法
US20050230263A1 (en) Methods for forming interconnect structures by co-plating of noble metals and structures formed thereby
JPH07283219A (ja) 半導体装置および半導体装置の製造方法および半導体装 置の製造装置
JPH05206135A (ja) 半導体装置の製造方法
KR0185230B1 (ko) 금속배선 및 반도체장치
JP2000156406A (ja) 半導体装置およびその製造方法
JP2536377B2 (ja) 半導体装置およびその製造方法
JP2002053971A (ja) めっき方法及びめっき構造、並びに半導体装置の製造方法及び半導体装置
JPH02278827A (ja) 半導体集積回路装置の配線構造とその形成方法
JP2737762B2 (ja) 半導体装置の製造方法
JP2003218201A (ja) 半導体装置およびその製造方法
JP3339901B2 (ja) 多層配線構造の半導体装置及びその製造方法
JPH0629292A (ja) 半導体装置及びその製造方法
JP3956118B2 (ja) 半導体装置の製造方法及びその半導体装置
KR100451767B1 (ko) 반도체 소자의 금속 배선 형성방법
JP2007027177A (ja) 半導体装置の製造方法
KR100720402B1 (ko) 듀얼 다마센 공정을 이용한 금속 배선 형성 방법
JPH03255623A (ja) 半導体集積回路
GB2307341A (en) Method of forming a tungsten plug of a semiconductor device.
JP2001274245A (ja) 半導体装置及びその製造方法
KR100509912B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH04324636A (ja) 半導体装置およびその製造方法