JP2002053971A - めっき方法及びめっき構造、並びに半導体装置の製造方法及び半導体装置 - Google Patents
めっき方法及びめっき構造、並びに半導体装置の製造方法及び半導体装置Info
- Publication number
- JP2002053971A JP2002053971A JP2000235481A JP2000235481A JP2002053971A JP 2002053971 A JP2002053971 A JP 2002053971A JP 2000235481 A JP2000235481 A JP 2000235481A JP 2000235481 A JP2000235481 A JP 2000235481A JP 2002053971 A JP2002053971 A JP 2002053971A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- seed layer
- plating
- layer
- electroless plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemically Coating (AREA)
- Electroplating Methods And Accessories (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の基板上に形成された配線溝や接
続孔に対して、被着性及び被着強度が優れ、良好な埋め
込みができるめっき方法及びめっき構造、並びに半導体
装置の製造方法及び半導体装置を提供すること。 【解決手段】 無電解めっき液中で銅の電解めっきによ
りバリア層２４上に第１のシード層２５を形成し、続い
て無電解めっき液に基板１０を浸したまま連続的に銅の
無電解めっきを行うことにより、第１のシード層２５が
触媒層として機能してこの上に第２のシード層２６が形
成され、更に無電解めっき又は電解めっきにより凹部２
３に銅を埋め込む。その結果、無電解めっきの触媒化処
理の必要がなく、金属同士の結合で被着性及び被着強度
の高いめっき層が形成され、高アスペクト比に対しても
良好なステップカバレッジが得られ、ボイドの発生を抑
制することができる。
続孔に対して、被着性及び被着強度が優れ、良好な埋め
込みができるめっき方法及びめっき構造、並びに半導体
装置の製造方法及び半導体装置を提供すること。 【解決手段】 無電解めっき液中で銅の電解めっきによ
りバリア層２４上に第１のシード層２５を形成し、続い
て無電解めっき液に基板１０を浸したまま連続的に銅の
無電解めっきを行うことにより、第１のシード層２５が
触媒層として機能してこの上に第２のシード層２６が形
成され、更に無電解めっき又は電解めっきにより凹部２
３に銅を埋め込む。その結果、無電解めっきの触媒化処
理の必要がなく、金属同士の結合で被着性及び被着強度
の高いめっき層が形成され、高アスペクト比に対しても
良好なステップカバレッジが得られ、ボイドの発生を抑
制することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、めっき方法及びめ
っき構造、並びに半導体装置の製造方法及び半導体装置
に関し、特に、半導体装置における接続孔や配線溝への
銅の埋め込みに好適なめっき方法及びめっき構造、並び
に半導体装置の製造方法及び半導体装置に関するもので
ある。
っき構造、並びに半導体装置の製造方法及び半導体装置
に関し、特に、半導体装置における接続孔や配線溝への
銅の埋め込みに好適なめっき方法及びめっき構造、並び
に半導体装置の製造方法及び半導体装置に関するもので
ある。
【０００２】
【従来の技術】ＬＳＩ（大規模集積回路）の配線材料に
は、従来からアルミニウム合金が用いられている。そし
て、ＬＳＩの微細化、高速化の要求が高まるにつれて、
アルミニウム合金配線では十分な性能（高信頼性化、低
抵抗化）の確保が難しくなってきている。この対策とし
て、アルミニウム合金よりエレクトロマイグレーション
耐性に優れ、かつ低抵抗である銅配線技術が注目され、
実用化に向けて検討がなされている。
は、従来からアルミニウム合金が用いられている。そし
て、ＬＳＩの微細化、高速化の要求が高まるにつれて、
アルミニウム合金配線では十分な性能（高信頼性化、低
抵抗化）の確保が難しくなってきている。この対策とし
て、アルミニウム合金よりエレクトロマイグレーション
耐性に優れ、かつ低抵抗である銅配線技術が注目され、
実用化に向けて検討がなされている。
【０００３】銅配線の形成では、一般に銅のドライエッ
チングが容易ではないため、溝配線による方法が有望視
されている。溝配線は、例えば、酸化シリコンからなる
層間絶縁膜に予め所定の配線溝を形成し、その配線溝に
配線材料を埋め込んだ後、余剰の配線材料を例えば化学
的機械研磨を用いて除去することによって、溝内に形成
される。
チングが容易ではないため、溝配線による方法が有望視
されている。溝配線は、例えば、酸化シリコンからなる
層間絶縁膜に予め所定の配線溝を形成し、その配線溝に
配線材料を埋め込んだ後、余剰の配線材料を例えば化学
的機械研磨を用いて除去することによって、溝内に形成
される。
【０００４】溝配線の製造方法では、電解めっき法、化
学的気相成長法、スパッタリングとリフロー法、高圧リ
フロー法等が検討されているが、微細な孔や溝への埋め
込み能力が高い銅の電解めっき法が特に重要視されてい
る。
学的気相成長法、スパッタリングとリフロー法、高圧リ
フロー法等が検討されているが、微細な孔や溝への埋め
込み能力が高い銅の電解めっき法が特に重要視されてい
る。
【０００５】電解めっき法により銅を配線溝及び接続孔
に埋め込むプロセスの一例を以下に説明する。
に埋め込むプロセスの一例を以下に説明する。
【０００６】即ち、下層配線を覆う状態に酸化シリコン
系の材料で層間絶縁膜を形成し、その層間絶縁膜に配線
溝とその配線溝底部に接続孔とを形成した後、スパッタ
リングによって、配線溝及び接続孔の内面にバリア層と
して、例えば窒化タンタル膜を３０ｎｍの厚さに形成す
る。このとき、層間絶縁膜上にもバリア層が形成され
る。この窒化タンタルからなるバリア層は、酸化シリコ
ン等で形成されている層間絶縁膜中に銅が拡散するのを
防ぐ機能を有する。
系の材料で層間絶縁膜を形成し、その層間絶縁膜に配線
溝とその配線溝底部に接続孔とを形成した後、スパッタ
リングによって、配線溝及び接続孔の内面にバリア層と
して、例えば窒化タンタル膜を３０ｎｍの厚さに形成す
る。このとき、層間絶縁膜上にもバリア層が形成され
る。この窒化タンタルからなるバリア層は、酸化シリコ
ン等で形成されている層間絶縁膜中に銅が拡散するのを
防ぐ機能を有する。
【０００７】次いで、スパッタリングによってバリア層
上に銅を１５０ｎｍの厚さに成膜して銅シード層を形成
する。この銅シード層は、その後の電解めっき工程にお
いて銅を成長させるためのシード層として機能する。
上に銅を１５０ｎｍの厚さに成膜して銅シード層を形成
する。この銅シード層は、その後の電解めっき工程にお
いて銅を成長させるためのシード層として機能する。
【０００８】次いで、銅の電解めっきによって、配線溝
及び接続孔の内部を銅で埋め込む。その後、層間絶縁膜
上の余分な銅及びバリア層を除去する。その結果、配線
溝及び接続孔の内部にバリア層を介して配線及びプラグ
が形成される。
及び接続孔の内部を銅で埋め込む。その後、層間絶縁膜
上の余分な銅及びバリア層を除去する。その結果、配線
溝及び接続孔の内部にバリア層を介して配線及びプラグ
が形成される。
【０００９】上記の製造方法では、酸化シリコン膜中へ
の銅の拡散を抑えるため、また良好な銅の埋め込みを実
現するために、配線溝や接続孔の内面にバリア層と銅シ
ード層とをステップカバレッジ良く形成することが重要
となっている。
の銅の拡散を抑えるため、また良好な銅の埋め込みを実
現するために、配線溝や接続孔の内面にバリア層と銅シ
ード層とをステップカバレッジ良く形成することが重要
となっている。
【００１０】
【発明が解決しようとする課題】しかしながら、配線の
微細化が進み、また、配線溝と接続孔とを同時に埋め込
むプロセスにおいては、配線溝や接続孔のアスペクト比
が高くなり、スパッタリングではバリア層とシード層と
を十分なステップカバレッジを得て形成することが困難
である。
微細化が進み、また、配線溝と接続孔とを同時に埋め込
むプロセスにおいては、配線溝や接続孔のアスペクト比
が高くなり、スパッタリングではバリア層とシード層と
を十分なステップカバレッジを得て形成することが困難
である。
【００１１】例えば図７（ａ）に示すように、絶縁膜１
１１に形成された配線溝１１２及びその溝の底部に形成
された接続孔１１３からなる凹部１１４の内面に、バリ
ア層１２１を介して銅シード層１２２が十分なステップ
カバレッジを得て形成されていない場合、即ち、図示の
如く、接続孔１１３の底部近傍における銅シード層１２
２のステップカバレッジが不十分であれば、図７（ｂ）
に示すように、電解めっき法によって凹部１１４の内部
に銅１２３を埋め込むと、銅シード層１２２のステップ
カバレッジが不十分な部分で、銅が成長せずにその部分
にボイド１２４を発生し易い。
１１に形成された配線溝１１２及びその溝の底部に形成
された接続孔１１３からなる凹部１１４の内面に、バリ
ア層１２１を介して銅シード層１２２が十分なステップ
カバレッジを得て形成されていない場合、即ち、図示の
如く、接続孔１１３の底部近傍における銅シード層１２
２のステップカバレッジが不十分であれば、図７（ｂ）
に示すように、電解めっき法によって凹部１１４の内部
に銅１２３を埋め込むと、銅シード層１２２のステップ
カバレッジが不十分な部分で、銅が成長せずにその部分
にボイド１２４を発生し易い。
【００１２】このようにボイド１２４が生じている状態
で、配線溝１１２に形成されている配線１３１及び接続
孔１１３に形成されているプラグ１３２に電流を流す
と、そのボイド１２４を起因としてエレクトロマイグレ
ーションなどにより断線が起こり、使用に耐えなくな
る。なお、図７（ｂ）は、化学的機械研磨によって、絶
縁膜１１１上の余分な銅１２３、銅シード層１２２、バ
リア層１２１を除去した状態を示している。
で、配線溝１１２に形成されている配線１３１及び接続
孔１１３に形成されているプラグ１３２に電流を流す
と、そのボイド１２４を起因としてエレクトロマイグレ
ーションなどにより断線が起こり、使用に耐えなくな
る。なお、図７（ｂ）は、化学的機械研磨によって、絶
縁膜１１１上の余分な銅１２３、銅シード層１２２、バ
リア層１２１を除去した状態を示している。
【００１３】従って、この対策として、銅の化学的気相
成長法、或いは、無電解めっきによりステップカバレッ
ジのよい銅シード層を形成する方法が検討されている。
ところが、化学的気相成長法では、原材料費が高価であ
ることや、十分な密着性が得られないなどの問題があ
り、まだ実用向きではない。
成長法、或いは、無電解めっきによりステップカバレッ
ジのよい銅シード層を形成する方法が検討されている。
ところが、化学的気相成長法では、原材料費が高価であ
ることや、十分な密着性が得られないなどの問題があ
り、まだ実用向きではない。
【００１４】また、無電解めっきの場合、還元された銅
を析出させるためには、被めっき表面上に触媒性の高い
金属、例えばＰｄ（パラジウム）等を用いて触媒処理を
施さなければならない。触媒処理の一つの方法として
は、被めっき表面をＰｄ等の触媒金属で置換する方法が
ある。通常、この置換めっき処理はＰｄＣｌ2の塩酸溶
液に被めっき表面を浸し、異種金属のイオン化傾向の相
違を利用して行なわれる。しかし、被めっき表面となる
バリア層には、一般的にＴａ（タンタル）、Ｔｉ（チタ
ン）Ｗ（タングステン）及びその窒化物が使用され、そ
れらの金属は塩酸等に対する耐蝕性に優れ、置換反応が
起こりにくい。
を析出させるためには、被めっき表面上に触媒性の高い
金属、例えばＰｄ（パラジウム）等を用いて触媒処理を
施さなければならない。触媒処理の一つの方法として
は、被めっき表面をＰｄ等の触媒金属で置換する方法が
ある。通常、この置換めっき処理はＰｄＣｌ2の塩酸溶
液に被めっき表面を浸し、異種金属のイオン化傾向の相
違を利用して行なわれる。しかし、被めっき表面となる
バリア層には、一般的にＴａ（タンタル）、Ｔｉ（チタ
ン）Ｗ（タングステン）及びその窒化物が使用され、そ
れらの金属は塩酸等に対する耐蝕性に優れ、置換反応が
起こりにくい。
【００１５】もう１つの触媒処理方法としては、Ｐｄコ
ロイド溶液（塩化パラジウムと塩化第１スズと塩酸の水
溶液）を用いてキャタリスト処理を行ない、被めっき表
面にＰｄコロイドを定着させ、その後、硫酸或いはほう
フッ化水素酸溶液でアクセレレータ処理を行ない、金属
パラジウムを析出させる方法がある。この場合、Ｐｄコ
ロイドを被めっき表面に定着させるために、例えばシラ
ンカップリング剤を用いなければならない。シランカッ
プリング剤等により前処理を行なうと有機物がバリアメ
タルとＰｄの間に残り、めっき物の密着性を低下させる
問題がある。
ロイド溶液（塩化パラジウムと塩化第１スズと塩酸の水
溶液）を用いてキャタリスト処理を行ない、被めっき表
面にＰｄコロイドを定着させ、その後、硫酸或いはほう
フッ化水素酸溶液でアクセレレータ処理を行ない、金属
パラジウムを析出させる方法がある。この場合、Ｐｄコ
ロイドを被めっき表面に定着させるために、例えばシラ
ンカップリング剤を用いなければならない。シランカッ
プリング剤等により前処理を行なうと有機物がバリアメ
タルとＰｄの間に残り、めっき物の密着性を低下させる
問題がある。
【００１６】そこで本発明の目的は、孔及び溝状の被め
っき部に対して、被着性及び被着強度が優れ、良好な埋
め込みができるめっき方法及びめっき構造、並びに半導
体装置の製造方法及び半導体装置を提供することにあ
る。
っき部に対して、被着性及び被着強度が優れ、良好な埋
め込みができるめっき方法及びめっき構造、並びに半導
体装置の製造方法及び半導体装置を提供することにあ
る。
【００１７】
【課題を解決するための手段】即ち、本発明は、無電解
めっき液中で被めっき面に所定の金属の電解めっきを行
い、この電解めっきによりシード層を形成する工程を有
する、めっき方法（以下、本発明のめっき方法と称す
る。）に係るものである。
めっき液中で被めっき面に所定の金属の電解めっきを行
い、この電解めっきによりシード層を形成する工程を有
する、めっき方法（以下、本発明のめっき方法と称す
る。）に係るものである。
【００１８】本発明のめっき方法によれば、無電解めっ
き液中で被めっき面に所定の金属の電解めっきを行って
シード層を形成し、このシード層上に前記所定の金属に
よる無電解めっきを行うことにより、このシード層が触
媒層として機能し、孔や溝の如き凹部に対して、良好な
第２のシード層を容易に形成することができ、更に前記
所定の金属を用いて無電解めっき又は電解めっきによ
り、この凹部を埋め込み、金属同士の結合によりめっき
の被着性及び被着強度を高めることができる。その結
果、無電解めっきにおける触媒化処理工程を省略するこ
とができると共に、接続孔等の高アスペクト比に対して
も良好なステップカバレッジの成膜が行え、ボイドの発
生を抑制することができ、微細な配線等の加工プロセス
に有利なめっき方法を提供することができる。
き液中で被めっき面に所定の金属の電解めっきを行って
シード層を形成し、このシード層上に前記所定の金属に
よる無電解めっきを行うことにより、このシード層が触
媒層として機能し、孔や溝の如き凹部に対して、良好な
第２のシード層を容易に形成することができ、更に前記
所定の金属を用いて無電解めっき又は電解めっきによ
り、この凹部を埋め込み、金属同士の結合によりめっき
の被着性及び被着強度を高めることができる。その結
果、無電解めっきにおける触媒化処理工程を省略するこ
とができると共に、接続孔等の高アスペクト比に対して
も良好なステップカバレッジの成膜が行え、ボイドの発
生を抑制することができ、微細な配線等の加工プロセス
に有利なめっき方法を提供することができる。
【００１９】また、本発明は、無電解めっき液中で半導
体基体上の被めっき面に所定の金属の電解めっきを行
い、この電解めっきによりシード層を形成する工程を有
する、半導体装置の製造方法（以下、本発明の半導体装
置の製造方法と称する。）に係るものである。
体基体上の被めっき面に所定の金属の電解めっきを行
い、この電解めっきによりシード層を形成する工程を有
する、半導体装置の製造方法（以下、本発明の半導体装
置の製造方法と称する。）に係るものである。
【００２０】本発明の半導体装置の製造方法によれば、
上記しためっき方法に基づく半導体装置の製造方法であ
るので、上記した本発明のめっき方法と同様な効果が奏
せられる、再現性の良い半導体装置の製造方法を提供す
ることができる。
上記しためっき方法に基づく半導体装置の製造方法であ
るので、上記した本発明のめっき方法と同様な効果が奏
せられる、再現性の良い半導体装置の製造方法を提供す
ることができる。
【００２１】また、本発明は、被めっき面に形成された
電解めっき層と、この電解めっき層をシード層としてそ
の上に形成された無電解めっき層とを有する、めっき構
造（以下、本発明のめっき構造と称する。）に係るもの
でる。
電解めっき層と、この電解めっき層をシード層としてそ
の上に形成された無電解めっき層とを有する、めっき構
造（以下、本発明のめっき構造と称する。）に係るもの
でる。
【００２２】本発明のめっき構造によれば、被めっき面
に電解めっきによりシード層を形成し、この上に無電解
めっきが施されるので、電解めっきによって均一な膜厚
のシード層が形成され、このシード層上に無電解めっき
を行うことが容易になる。従って、同一の金属を用いて
この電解めっき層及び無電解めっき層を形成することに
より、被着性及び被着強度の高いめっき構造が提供でき
る。
に電解めっきによりシード層を形成し、この上に無電解
めっきが施されるので、電解めっきによって均一な膜厚
のシード層が形成され、このシード層上に無電解めっき
を行うことが容易になる。従って、同一の金属を用いて
この電解めっき層及び無電解めっき層を形成することに
より、被着性及び被着強度の高いめっき構造が提供でき
る。
【００２３】また、本発明は、半導体基体上の被めっき
面に形成された電解めっき層と、この電解めっき層をシ
ード層としてその上に形成された無電解めっき層とを有
する、半導体装置（以下、本発明の半導体装置と称す
る。）に係るものである。
面に形成された電解めっき層と、この電解めっき層をシ
ード層としてその上に形成された無電解めっき層とを有
する、半導体装置（以下、本発明の半導体装置と称す
る。）に係るものである。
【００２４】本発明の半導体装置によれば、上記した本
発明のめっき構造に基づいて半導体装置が形成されるの
で、このめっき構造を本発明のめっき方法によって形成
することにより、本発明のめっき方法と同様な効果が奏
せられる半導体装置を提供することができる。
発明のめっき構造に基づいて半導体装置が形成されるの
で、このめっき構造を本発明のめっき方法によって形成
することにより、本発明のめっき方法と同様な効果が奏
せられる半導体装置を提供することができる。
【００２５】
【発明の実施の形態】上記した本発明のめっき方法、半
導体装置の製造方法、めっき構造及び半導体装置におい
ては、絶縁層の凹部にめっきを施すに際し、前記凹部を
含む前記絶縁層上に形成されたバリア層上に、前記無電
解めっき液中で銅の電解めっきを行い、銅からなる前記
シード層としての第１のシード層を形成することが望ま
しい。
導体装置の製造方法、めっき構造及び半導体装置におい
ては、絶縁層の凹部にめっきを施すに際し、前記凹部を
含む前記絶縁層上に形成されたバリア層上に、前記無電
解めっき液中で銅の電解めっきを行い、銅からなる前記
シード層としての第１のシード層を形成することが望ま
しい。
【００２６】そして、前記シード層を形成後に、前記無
電解めっき液中で連続して銅の無電解めっきを行い、前
記第１のシード層上に銅からなる第２のシード層を形成
することが望ましい。
電解めっき液中で連続して銅の無電解めっきを行い、前
記第１のシード層上に銅からなる第２のシード層を形成
することが望ましい。
【００２７】そして、前記第２のシード層を形成後に、
前記無電解めっき液中での銅の無電解めっきにより、前
記第２のシード層が形成された前記凹部に銅を埋め込む
ことが望ましい。
前記無電解めっき液中での銅の無電解めっきにより、前
記第２のシード層が形成された前記凹部に銅を埋め込む
ことが望ましい。
【００２８】また、前記第２のシード層を形成後に、銅
の電解めっきにより、前記第２のシード層が形成された
前記凹部に銅を埋め込むこともできる。
の電解めっきにより、前記第２のシード層が形成された
前記凹部に銅を埋め込むこともできる。
【００２９】この場合、前記シード層下に、物理蒸着法
によって予め別のシード層を形成しておいてもよい。
によって予め別のシード層を形成しておいてもよい。
【００３０】即ち、絶縁層の凹部にめっきを施すに際
し、前記凹部を含む前記絶縁層上に形成されたバリア層
上に、前記物理蒸着法によって銅による前記別のシード
層を形成し、前記無電解めっき液中で銅の電解めっきを
行い、前記別のシード層上に銅からなる前記第１のシー
ド層を形成することもできる。
し、前記凹部を含む前記絶縁層上に形成されたバリア層
上に、前記物理蒸着法によって銅による前記別のシード
層を形成し、前記無電解めっき液中で銅の電解めっきを
行い、前記別のシード層上に銅からなる前記第１のシー
ド層を形成することもできる。
【００３１】また、前記バリア層に、窒化タンタル、窒
化チタン、窒化タングステン等の窒化物、又はタンタ
ル、チタン等の高融点金属を用いることが望ましい。
化チタン、窒化タングステン等の窒化物、又はタンタ
ル、チタン等の高融点金属を用いることが望ましい。
【００３２】以下、本発明の実施の形態を、図１〜図３
に示す実施の形態１と図４〜図５に示す実施の形態２に
分けて、図面参照下で更に具体的に説明する。
に示す実施の形態１と図４〜図５に示す実施の形態２に
分けて、図面参照下で更に具体的に説明する。
【００３３】実施の形態１ 例えば図１に示すように、デュアルダマシン法で半導体
基板上の配線溝及び接続孔に銅を埋め込む場合について
本実施の形態を説明する。
基板上の配線溝及び接続孔に銅を埋め込む場合について
本実施の形態を説明する。
【００３４】まず、図１（ａ）に示すように、既知の半
導体プロセス技術によって半導体基板１上に形成した半
導体素子や配線等を覆う下層絶縁膜１１を形成する。こ
の下層絶縁膜１１は、上記半導体素子や配線等を覆う層
間絶縁膜を形成した後、例えば銅の拡散を防止するため
の窒化シリコン膜３１を例えばプラズマエンハンストメ
ントＣＶＤ法（以下、ＰＥ−ＣＶＤ法と称する。）によ
り形成し、更にＰＥ−ＣＶＤ法によって、上記窒化シリ
コン膜３１上に酸化シリコン膜３２を形成する。
導体プロセス技術によって半導体基板１上に形成した半
導体素子や配線等を覆う下層絶縁膜１１を形成する。こ
の下層絶縁膜１１は、上記半導体素子や配線等を覆う層
間絶縁膜を形成した後、例えば銅の拡散を防止するため
の窒化シリコン膜３１を例えばプラズマエンハンストメ
ントＣＶＤ法（以下、ＰＥ−ＣＶＤ法と称する。）によ
り形成し、更にＰＥ−ＣＶＤ法によって、上記窒化シリ
コン膜３１上に酸化シリコン膜３２を形成する。
【００３５】次いで、通常の溝配線の形成技術を用い
て、上記酸化シリコン膜３２に配線を形成するための配
線溝１２を形成する。そして、配線溝１２の内面に銅の
拡散を防止するバリア層１３を形成し、更に配線溝１２
の内部に上記バリア層１３を介して銅を埋め込んだ後、
酸化シリコン膜３２上の余分な銅及びバリア層１３を除
去して、配線溝１２の内部に第１の配線１４を形成す
る。
て、上記酸化シリコン膜３２に配線を形成するための配
線溝１２を形成する。そして、配線溝１２の内面に銅の
拡散を防止するバリア層１３を形成し、更に配線溝１２
の内部に上記バリア層１３を介して銅を埋め込んだ後、
酸化シリコン膜３２上の余分な銅及びバリア層１３を除
去して、配線溝１２の内部に第１の配線１４を形成す
る。
【００３６】しかる後、上記下層絶縁膜１１上に上記第
１の配線１４を覆う第１の絶縁膜１５を形成する。この
第１の絶縁膜１５は、例えば、ＰＥ−ＣＶＤ法によっ
て、銅の拡散を防止するための窒化シリコン膜１６を例
えば５０ｎｍの厚さに成膜した後、ＰＥ−ＣＶＤ法によ
って酸化シリコン膜１７を例えば５００ｎｍの厚さに成
膜する。
１の配線１４を覆う第１の絶縁膜１５を形成する。この
第１の絶縁膜１５は、例えば、ＰＥ−ＣＶＤ法によっ
て、銅の拡散を防止するための窒化シリコン膜１６を例
えば５０ｎｍの厚さに成膜した後、ＰＥ−ＣＶＤ法によ
って酸化シリコン膜１７を例えば５００ｎｍの厚さに成
膜する。
【００３７】この第１の絶縁膜１５は、下層配線となる
第１の配線１４と、後に形成する上層配線となる第２の
配線（図３（ｇ）における符号３３参照）間の絶縁性を
保つ配線層間の絶縁膜（ＩＬＤ：Inter Level Dielectr
ics）となる。
第１の配線１４と、後に形成する上層配線となる第２の
配線（図３（ｇ）における符号３３参照）間の絶縁性を
保つ配線層間の絶縁膜（ＩＬＤ：Inter Level Dielectr
ics）となる。
【００３８】更に、ＰＥ−ＣＶＤ法によって、第１の絶
縁膜１５上に、エッチングストッパ層として機能する窒
化シリコン膜１９を７０ｎｍの厚さに形成する。次い
で、リソグラフィー技術とエッチング技術とを用いて、
接続孔を形成する際のマスクとなる上記窒化シリコン膜
１９に開口部４１を形成する。
縁膜１５上に、エッチングストッパ層として機能する窒
化シリコン膜１９を７０ｎｍの厚さに形成する。次い
で、リソグラフィー技術とエッチング技術とを用いて、
接続孔を形成する際のマスクとなる上記窒化シリコン膜
１９に開口部４１を形成する。
【００３９】次いで、図１（ｂ）に示すように、例えば
ＰＥ−ＣＶＤ法によって、上記窒化シリコン膜１９上
に、上記開口部４１を埋め込むようにして酸化シリコン
膜２０を例えば５００ｎｍの厚さに形成し、上記窒化シ
リコン膜１９と酸化シリコン膜２０とで第２の絶縁膜１
８を形成する。
ＰＥ−ＣＶＤ法によって、上記窒化シリコン膜１９上
に、上記開口部４１を埋め込むようにして酸化シリコン
膜２０を例えば５００ｎｍの厚さに形成し、上記窒化シ
リコン膜１９と酸化シリコン膜２０とで第２の絶縁膜１
８を形成する。
【００４０】この第２の絶縁膜１８は、後に形成する上
層配線となる第２の配線間の絶縁性を保つ配線間の絶縁
膜（ＩＭＤ：Inter Metal Dielectrics）となる。この
ように基板１０が構成されている。
層配線となる第２の配線間の絶縁性を保つ配線間の絶縁
膜（ＩＭＤ：Inter Metal Dielectrics）となる。この
ように基板１０が構成されている。
【００４１】次いで、図１（ｃ）に示すように、レジス
ト塗布及びフォトリソグラフィー技術により、溝を形成
するためのエッチングマスクとなるレジストマスク（図
示省略）を形成した後、このレジストマスクを用いたエ
ッチング技術によって、第２の絶縁膜１８の酸化シリコ
ン膜２０に例えば異方性エッチングにより溝２２を形成
する。しかし図１（ｃ）に示すように、この段階におけ
る窒化シリコン膜１９は仮想線を含む状態であり、これ
より上部の酸化シリコン膜２０が除去される。
ト塗布及びフォトリソグラフィー技術により、溝を形成
するためのエッチングマスクとなるレジストマスク（図
示省略）を形成した後、このレジストマスクを用いたエ
ッチング技術によって、第２の絶縁膜１８の酸化シリコ
ン膜２０に例えば異方性エッチングにより溝２２を形成
する。しかし図１（ｃ）に示すように、この段階におけ
る窒化シリコン膜１９は仮想線を含む状態であり、これ
より上部の酸化シリコン膜２０が除去される。
【００４２】更に窒化シリコン膜（仮想線を含む形状）
１９をマスクとしてエッチングを進め、酸化シリコン膜
１７に接続孔２１を形成する。このエッチングは、上記
窒化シリコン膜１６上で停止される。
１９をマスクとしてエッチングを進め、酸化シリコン膜
１７に接続孔２１を形成する。このエッチングは、上記
窒化シリコン膜１６上で停止される。
【００４３】上記酸化シリコン膜１７及び酸化シリコン
膜２０のエッチングでは、例えばマグネトロン型エッチ
ング装置を用いる。このエッチングの一例としては、エ
ッチングガスに、オクタフルオシロシクロブタン（Ｃ4
Ｆ8）（供給流量を例えば１４ｃｍ3／ｍｉｎ）、一酸化
炭素（ＣＯ）（供給流量を例えば２５０ｃｍ3／ｍｉ
ｎ）、アルゴン（Ａｒ）（供給流量を例えば１００ｃｍ
3／ｍｉｎ）及び酸素（Ｏ2）（供給流量を例えば２ｃｍ
3／ｍｉｎ）を用い、エッチング雰囲気の圧力を５．３
Ｐａ、エッチングパワーを１．６ｋＷに設定した。
膜２０のエッチングでは、例えばマグネトロン型エッチ
ング装置を用いる。このエッチングの一例としては、エ
ッチングガスに、オクタフルオシロシクロブタン（Ｃ4
Ｆ8）（供給流量を例えば１４ｃｍ3／ｍｉｎ）、一酸化
炭素（ＣＯ）（供給流量を例えば２５０ｃｍ3／ｍｉ
ｎ）、アルゴン（Ａｒ）（供給流量を例えば１００ｃｍ
3／ｍｉｎ）及び酸素（Ｏ2）（供給流量を例えば２ｃｍ
3／ｍｉｎ）を用い、エッチング雰囲気の圧力を５．３
Ｐａ、エッチングパワーを１．６ｋＷに設定した。
【００４４】更に、酸化シリコン膜２０及び酸化シリコ
ン膜１７をエッチングマスクに用いて、窒化シリコン膜
１９及び窒化シリコン膜１６をエッチングして、第２の
絶縁膜１８に凹部の上部となる溝２２を形成すると共
に、第１の絶縁膜１５に凹部の下部となる第１の配線１
４に通じる接続孔２１を形成する。このエッチングによ
り、接続孔２１と窒化シリコン膜１９の仮想線部分が除
去された溝２２とで凹部２３を形成する。
ン膜１７をエッチングマスクに用いて、窒化シリコン膜
１９及び窒化シリコン膜１６をエッチングして、第２の
絶縁膜１８に凹部の上部となる溝２２を形成すると共
に、第１の絶縁膜１５に凹部の下部となる第１の配線１
４に通じる接続孔２１を形成する。このエッチングによ
り、接続孔２１と窒化シリコン膜１９の仮想線部分が除
去された溝２２とで凹部２３を形成する。
【００４５】次いで、図２（ｄ）に示すように、スパッ
タリング又は化学的気相成長法によって、上記凹部２３
の内面に、銅の拡散を防止するバリア層２４を形成す
る。例えばスパッタリングでは、Ｔａ、ＴａＮ、Ｔｉ、
ＴｉＮ、ＷｘＮ等を堆積して形成し、化学的気相成長法
では、ＴｉＮ又はＷｘＮを堆積して形成する。
タリング又は化学的気相成長法によって、上記凹部２３
の内面に、銅の拡散を防止するバリア層２４を形成す
る。例えばスパッタリングでは、Ｔａ、ＴａＮ、Ｔｉ、
ＴｉＮ、ＷｘＮ等を堆積して形成し、化学的気相成長法
では、ＴｉＮ又はＷｘＮを堆積して形成する。
【００４６】上記スパッタリングによって、上記バリア
層２４をＴａＮで成膜する条件の一例としては、ターゲ
ットにＴａＮターゲットを用い、プロセスガスにアルゴ
ンを用い、そのアルゴンを１００ｃｍ3／ｍｉｎで供給
し、スパッタリング雰囲気の圧力を０．４Ｐａ、成膜温
度（基板温度）を１００℃、ターゲットへの直流印加電
圧を６ｋＶに設定した。以上のプロセスは後述する実施
の形態２も同様。
層２４をＴａＮで成膜する条件の一例としては、ターゲ
ットにＴａＮターゲットを用い、プロセスガスにアルゴ
ンを用い、そのアルゴンを１００ｃｍ3／ｍｉｎで供給
し、スパッタリング雰囲気の圧力を０．４Ｐａ、成膜温
度（基板温度）を１００℃、ターゲットへの直流印加電
圧を６ｋＶに設定した。以上のプロセスは後述する実施
の形態２も同様。
【００４７】次にこの基板１０を銅の無電解めっき液に
浸し、上記バリア層２４をカソードとし、アノードには
不溶解電極であるＰｔ（白金）あるいはＴｉ等を用いて
電解めっきを行ない、図２（ｅ）に示すように銅による
第１のシード層２５をバリア層２４上に形成させる。
浸し、上記バリア層２４をカソードとし、アノードには
不溶解電極であるＰｔ（白金）あるいはＴｉ等を用いて
電解めっきを行ない、図２（ｅ）に示すように銅による
第１のシード層２５をバリア層２４上に形成させる。
【００４８】この時の無電解めっき液には、例えば以下
の組成を用いた。 塩化銅：０．０５ｍｏｌ／ｌ 硝酸コバルト（還元剤）：０．１５ｍｏｌ／ｌ エチレンジアミン（キレート剤）：０．６ｍｏｌ／ｌ アスコルビン酸（添加剤）：０．０１ｍｏｌ／ｌ めっき温度：３０℃、ｐＨ１０
の組成を用いた。 塩化銅：０．０５ｍｏｌ／ｌ 硝酸コバルト（還元剤）：０．１５ｍｏｌ／ｌ エチレンジアミン（キレート剤）：０．６ｍｏｌ／ｌ アスコルビン酸（添加剤）：０．０１ｍｏｌ／ｌ めっき温度：３０℃、ｐＨ１０
【００４９】また、無電解めっき液中で電解めっきを行
なう場合の条件は以下のようにした。 電流密度：１〜５Ａ／ｄｍ2 通電時間：１〜１０ｓｅｃ
なう場合の条件は以下のようにした。 電流密度：１〜５Ａ／ｄｍ2 通電時間：１〜１０ｓｅｃ
【００５０】上記の如く電解めっきを行い、カソードと
アノード間の通電を切った後、基板１０は無電解めっき
液に浸したままで、電解めっきで形成した第１のシード
層２５上に、無電解めっきにより銅を連続的に成長さ
せ、図２（ｅ）に示すように第２のシード層２６を形成
する。
アノード間の通電を切った後、基板１０は無電解めっき
液に浸したままで、電解めっきで形成した第１のシード
層２５上に、無電解めっきにより銅を連続的に成長さ
せ、図２（ｅ）に示すように第２のシード層２６を形成
する。
【００５１】つまり、電解めっきにより、無電解めっき
液中に存在する銅イオンをバリア層２４上に予め析出さ
せ、それを無電解めっきで還元された銅を析出させるた
めの初期銅層、いわゆる触媒層としている。
液中に存在する銅イオンをバリア層２４上に予め析出さ
せ、それを無電解めっきで還元された銅を析出させるた
めの初期銅層、いわゆる触媒層としている。
【００５２】ここでの電解めっきにより析出させる銅の
厚みは、無電解めっきを開始させるための銅がバリア層
２４上に存在すればよい程度で、例えば１０ｎｍもあれ
ば十分である。従って、前記したように電解めっきの条
件としては、微弱な電流密度での短時間のめっきでよい
ことになる。
厚みは、無電解めっきを開始させるための銅がバリア層
２４上に存在すればよい程度で、例えば１０ｎｍもあれ
ば十分である。従って、前記したように電解めっきの条
件としては、微弱な電流密度での短時間のめっきでよい
ことになる。
【００５３】無電解めっきについては、銅は自己触媒能
力が低いため、本出願人が既に提案したように、銅の無
電解めっき液にＮｉ（ニッケル）などの触媒金属を微量
添加しておくと銅の析出を促進させることもできる。出
願番号：特願平１１−１９２７０９号（平成１１年７月
７日出願）参照。
力が低いため、本出願人が既に提案したように、銅の無
電解めっき液にＮｉ（ニッケル）などの触媒金属を微量
添加しておくと銅の析出を促進させることもできる。出
願番号：特願平１１−１９２７０９号（平成１１年７月
７日出願）参照。
【００５４】例えば、前記無電解めっき液の組成に塩化
ニッケルを０．００２５ｍｏｌ／ｌ添加した場合の無電
解めっき時間と、無電解めっき後に析出した銅膜厚増加
量の関係を図６に示す。
ニッケルを０．００２５ｍｏｌ／ｌ添加した場合の無電
解めっき時間と、無電解めっき後に析出した銅膜厚増加
量の関係を図６に示す。
【００５５】即ち、Ｎｉが銅よりも高い触媒能力を有し
ているため、無電解めっきの初期段階において、銅が析
出する前に、銅よりも触媒性の高いＮｉがめっき促進剤
として機能し、被めっき面に適量析出し、この上に銅を
析出させ、短時間に銅を堆積させることができると共
に、銅が均一に析出することになり、良質な銅のめっき
膜を形成することができる。後述する実施の形態２も同
様。
ているため、無電解めっきの初期段階において、銅が析
出する前に、銅よりも触媒性の高いＮｉがめっき促進剤
として機能し、被めっき面に適量析出し、この上に銅を
析出させ、短時間に銅を堆積させることができると共
に、銅が均一に析出することになり、良質な銅のめっき
膜を形成することができる。後述する実施の形態２も同
様。
【００５６】図２（ｅ）のように形成したシード層２
５、２６は、その後の電解めっきによる銅埋め込みのた
めのシード層として利用してもよいし、無電解めっきそ
のものを続けて、図３（ｆ）に示すように、凹部２３に
銅３３Ａを埋め込んでもよい。
５、２６は、その後の電解めっきによる銅埋め込みのた
めのシード層として利用してもよいし、無電解めっきそ
のものを続けて、図３（ｆ）に示すように、凹部２３に
銅３３Ａを埋め込んでもよい。
【００５７】埋め込みのための銅の電解めっきを行なう
場合は、例えば、めっき液に硫酸銅系の電解めっき液を
用い、めっき液温度を２５〜３０℃、電流密度を２〜５
Ａ／ｄｍ2として、４分程度で厚さ１．０μｍの銅３３
Ａを堆積することができる。
場合は、例えば、めっき液に硫酸銅系の電解めっき液を
用い、めっき液温度を２５〜３０℃、電流密度を２〜５
Ａ／ｄｍ2として、４分程度で厚さ１．０μｍの銅３３
Ａを堆積することができる。
【００５８】その後、例えば化学的機械研磨方法によっ
て、第２の絶縁膜１８上の余剰な金属めっき層２５、２
６、３３Ａ及びバリア層２４を除去する。その化学的機
械研磨条件の一例としては、研磨パッドに不織布と独立
発泡体との積層構造のものを用い、研磨スラリーに過酸
化水素を添加したアルミナ含有スラリーを用い、スラリ
ーの供給流量を１００ｃｍ3／ｍｉｎ、スラリーの温度
を２５〜３０℃、研磨圧力を９８Ｐａ、研磨定盤の回転
数を３０ｒｐｍ、研磨ヘッドの回転数を３０ｒｐｍに設
定した。
て、第２の絶縁膜１８上の余剰な金属めっき層２５、２
６、３３Ａ及びバリア層２４を除去する。その化学的機
械研磨条件の一例としては、研磨パッドに不織布と独立
発泡体との積層構造のものを用い、研磨スラリーに過酸
化水素を添加したアルミナ含有スラリーを用い、スラリ
ーの供給流量を１００ｃｍ3／ｍｉｎ、スラリーの温度
を２５〜３０℃、研磨圧力を９８Ｐａ、研磨定盤の回転
数を３０ｒｐｍ、研磨ヘッドの回転数を３０ｒｐｍに設
定した。
【００５９】その結果、図３（ｇ）に示すように、バリ
ア層２４を介して配線１４に接続するプラグ３０が形成
され、その上部に接続する第２の配線３３が形成され
る。
ア層２４を介して配線１４に接続するプラグ３０が形成
され、その上部に接続する第２の配線３３が形成され
る。
【００６０】本実施の形態によれば、無電解めっきのた
めの触媒層形成工程を必要とせずに、バリア層２４上に
直接配線材料である銅を析出させるため、金属同士の結
合のみにより、銅による配線層とシード層を形成するこ
とができ、強固な密着性のめっき層を形成することがで
きる。また、電解めっきは通常コンフォーマルな成膜が
困難であるが、ここでは、無電解めっき開始のための初
期層形成が目的であるため、完全なステップカバレッジ
で、かつコンフォーマルな成膜である必要はなく、その
後の無電解めっきでそれを補うことができる。
めの触媒層形成工程を必要とせずに、バリア層２４上に
直接配線材料である銅を析出させるため、金属同士の結
合のみにより、銅による配線層とシード層を形成するこ
とができ、強固な密着性のめっき層を形成することがで
きる。また、電解めっきは通常コンフォーマルな成膜が
困難であるが、ここでは、無電解めっき開始のための初
期層形成が目的であるため、完全なステップカバレッジ
で、かつコンフォーマルな成膜である必要はなく、その
後の無電解めっきでそれを補うことができる。
【００６１】また、基本的に、銅の無電解めっきにより
配線溝及び接続孔へのシード層形成、或いは埋め込み状
態が決定されるため、アスペクト比が１：５以上の場合
にも良好なステップカバレッジが可能である。更に、ス
テップカバレッジ良い成膜ができるため、配線溝及び接
続孔に銅の埋め込みを行なっても、凹部２３内でのボイ
ドの発生を抑制でき、配線の微細化の進展に伴い、十分
なステップカバレッジ形成の難かしさや、ボイドが発生
し易い及び触媒処理に伴なう問題など、従来技術におけ
る問題点を解消することができる。
配線溝及び接続孔へのシード層形成、或いは埋め込み状
態が決定されるため、アスペクト比が１：５以上の場合
にも良好なステップカバレッジが可能である。更に、ス
テップカバレッジ良い成膜ができるため、配線溝及び接
続孔に銅の埋め込みを行なっても、凹部２３内でのボイ
ドの発生を抑制でき、配線の微細化の進展に伴い、十分
なステップカバレッジ形成の難かしさや、ボイドが発生
し易い及び触媒処理に伴なう問題など、従来技術におけ
る問題点を解消することができる。
【００６２】実施の形態２ 本実施の形態の場合も、既述した実施の形態１におい
て、図１及び図２（ａ）に示したのと同様のプロセスに
より、図４（ａ）に示すようにバリア層２４の形成まで
を行なうものであるが、本実施の形態が既述した実施の
形態１と異なる点は、実施の形態１における第１のシー
ド層の下に、スパッタリングにより予め別のシード層が
設けられていることである。
て、図１及び図２（ａ）に示したのと同様のプロセスに
より、図４（ａ）に示すようにバリア層２４の形成まで
を行なうものであるが、本実施の形態が既述した実施の
形態１と異なる点は、実施の形態１における第１のシー
ド層の下に、スパッタリングにより予め別のシード層が
設けられていることである。
【００６３】従って、まず図４（ａ）のように形成され
たバリア層２４に対して、その表面に生成されている酸
化膜を、例えば逆スパッタリングによって除去する。そ
して、図４（ｂ）に示すように、例えばスパッタリング
によって、基板１０上、即ち上記第２の絶縁膜１８上の
全面に、上記バリア層２４を介して別のシード層２７
を、例えば銅を１００ｎｍの厚さに堆積して形成する。
たバリア層２４に対して、その表面に生成されている酸
化膜を、例えば逆スパッタリングによって除去する。そ
して、図４（ｂ）に示すように、例えばスパッタリング
によって、基板１０上、即ち上記第２の絶縁膜１８上の
全面に、上記バリア層２４を介して別のシード層２７
を、例えば銅を１００ｎｍの厚さに堆積して形成する。
【００６４】この銅のスパッタリング条件の一例として
は、ターゲットに銅ターゲットを用い、プロセスガスに
アルゴンを用い、そのアルゴンを５０ｃｍ3／ｍｉｎで
供給し、スパッタリング雰囲気の圧力を０．２Ｐａ、成
膜温度（基板温度）を１００℃、ターゲットへの直流印
加電圧を１２ｋＶに設定した。
は、ターゲットに銅ターゲットを用い、プロセスガスに
アルゴンを用い、そのアルゴンを５０ｃｍ3／ｍｉｎで
供給し、スパッタリング雰囲気の圧力を０．２Ｐａ、成
膜温度（基板温度）を１００℃、ターゲットへの直流印
加電圧を１２ｋＶに設定した。
【００６５】次に実施の形態１と同様に、この基板１０
を銅の無電解めっき液に浸し、上記別のシード層２７を
カソードとし、アノードには不溶解電極であるＰｔ或い
はＴｉ等を用いて電解めっきを行ない、図４（ｃ）に示
すように、銅による第１のシード層２８をスパッタリン
グによる別のシード層２７上に形成させる。
を銅の無電解めっき液に浸し、上記別のシード層２７を
カソードとし、アノードには不溶解電極であるＰｔ或い
はＴｉ等を用いて電解めっきを行ない、図４（ｃ）に示
すように、銅による第１のシード層２８をスパッタリン
グによる別のシード層２７上に形成させる。
【００６６】この電解めっきを行い、カソードとアノー
ド間の通電を切った後、基板１０は無電解めっき液に浸
したままで、電解めっきで形成した第１のシード層２８
上に、無電解めっきにより銅を連続的に成長させ、第２
のシード層２９を形成する。
ド間の通電を切った後、基板１０は無電解めっき液に浸
したままで、電解めっきで形成した第１のシード層２８
上に、無電解めっきにより銅を連続的に成長させ、第２
のシード層２９を形成する。
【００６７】本実施の形態の場合は、ステップカバレッ
ジの良くないスパッタによるシード層を無電解めっきに
より補うことを目的としているが、スパッタリングで形
成された銅は、触媒能力が低く、無電解めっきによる銅
が析出しにくい。
ジの良くないスパッタによるシード層を無電解めっきに
より補うことを目的としているが、スパッタリングで形
成された銅は、触媒能力が低く、無電解めっきによる銅
が析出しにくい。
【００６８】そこで、無電解めっき液中で電解めっきを
行なうことにより、銅イオンをスパッタリングによるシ
ード層２７上に析出させ、無電解めっきで銅が還元され
て析出開始するきっかけとすることができる。
行なうことにより、銅イオンをスパッタリングによるシ
ード層２７上に析出させ、無電解めっきで銅が還元され
て析出開始するきっかけとすることができる。
【００６９】このようにして、電解めっきの後に、連続
的に無電解めっきを行なうことにより、第２のシード層
２９が形成でき、ステップカバレッジの良い、かつ、コ
ンフォーマルなシード層が完成する。本実施の形態での
無電解めっき液組成、条件及び電解めっき条件等は実施
の形態１と同様である。
的に無電解めっきを行なうことにより、第２のシード層
２９が形成でき、ステップカバレッジの良い、かつ、コ
ンフォーマルなシード層が完成する。本実施の形態での
無電解めっき液組成、条件及び電解めっき条件等は実施
の形態１と同様である。
【００７０】これらのシード層２７、２８、２９は、そ
の後の電解めっきによる銅埋め込みのためのシード層と
して利用してもよいし、無電解めっきそのものを続けて
図５（ｄ）に示すように、凹部２３に銅３３Ａを埋め込
んでもよい。
の後の電解めっきによる銅埋め込みのためのシード層と
して利用してもよいし、無電解めっきそのものを続けて
図５（ｄ）に示すように、凹部２３に銅３３Ａを埋め込
んでもよい。
【００７１】その後は実施の形態１と同様にして、例え
ば化学的機械研磨方法によって、第２の絶縁膜１８上の
余剰な金属めっき層２７、２８、２９、３３Ａ及びバリ
ア層２４を除去する。その結果、図５（ｅ）に示すよう
に、バリア層２４を介して配線１４に接続するプラグ３
０が形成され、その上部に接続する第２の配線３３が形
成される。
ば化学的機械研磨方法によって、第２の絶縁膜１８上の
余剰な金属めっき層２７、２８、２９、３３Ａ及びバリ
ア層２４を除去する。その結果、図５（ｅ）に示すよう
に、バリア層２４を介して配線１４に接続するプラグ３
０が形成され、その上部に接続する第２の配線３３が形
成される。
【００７２】本実施の形態によれば、実施の形態１と同
様に、バリア層と配線層３３の銅を金属同士の結合のみ
により形成できるために、強固な密着性のめっき層を形
成することができる。更に、無電解めっきの触媒化前処
理を必要とせずに、無電解めっきでスパッタリングの欠
点であるステップカバレッジを十分に補うことができ、
実施の形態１と同様に、配線の微細化に伴う従来の技術
における問題点を解消することができる。
様に、バリア層と配線層３３の銅を金属同士の結合のみ
により形成できるために、強固な密着性のめっき層を形
成することができる。更に、無電解めっきの触媒化前処
理を必要とせずに、無電解めっきでスパッタリングの欠
点であるステップカバレッジを十分に補うことができ、
実施の形態１と同様に、配線の微細化に伴う従来の技術
における問題点を解消することができる。
【００７３】上記した本発明の実施の形態は、本発明の
技術的思想に基づいて変形が可能である。
技術的思想に基づいて変形が可能である。
【００７４】例えば、上記した実施の形態では、接続孔
及び配線溝に本発明を適用したが、トレンチ溝その他各
種の凹部へのめっきに適用することができる。
及び配線溝に本発明を適用したが、トレンチ溝その他各
種の凹部へのめっきに適用することができる。
【００７５】また、めっきに使用する金属は銅に限るも
のではなく、金、銀等による配線やシード層としてよ
い。また、バリア層やシード層の形成はスパッタリング
に代えて真空蒸着等の物理的堆積法を用いてもよい。
のではなく、金、銀等による配線やシード層としてよ
い。また、バリア層やシード層の形成はスパッタリング
に代えて真空蒸着等の物理的堆積法を用いてもよい。
【００７６】また、上記した還元剤やめっき液の組成等
は、上記に限らず適宜に行うことができる。
は、上記に限らず適宜に行うことができる。
【００７７】また、上記しためっき方法及びめっき構造
は、銅めっきやウエーハ（半導体装置）用に限るもので
はなく、他のメタルのめっき及びプリント基板等のめっ
きに利用することもできる。
は、銅めっきやウエーハ（半導体装置）用に限るもので
はなく、他のメタルのめっき及びプリント基板等のめっ
きに利用することもできる。
【００７８】
【発明の作用効果】上述した如く、本発明のめっき方法
及びめっき構造は、無電解めっき液中で被めっき面に所
定の金属の電解めっきを行ってシード層を形成し、この
シード層上に前記所定の金属による無電解めっきを行う
ことにより、このシード層が触媒層として機能し、孔や
溝の如き凹部に対して、良好な第２のシード層を容易に
形成することができ、更に前記所定の金属を用いて無電
解めっき又は電解めっきにより、この凹部を埋め込み、
金属同士の結合によりめっきの被着性及び被着強度を高
めることができる。その結果、無電解めっきにおける触
媒化処理工程を省略することができると共に、接続孔等
の高アスペクト比に対しても良好なステップカバレッジ
の成膜が行え、ボイドの発生を抑制することができ、微
細な配線等の加工プロセスに有利なめっき方法を提供す
ることができる。そして、これを半導体装置に適用する
ことにより、被着性及び被着強度の高いめっき構造と共
に、上記めっき方法と同様な効果が奏せられる半導体装
置の製造方法及び半導体装置を提供することができる。
及びめっき構造は、無電解めっき液中で被めっき面に所
定の金属の電解めっきを行ってシード層を形成し、この
シード層上に前記所定の金属による無電解めっきを行う
ことにより、このシード層が触媒層として機能し、孔や
溝の如き凹部に対して、良好な第２のシード層を容易に
形成することができ、更に前記所定の金属を用いて無電
解めっき又は電解めっきにより、この凹部を埋め込み、
金属同士の結合によりめっきの被着性及び被着強度を高
めることができる。その結果、無電解めっきにおける触
媒化処理工程を省略することができると共に、接続孔等
の高アスペクト比に対しても良好なステップカバレッジ
の成膜が行え、ボイドの発生を抑制することができ、微
細な配線等の加工プロセスに有利なめっき方法を提供す
ることができる。そして、これを半導体装置に適用する
ことにより、被着性及び被着強度の高いめっき構造と共
に、上記めっき方法と同様な効果が奏せられる半導体装
置の製造方法及び半導体装置を提供することができる。
【図１】本発明の実施の形態１によるめっきのプロセス
を示す要部の断面図である。
を示す要部の断面図である。
【図２】同、本発明の実施の形態１によるめっきの他の
プロセスを示す要部の断面図である。
プロセスを示す要部の断面図である。
【図３】同、本発明の実施の形態１によるめっきの更に
他のプロセスを示す要部の断面図である。
他のプロセスを示す要部の断面図である。
【図４】同、実施の形態２によるめっきのプロセスを示
す要部の断面図である。
す要部の断面図である。
【図５】同、実施の形態２によるめっきの他のプロセス
を示す要部の断面図である。
を示す要部の断面図である。
【図６】同、実施の形態１、２による無電解めっき時間
と膜厚増加の関係を示すグラフである。
と膜厚増加の関係を示すグラフである。
【図７】従来例による無電解めっきのプロセスとそのめ
っき層を示す断面図である。
っき層を示す断面図である。
１…半導体基板、１０…基板、１１…下層絶縁膜、１
２、２２…配線溝、１３、２４…バリア層、１４…配
線、１５…第１の絶縁膜、１６、１９、３１…窒化シリ
コン膜、１７、２０、３２…酸化シリコン膜、１８…第
２の絶縁膜、２１…接続孔、２３…凹部、２５、２８…
第１のシード層、２６、２９…第２のシード層、２７…
別のシード層、３０…プラグ、３３…第２の配線、３３
Ａ…埋め込み銅、４１…開口部
２、２２…配線溝、１３、２４…バリア層、１４…配
線、１５…第１の絶縁膜、１６、１９、３１…窒化シリ
コン膜、１７、２０、３２…酸化シリコン膜、１８…第
２の絶縁膜、２１…接続孔、２３…凹部、２５、２８…
第１のシード層、２６、２９…第２のシード層、２７…
別のシード層、３０…プラグ、３３…第２の配線、３３
Ａ…埋め込み銅、４１…開口部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/288 Ｈ０１Ｌ 21/288 Ｚ Ｅ 21/768 21/90 Ａ (72)発明者 駒井 尚紀 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 4K022 AA02 AA37 AA41 BA08 CA28 DA01 4K024 AA09 AB17 BA15 BB12 BC10 DB10 GA01 GA16 4K044 AA11 AA13 AB10 BA06 BB03 BC05 CA16 CA18 4M104 BB14 BB17 BB30 BB32 BB33 CC01 DD08 DD16 DD17 DD23 DD34 DD37 DD43 DD52 DD53 DD75 FF17 FF18 FF22 GG13 HH08 HH13 5F033 HH11 HH13 HH14 HH18 HH21 HH32 HH33 HH34 JJ11 JJ13 JJ14 JJ18 JJ21 JJ32 JJ33 JJ34 KK11 KK18 KK21 KK32 KK33 KK34 MM02 MM12 MM13 NN06 NN07 PP06 PP15 PP19 PP27 PP28 PP33 QQ09 QQ12 QQ16 QQ25 QQ28 QQ48 QQ94 RR04 RR06 SS15 TT02 XX02 XX04 XX12
Claims (44)
- 【請求項１】 無電解めっき液中で被めっき面に所定の
金属の電解めっきを行い、この電解めっきによりシード
層を形成する工程を有する、めっき方法。 - 【請求項２】 絶縁層の凹部にめっきを施すに際し、前
記凹部を含む前記絶縁層上に形成されたバリア層上に、
前記無電解めっき液中で銅の電解めっきを行い、銅から
なる前記シード層としての第１のシード層を形成する、
請求項１に記載しためっき方法。 - 【請求項３】 前記シード層を形成後に、前記無電解め
っき液中で連続して銅の無電解めっきを行い、前記第１
のシード層上に銅からなる第２のシード層を形成する、
請求項２に記載しためっき方法。 - 【請求項４】 前記第２のシード層を形成後に、前記無
電解めっき液中での銅の無電解めっきにより、前記第２
のシード層が形成された前記凹部に銅を埋め込む、請求
項３に記載しためっき方法。 - 【請求項５】 前記第２のシード層を形成後に、銅の電
解めっきにより、前記第２のシード層が形成された前記
凹部に銅を埋め込む、請求項３に記載しためっき方法。 - 【請求項６】 前記シード層下に、物理蒸着法によって
予め別のシード層を形成しておく、請求項１に記載した
めっき方法。 - 【請求項７】 絶縁層の凹部にめっきを施すに際し、前
記凹部を含む前記絶縁層上に形成されたバリア層上に、
前記物理蒸着法によって銅による前記別のシード層を形
成する工程と、前記無電解めっき液中で銅の電解めっき
を行い、前記別のシード層上に銅からなる前記第１のシ
ード層を形成する工程とを有する、請求項６に記載した
めっき方法。 - 【請求項８】 前記第１のシード層を形成後に、前記無
電解めっき液中で連続して銅の無電解めっきを行い、前
記第１のシード層上に銅からなる第２のシード層を形成
する、請求項７に記載しためっき方法。 - 【請求項９】 前記第２のシード層を形成後に、前記無
電解めっき液中での銅の無電解めっきにより、前記第２
のシード層が形成された前記凹部に銅を埋め込む、請求
項８に記載しためっき方法。 - 【請求項１０】 前記第２のシード層を形成後に、銅の
電解めっきにより、前記第２のシード層が形成された前
記凹部に銅を埋め込む、請求項８に記載しためっき方
法。 - 【請求項１１】 前記バリア層に、窒化タンタル、窒化
チタン、窒化タングステン等の窒化物、又はタンタル、
チタン等の高融点金属を用いる、請求項２又は７に記載
しためっき方法。 - 【請求項１２】 無電解めっき液中で半導体基体上の被
めっき面に所定の金属の電解めっきを行い、この電解め
っきによりシード層を形成する工程を有する、半導体装
置の製造方法。 - 【請求項１３】 前記半導体基体上に形成した絶縁層の
凹部にめっきを施すに際し、前記凹部を含む前記絶縁層
上に形成されたバリア層上に、前記無電解めっき液中で
銅の電解めっきを行い、銅からなる前記シード層として
の第１のシード層を形成する、請求項１２に記載した半
導体装置の製造方法。 - 【請求項１４】 前記シード層を形成後に、前記無電解
めっき液中で連続して銅の無電解めっきを行い、前記第
１のシード層上に銅からなる第２のシード層を形成す
る、請求項１３に記載した半導体装置の製造方法。 - 【請求項１５】 前記第２のシード層を形成後に、前記
無電解めっき液中での銅の無電解めっきにより、前記第
２のシード層が形成された前記凹部に銅を埋め込む、請
求項１４に記載した半導体装置の製造方法。 - 【請求項１６】 前記第２のシード層を形成後に、銅の
電解めっきにより、前記第２のシード層が形成された前
記凹部に銅を埋め込む、請求項１４に記載した半導体装
置の製造方法。 - 【請求項１７】 前記シード層下に、物理蒸着法によっ
て予め別のシード層を形成しておく、請求項１２に記載
した半導体装置の製造方法。 - 【請求項１８】 前記半導体基体上に形成した絶縁層の
凹部にめっきを施すに際し、前記凹部を含む前記絶縁層
上に形成されたバリア層上に、前記物理蒸着法によって
銅による前記別のシード層を形成する工程と、前記無電
解めっき液中で銅の電解めっきを行い、前記別のシード
層上に銅からなる前記第１のシード層を形成する工程と
を有する、請求項１７に記載した半導体装置の製造方
法。 - 【請求項１９】 前記第１のシード層を形成後に、前記
無電解めっき液中で連続して銅の無電解めっきを行い、
前記第１のシード層上に銅からなる第２のシード層を形
成する、請求項１８に記載した半導体装置の製造方法。 - 【請求項２０】 前記第２のシード層を形成後に、前記
無電解めっき液中での銅の無電解めっきにより、前記第
２のシード層が形成された前記凹部に銅を埋め込む、請
求項１９に記載した半導体装置の製造方法。 - 【請求項２１】 前記第２のシード層を形成後に、銅の
電解めっきにより、前記第２のシード層が形成された前
記凹部に銅を埋め込む、請求項１９に記載した半導体装
置の製造方法。 - 【請求項２２】 前記バリア層に、窒化タンタル、窒化
チタン、窒化タングステン等の窒化物、又はタンタル、
チタン等の高融点金属を用いる、請求項１３又は１８に
記載した半導体装置の製造方法。 - 【請求項２３】 被めっき面に形成された電解めっき層
と、この電解めっき層をシード層としてその上に形成さ
れた無電解めっき層とを有する、めっき構造。 - 【請求項２４】 絶縁層の凹部に施されためっき構造で
あって、前記凹部を含む前記絶縁層上に形成されたバリ
ア層上に、銅の前記電解めっき層が前記シード層として
の第１のシード層を形成されている、請求項２３に記載
しためっき構造。 - 【請求項２５】 前記第１のシード層上に銅の前記無電
解めっき層が第２のシード層として形成されている、請
求項２４に記載しためっき構造。 - 【請求項２６】 銅の無電解めっきにより、前記第２の
シード層が形成された前記凹部に銅が埋め込まれてい
る、請求項２５に記載しためっき構造。 - 【請求項２７】 銅の電解めっきにより、前記第２のシ
ード層が形成された前記凹部に銅が埋め込まれている、
請求項２５に記載しためっき構造。 - 【請求項２８】 前記シード層下に、物理蒸着法によっ
て予め別のシード層が形成されている、請求項２３に記
載しためっき構造。 - 【請求項２９】 絶縁層の凹部に被されためっき構造で
あって、前記凹部を含む前記絶縁層上に形成されたバリ
ア層上に、銅の電解めっき層が前記シード層としての第
１のシード層を形成されている、請求項２８に記載した
めっき構造。 - 【請求項３０】 前記第１のシード層上に銅の前記無電
解めっき層が第２のシード層として形成されている、請
求項２９に記載しためっき構造。 - 【請求項３１】 銅の無電解めっきにより、前記第２の
シード層が形成された前記凹部に銅が埋め込まれてい
る、請求項３０に記載しためっき構造。 - 【請求項３２】 銅の電解めっきにより、前記第２のシ
ード層が形成された前記凹部に銅が埋め込まれている、
請求項３０に記載しためっき構造。 - 【請求項３３】 前記バリア層に、窒化タンタル、窒化
チタン、窒化タングステン等の窒化物、又はタンタル、
チタン等の高融点金属が用いられている、請求項２４又
は２９に記載しためっき構造。 - 【請求項３４】 半導体基体上の被めっき面に形成され
た電解めっき層と、この電解めっき層をシード層として
その上に形成された無電解めっき層とを有する、半導体
装置。 - 【請求項３５】 前記半導体基体上に形成された絶縁層
の凹部に施されためっき構造であって、前記凹部を含む
前記絶縁層上に形成されたバリア層上に、銅の前記電解
めっき層が前記シード層としての第１のシード層を形成
されている、請求項３４に記載した半導体装置。 - 【請求項３６】 前記第１のシード層上に銅の前記無電
解めっき層が第２のシード層として形成されている、請
求項３５に記載した半導体装置。 - 【請求項３７】 銅の無電解めっきにより、前記第２の
シード層が形成された前記凹部に銅が埋め込まれてい
る、請求項３６に記載した半導体装置。 - 【請求項３８】 銅の電解めっきにより、前記第２のシ
ード層が形成された前記凹部に銅が埋め込まれている、
請求項３６に記載した半導体装置。 - 【請求項３９】 前記シード層下に、物理蒸着法によっ
て予め別のシード層が形成されている、請求項３４に記
載した半導体装置。 - 【請求項４０】 前記半導体基体上に形成された絶縁層
の凹部に施されためっき構造であって、前記凹部を含む
前記絶縁層上に形成されたバリア層上に、銅の電解めっ
き層が前記シード層としての第１のシード層を形成され
ている、請求項３９に記載した半導体装置。 - 【請求項４１】 前記第１のシード層上に銅の前記無電
解めっき層が第２のシード層として形成されている、請
求項４０に記載した半導体装置。 - 【請求項４２】 銅の無電解めっきにより、前記第２の
シード層が形成された前記凹部に銅が埋め込まれてい
る、請求項４１に記載した半導体装置。 - 【請求項４３】 銅の電解めっきにより、前記第２のシ
ード層が形成された前記凹部に銅が埋め込まれている、
請求項４１に記載した半導体装置。 - 【請求項４４】 前記バリア層に、窒化タンタル、窒化
チタン、窒化タングステン等の窒化物、又はタンタル、
チタン等の高融点金属が用いられている、請求項３５又
は４０に記載した半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000235481A JP2002053971A (ja) | 2000-08-03 | 2000-08-03 | めっき方法及びめっき構造、並びに半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000235481A JP2002053971A (ja) | 2000-08-03 | 2000-08-03 | めっき方法及びめっき構造、並びに半導体装置の製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002053971A true JP2002053971A (ja) | 2002-02-19 |
Family
ID=18727682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000235481A Pending JP2002053971A (ja) | 2000-08-03 | 2000-08-03 | めっき方法及びめっき構造、並びに半導体装置の製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002053971A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004029328A1 (ja) * | 2002-09-27 | 2004-04-08 | Tokyo Electron Limited | 無電解メッキ方法 |
| DE10323905A1 (de) * | 2003-05-26 | 2005-01-05 | Infineon Technologies Ag | Verfahren zur Erzeugung von ultradünnen homogenen Metallschichten |
| JP2006513325A (ja) * | 2003-01-23 | 2006-04-20 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 触媒を用いた無電解めっきによりパターン化された絶縁体上に金属層を形成する方法 |
| JP2007525836A (ja) * | 2004-02-12 | 2007-09-06 | レール・リキード−ソシエテ・アノニム・ア・ディレクトワール・エ・コンセイユ・ドゥ・スールベイランス・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード | 化学機械平坦化の後洗浄用の改良されたアルカリ化学製品 |
| KR100788279B1 (ko) * | 2006-09-20 | 2008-01-02 | 재단법인서울대학교산학협력재단 | 구리 무전해 도금에서의 단차평탄화 방법 |
| JP2010275572A (ja) * | 2009-05-26 | 2010-12-09 | Jx Nippon Mining & Metals Corp | 貫通シリコンビアを有するめっき物及びその形成方法 |
| WO2011034089A1 (ja) * | 2009-09-18 | 2011-03-24 | 株式会社アルバック | 成膜方法 |
| JP2011513983A (ja) * | 2008-03-07 | 2011-04-28 | 東京エレクトロン株式会社 | 滑らかで凝集しないＣｕシード層を用いた気泡の存在しない凹部のＣｕ充填体 |
| JP2015021188A (ja) * | 2013-07-17 | 2015-02-02 | 毅嘉科技股▲ふん▼有限公司 | 前駆基板の製造方法、フレキシブルプリント配線基板の製造方法及び前駆基板 |
| JP2015128174A (ja) * | 2002-05-17 | 2015-07-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2000
- 2000-08-03 JP JP2000235481A patent/JP2002053971A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015128174A (ja) * | 2002-05-17 | 2015-07-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9847355B2 (en) | 2002-05-17 | 2017-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Silicon nitride film, and semiconductor device |
| WO2004029328A1 (ja) * | 2002-09-27 | 2004-04-08 | Tokyo Electron Limited | 無電解メッキ方法 |
| JP2006513325A (ja) * | 2003-01-23 | 2006-04-20 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 触媒を用いた無電解めっきによりパターン化された絶縁体上に金属層を形成する方法 |
| DE10323905A1 (de) * | 2003-05-26 | 2005-01-05 | Infineon Technologies Ag | Verfahren zur Erzeugung von ultradünnen homogenen Metallschichten |
| JP2007525836A (ja) * | 2004-02-12 | 2007-09-06 | レール・リキード−ソシエテ・アノニム・ア・ディレクトワール・エ・コンセイユ・ドゥ・スールベイランス・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード | 化学機械平坦化の後洗浄用の改良されたアルカリ化学製品 |
| KR100788279B1 (ko) * | 2006-09-20 | 2008-01-02 | 재단법인서울대학교산학협력재단 | 구리 무전해 도금에서의 단차평탄화 방법 |
| JP2011513983A (ja) * | 2008-03-07 | 2011-04-28 | 東京エレクトロン株式会社 | 滑らかで凝集しないＣｕシード層を用いた気泡の存在しない凹部のＣｕ充填体 |
| JP2010275572A (ja) * | 2009-05-26 | 2010-12-09 | Jx Nippon Mining & Metals Corp | 貫通シリコンビアを有するめっき物及びその形成方法 |
| WO2011034089A1 (ja) * | 2009-09-18 | 2011-03-24 | 株式会社アルバック | 成膜方法 |
| JPWO2011034089A1 (ja) * | 2009-09-18 | 2013-02-14 | 株式会社アルバック | 成膜方法 |
| JP2015021188A (ja) * | 2013-07-17 | 2015-02-02 | 毅嘉科技股▲ふん▼有限公司 | 前駆基板の製造方法、フレキシブルプリント配線基板の製造方法及び前駆基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4055319B2 (ja) | 半導体装置の製造方法 | |
| TWI406361B (zh) | 於互連應用中形成可靠介層接觸之結構及方法 | |
| JP3979791B2 (ja) | 半導体装置およびその製造方法 | |
| US7737028B2 (en) | Selective ruthenium deposition on copper materials | |
| US20050014359A1 (en) | Semiconductor device manufacturing method | |
| JP2004031586A5 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2005513813A (ja) | 基板上に半導体集積回路用銅配線を形成する方法 | |
| TWI260740B (en) | Semiconductor device with low-resistance inlaid copper/barrier interconnects and method for manufacturing the same | |
| US20100295182A1 (en) | Semiconductor device and method for manufacturing the same | |
| US6951816B2 (en) | Method of forming a metal layer over patterned dielectric by electroless deposition using a catalyst | |
| JP2002053971A (ja) | めっき方法及びめっき構造、並びに半導体装置の製造方法及び半導体装置 | |
| KR101069630B1 (ko) | 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법 | |
| JP2000156406A (ja) | 半導体装置およびその製造方法 | |
| JP2001053077A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3820329B2 (ja) | 半導体基板のめっき方法 | |
| US6875260B2 (en) | Copper activator solution and method for semiconductor seed layer enhancement | |
| US6555171B1 (en) | Cu/Sn/Pd activation of a barrier layer for electroless CU deposition | |
| JP2001144089A (ja) | 半導体装置の製造方法 | |
| JP3542326B2 (ja) | 多層配線構造の製造方法 | |
| JP5214092B2 (ja) | 触媒を用いた無電解めっきによりパターン化された絶縁体上に金属層を形成する方法 | |
| JP2001135721A (ja) | 半導体装置およびその製造方法 | |
| JP2001338927A (ja) | 半導体装置の製造方法 | |
| KR20070066298A (ko) | 반도체 소자의 금속배선 및 그의 제조방법 | |
| JP2001110808A (ja) | 半導体装置の製造方法 | |
| JP2007027177A (ja) | 半導体装置の製造方法 |