JP2001338927A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001338927A JP2001338927A JP2000157544A JP2000157544A JP2001338927A JP 2001338927 A JP2001338927 A JP 2001338927A JP 2000157544 A JP2000157544 A JP 2000157544A JP 2000157544 A JP2000157544 A JP 2000157544A JP 2001338927 A JP2001338927 A JP 2001338927A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- metal film
- copper
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cleaning By Liquid Or Steam (AREA)
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 電解研磨によって溝に金属膜を残して溝配線
を形成した後、金属膜表面に形成される窒化膜からなる
酸化防止膜の密着性を確保して、配線抵抗の上昇、エレ
クトロマイグレーション特性が悪化等の信頼性上の問題
を解決する。 【解決手段】 絶縁膜１２に形成した凹部１３に埋め込
むとともに絶縁膜１２上に形成した金属膜２２を電解研
磨した後、絶縁膜１２上の余分な金属膜２２を除去して
凹部１３を埋め込む状態に金属膜２２を残す工程と、凹
部１３を埋め込んだ金属膜２２表面に生成している酸化
膜１６を除去する工程と、金属膜２２を被覆する状態に
金属酸化防止膜１８を成膜する工程とを備えている。
を形成した後、金属膜表面に形成される窒化膜からなる
酸化防止膜の密着性を確保して、配線抵抗の上昇、エレ
クトロマイグレーション特性が悪化等の信頼性上の問題
を解決する。 【解決手段】 絶縁膜１２に形成した凹部１３に埋め込
むとともに絶縁膜１２上に形成した金属膜２２を電解研
磨した後、絶縁膜１２上の余分な金属膜２２を除去して
凹部１３を埋め込む状態に金属膜２２を残す工程と、凹
部１３を埋め込んだ金属膜２２表面に生成している酸化
膜１６を除去する工程と、金属膜２２を被覆する状態に
金属酸化防止膜１８を成膜する工程とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、詳しくは電解研磨を用いた溝配線形成技術
を備えた半導体装置の製造方法に関する。
方法に関し、詳しくは電解研磨を用いた溝配線形成技術
を備えた半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来のＬＳＩの配線材料としてはアルミ
ニウム合金が広く用いられてきた。しかしながら、ＬＳ
Ｉの微細化、高速化の要求が高まるにつれて、アルミニ
ウム合金配線では十分な性能（高信頼性化、低抵抗化）
の確保が難しくなってきている。この対策として、アル
ミニウム合金よりもエレクトロマイグレーション耐性に
優れ、かつ低抵抗である銅配線技術が注目され、すでに
一部の半導体装置に導入されている。
ニウム合金が広く用いられてきた。しかしながら、ＬＳ
Ｉの微細化、高速化の要求が高まるにつれて、アルミニ
ウム合金配線では十分な性能（高信頼性化、低抵抗化）
の確保が難しくなってきている。この対策として、アル
ミニウム合金よりもエレクトロマイグレーション耐性に
優れ、かつ低抵抗である銅配線技術が注目され、すでに
一部の半導体装置に導入されている。
【０００３】銅配線形成では、一般に銅のドライエッチ
ングが容易ではないため、溝配線による方法が有望視さ
れている。溝配線は、例えば酸化シリコンからなる層間
絶縁膜に予め所定の溝を形成し、その溝に配線材料を埋
め込んだ後、余剰の配線材料を例えば化学的機械研磨
（以下ＣＭＰという、ＣＭＰはChemical Mechanical Po
lishingの略）を用いて除去することによって、溝内に
形成される。
ングが容易ではないため、溝配線による方法が有望視さ
れている。溝配線は、例えば酸化シリコンからなる層間
絶縁膜に予め所定の溝を形成し、その溝に配線材料を埋
め込んだ後、余剰の配線材料を例えば化学的機械研磨
（以下ＣＭＰという、ＣＭＰはChemical Mechanical Po
lishingの略）を用いて除去することによって、溝内に
形成される。
【０００４】溝配線法における配線材料の埋め込み方法
としては、電解めっき法、化学的気相成長（以下ＣＶＤ
という、ＣＶＤはChemical Vapor Deposition の略）
法、スパッタリングとリフロー法、高圧リフロー法、無
電解めっき等が検討されている。成膜速度や成膜コス
ト、形成される金属材料の純度、密着性などの観点か
ら、現在では電解めっき法が半導体装置の製造方法に用
いられている。
としては、電解めっき法、化学的気相成長（以下ＣＶＤ
という、ＣＶＤはChemical Vapor Deposition の略）
法、スパッタリングとリフロー法、高圧リフロー法、無
電解めっき等が検討されている。成膜速度や成膜コス
ト、形成される金属材料の純度、密着性などの観点か
ら、現在では電解めっき法が半導体装置の製造方法に用
いられている。
【０００５】電解めっき法により溝および接続孔に配線
材料として銅を埋め込むプロセスの一例を以下に説明す
る。まず、スパッタリングによって、窒化タンタル（Ｔ
ａＮ）を例えば３０ｎｍの厚さに成膜する。この窒化タ
ンタル膜は銅が酸化シリコン膜からなる層間絶縁膜に拡
散するのを防止するためのバリア層として機能する。次
にスパッタリングによって銅膜を例えば１５０ｎｍの厚
さに成膜する。この銅膜は、電解めっきによって銅を成
長させる際にシード層として機能する。次いで電解めっ
きによって溝内に銅を成長させて埋め込む。
材料として銅を埋め込むプロセスの一例を以下に説明す
る。まず、スパッタリングによって、窒化タンタル（Ｔ
ａＮ）を例えば３０ｎｍの厚さに成膜する。この窒化タ
ンタル膜は銅が酸化シリコン膜からなる層間絶縁膜に拡
散するのを防止するためのバリア層として機能する。次
にスパッタリングによって銅膜を例えば１５０ｎｍの厚
さに成膜する。この銅膜は、電解めっきによって銅を成
長させる際にシード層として機能する。次いで電解めっ
きによって溝内に銅を成長させて埋め込む。
【０００６】次いで、配線を形成するために層間絶縁膜
上の余分な銅を除去する。その除去方法としては、一般
的にＣＭＰが用いられている。また、ＣＭＰに変わる方
法として、電解メッキ後に電解研磨によってエッチバッ
クする方法が提案されている。電解研磨は、金属表面を
特殊溶液中で陽極溶解して平滑な光沢面を形成する研磨
方法である。電解研磨は、今まではアルミニウム、ステ
ンレス鋼に関して、主にバリ取りや表面光沢化、また銅
や銅合金などにはメッキ前処理として用いられてきた。
上の余分な銅を除去する。その除去方法としては、一般
的にＣＭＰが用いられている。また、ＣＭＰに変わる方
法として、電解メッキ後に電解研磨によってエッチバッ
クする方法が提案されている。電解研磨は、金属表面を
特殊溶液中で陽極溶解して平滑な光沢面を形成する研磨
方法である。電解研磨は、今まではアルミニウム、ステ
ンレス鋼に関して、主にバリ取りや表面光沢化、また銅
や銅合金などにはメッキ前処理として用いられてきた。
【０００７】また、銅や銅合金等の金属に対しては、め
っきの前処理として電解研磨が用いられてきた。電解研
磨を行なうと、陽極側では溶解した金属イオン濃度の高
い高粘度層が数μｍ〜数十μｍの厚さに形成される。こ
の高粘度層の薄い部分、すなわち被研磨面の凸部におい
ては電流が多く流れるため研磨が促進される。一方、高
粘度層の厚い部分、すなわち被研磨面の凹部においては
流れる電流が少なくなるため研磨が抑制される。その結
果、電解研磨は自己平坦化機能を持つ。また、電解研磨
時において、研磨表面は生成と溶解とを繰り返す１０ｎ
ｍ程度の酸化膜が形成される。この酸化膜にはミクロな
ポアーが多数かつ無秩序に発生するため、そのポアーを
通じて金属イオンが溶出するため、よりミクロな平坦化
が成される。
っきの前処理として電解研磨が用いられてきた。電解研
磨を行なうと、陽極側では溶解した金属イオン濃度の高
い高粘度層が数μｍ〜数十μｍの厚さに形成される。こ
の高粘度層の薄い部分、すなわち被研磨面の凸部におい
ては電流が多く流れるため研磨が促進される。一方、高
粘度層の厚い部分、すなわち被研磨面の凹部においては
流れる電流が少なくなるため研磨が抑制される。その結
果、電解研磨は自己平坦化機能を持つ。また、電解研磨
時において、研磨表面は生成と溶解とを繰り返す１０ｎ
ｍ程度の酸化膜が形成される。この酸化膜にはミクロな
ポアーが多数かつ無秩序に発生するため、そのポアーを
通じて金属イオンが溶出するため、よりミクロな平坦化
が成される。
【０００８】
【発明が解決しようとする課題】電解研磨では、研磨表
面に極薄い酸化膜の形成と消失とが起こっている。つま
り、図２の（１）に示すように、電解研磨後、絶縁膜１
１１の配線溝１１２に埋め込まれた金属配線１２１表面
には極薄い金属酸化物１３１が形成されていることにな
る。このように、金属配線１２１上に金属酸化膜１３１
が存在すると、図２の（２）に示すように、金属配線１
２１上に窒化シリコン膜のような窒化膜からなるキャッ
プ層１２６を形成した際に、そのキャップ層１２６が剥
がれやすくなる。また、金属酸化膜１３１が存在した状
態で金属配線１２１を形成すると、配線抵抗が上昇す
る、エレクトロマイグレーション特性が悪化する等の信
頼性上の問題が発生する。
面に極薄い酸化膜の形成と消失とが起こっている。つま
り、図２の（１）に示すように、電解研磨後、絶縁膜１
１１の配線溝１１２に埋め込まれた金属配線１２１表面
には極薄い金属酸化物１３１が形成されていることにな
る。このように、金属配線１２１上に金属酸化膜１３１
が存在すると、図２の（２）に示すように、金属配線１
２１上に窒化シリコン膜のような窒化膜からなるキャッ
プ層１２６を形成した際に、そのキャップ層１２６が剥
がれやすくなる。また、金属酸化膜１３１が存在した状
態で金属配線１２１を形成すると、配線抵抗が上昇す
る、エレクトロマイグレーション特性が悪化する等の信
頼性上の問題が発生する。
【０００９】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の製造方法である。
決するためになされた半導体装置の製造方法である。
【００１０】本発明の半導体装置の製造方法は、絶縁膜
に形成した凹部に埋め込むとともに前記絶縁膜上に形成
した金属膜を電解研磨して、前記絶縁膜上の余分な前記
金属膜を除去して前記凹部を埋め込む状態に前記金属膜
を残す工程と、前記凹部を埋め込んだ前記金属膜表面に
生成している酸化膜を除去する工程と、前記金属膜を被
覆する状態に金属酸化防止膜を成膜する工程とを備えて
いる。
に形成した凹部に埋め込むとともに前記絶縁膜上に形成
した金属膜を電解研磨して、前記絶縁膜上の余分な前記
金属膜を除去して前記凹部を埋め込む状態に前記金属膜
を残す工程と、前記凹部を埋め込んだ前記金属膜表面に
生成している酸化膜を除去する工程と、前記金属膜を被
覆する状態に金属酸化防止膜を成膜する工程とを備えて
いる。
【００１１】上記半導体装置の製造方法では、電解研磨
後に凹部に埋め込まれた金属膜表面に形成された酸化膜
を除去してから、金属酸化防止膜を形成することから、
金属酸化防止膜が窒化膜もしくは炭化膜で形成されてい
ても、金属膜表面に対する金属酸化防止膜の密着性が確
保される。
後に凹部に埋め込まれた金属膜表面に形成された酸化膜
を除去してから、金属酸化防止膜を形成することから、
金属酸化防止膜が窒化膜もしくは炭化膜で形成されてい
ても、金属膜表面に対する金属酸化防止膜の密着性が確
保される。
【００１２】
【発明の実施の形態】本発明の半導体装置の製造方法に
係る第１の実施の形態を、図１の製造工程断面図によっ
て説明する。
係る第１の実施の形態を、図１の製造工程断面図によっ
て説明する。
【００１３】図１の（１）に示すように、基板（例えば
半導体基板）１１に所定の素子、配線等（図示せず）を
形成した後、基板１１上に絶縁膜（例えば層間絶縁膜）
１２を形成する。次いでリソグラフィー技術により所定
の位置に開口部を設けたレジスタパターン（図示せず）
を形成した後、そのレジスタパターンをエッチングマス
クに用いて、絶縁膜１２に凹部（例えば配線溝）１３を
形成する。その後、上記レジストパターンを除去する。
以下、凹部を配線溝として説明する。
半導体基板）１１に所定の素子、配線等（図示せず）を
形成した後、基板１１上に絶縁膜（例えば層間絶縁膜）
１２を形成する。次いでリソグラフィー技術により所定
の位置に開口部を設けたレジスタパターン（図示せず）
を形成した後、そのレジスタパターンをエッチングマス
クに用いて、絶縁膜１２に凹部（例えば配線溝）１３を
形成する。その後、上記レジストパターンを除去する。
以下、凹部を配線溝として説明する。
【００１４】次いで、例えばＣＶＤ法によって、配線溝
１３の内面を含む絶縁膜１２上バリア層１４を例えば窒
化タングステン膜で形成する。この窒化タングステン膜
の成膜条件の一例としては、原料ガスに六フッ化タング
ステン（ＷＦ6 ）と窒素（Ｎ 2 ）と水素（Ｈ2 ）との混
合ガスを用い、その流量を０．２５ｍｌ／ｍｉｎ、成膜
温度を３００℃〜４００℃の範囲に設定した。
１３の内面を含む絶縁膜１２上バリア層１４を例えば窒
化タングステン膜で形成する。この窒化タングステン膜
の成膜条件の一例としては、原料ガスに六フッ化タング
ステン（ＷＦ6 ）と窒素（Ｎ 2 ）と水素（Ｈ2 ）との混
合ガスを用い、その流量を０．２５ｍｌ／ｍｉｎ、成膜
温度を３００℃〜４００℃の範囲に設定した。
【００１５】続いて、例えばＰＶＤ（Physical Vapor D
eposition ）法（例えばスパッタリング）によって、電
解めっきのシード層２１を銅膜で形成する。この銅膜の
成膜条件の一例としては、スパッタリング装置のＤＣパ
ワーを１２ｋＷ、プロセスガスにアルゴン（Ａｒ）を用
い、その流量を５０ｃｍ3 ／ｍｉｎ、成膜雰囲気の圧力
を０．２Ｐａ、成膜温度を1００℃に設定した。
eposition ）法（例えばスパッタリング）によって、電
解めっきのシード層２１を銅膜で形成する。この銅膜の
成膜条件の一例としては、スパッタリング装置のＤＣパ
ワーを１２ｋＷ、プロセスガスにアルゴン（Ａｒ）を用
い、その流量を５０ｃｍ3 ／ｍｉｎ、成膜雰囲気の圧力
を０．２Ｐａ、成膜温度を1００℃に設定した。
【００１６】次に、電解めっきによって、上記シード層
２１上に銅を例えば１．０μｍの厚さに堆積して、上記
配線溝１３を完全に埋め込む配線材料となる金属膜２２
を形成する。上記電解めっき条件の一例としては、めっ
き液に硫酸銅系銅電解めっき液を用い、めっき電流値を
２．８３Ａ，めっき時間を１μｍ成膜するのに４分３０
秒、めっき液の温度を１８℃に設定した。
２１上に銅を例えば１．０μｍの厚さに堆積して、上記
配線溝１３を完全に埋め込む配線材料となる金属膜２２
を形成する。上記電解めっき条件の一例としては、めっ
き液に硫酸銅系銅電解めっき液を用い、めっき電流値を
２．８３Ａ，めっき時間を１μｍ成膜するのに４分３０
秒、めっき液の温度を１８℃に設定した。
【００１７】次に、図１の（２）に示すように、電解研
磨によって、上記金属膜２２を研磨して、配線溝１３内
のみにバリア層１４を介して残した金属膜２２からなる
溝配線１５を形成する。上記電解研磨条件の一例として
は、研磨液にリン酸（比重１．６）を用い、電流密度を
５Ａ／ｄｍ2 〜２０Ａ／ｄｍ2 、研磨液温度を１５℃〜
２５℃、研磨時間を２分〜５分に設定した。上記電解研
磨では、フィールド上の金属膜２２は完全にかつほぼ均
一に除去される。その結果、基板１１のフィールド上に
はバリア層１４が残り、金属膜２２表面には１０ｎｍ程
度の厚さの酸化膜１６が形成される。
磨によって、上記金属膜２２を研磨して、配線溝１３内
のみにバリア層１４を介して残した金属膜２２からなる
溝配線１５を形成する。上記電解研磨条件の一例として
は、研磨液にリン酸（比重１．６）を用い、電流密度を
５Ａ／ｄｍ2 〜２０Ａ／ｄｍ2 、研磨液温度を１５℃〜
２５℃、研磨時間を２分〜５分に設定した。上記電解研
磨では、フィールド上の金属膜２２は完全にかつほぼ均
一に除去される。その結果、基板１１のフィールド上に
はバリア層１４が残り、金属膜２２表面には１０ｎｍ程
度の厚さの酸化膜１６が形成される。
【００１８】次に、図１の（３）に示すように、例えば
過酸化水素水を用いたスピン洗浄によって、上記金属膜
２２の除去によって露出されたバリア層１４（２点鎖線
で示す部分）を除去する。窒化タングステンからなるバ
リア層１４の除去条件の一例としては、リンス液に過酸
化水素水を用い、リンス時間を１分〜３分、リンス液温
度を１５℃〜４０℃に設定した。
過酸化水素水を用いたスピン洗浄によって、上記金属膜
２２の除去によって露出されたバリア層１４（２点鎖線
で示す部分）を除去する。窒化タングステンからなるバ
リア層１４の除去条件の一例としては、リンス液に過酸
化水素水を用い、リンス時間を１分〜３分、リンス液温
度を１５℃〜４０℃に設定した。
【００１９】このようにして、図１の（４）に示すよう
に、フィールド領域の絶縁膜１２が露出され、配線溝１
３にバリア層１４を介して金属膜２２が埋め込まれてな
る溝配線１５が形成される。
に、フィールド領域の絶縁膜１２が露出され、配線溝１
３にバリア層１４を介して金属膜２２が埋め込まれてな
る溝配線１５が形成される。
【００２０】さらに、溝配線１５上の酸化膜１６〔前記
図１の（３）参照〕を除去する。この酸化膜１６を除去
する薬液としては、例えば、シュウ酸ベースの酸素を含
まない酸〔一例としてＣＭＰ−ＭＯ１（商品名）〕、塩
酸水溶液（例えば、水：塩酸＝１００：１）、シュウ酸
（例えば、２０ｇ／Ｌ）、水酸化アンモニウム（例え
ば、１００ｇ／Ｌ）と塩化アンモニウム（例えば、８０
ｇ／Ｌ）との混合液、もしくはシアン化カリウム（例え
ば、５０ｇ／Ｌ）を用いることができる。
図１の（３）参照〕を除去する。この酸化膜１６を除去
する薬液としては、例えば、シュウ酸ベースの酸素を含
まない酸〔一例としてＣＭＰ−ＭＯ１（商品名）〕、塩
酸水溶液（例えば、水：塩酸＝１００：１）、シュウ酸
（例えば、２０ｇ／Ｌ）、水酸化アンモニウム（例え
ば、１００ｇ／Ｌ）と塩化アンモニウム（例えば、８０
ｇ／Ｌ）との混合液、もしくはシアン化カリウム（例え
ば、５０ｇ／Ｌ）を用いることができる。
【００２１】上記シュウ酸ベースの酸素を含まない酸を
用いた場合には、例えば、薬液の温度を１５℃〜４０℃
（例えば２５℃）とし、処理時間を１分〜２分する。
用いた場合には、例えば、薬液の温度を１５℃〜４０℃
（例えば２５℃）とし、処理時間を１分〜２分する。
【００２２】上記塩酸水溶液を用いた場合には、例え
ば、薬液の温度を１５℃〜４０℃（例えば２５℃）と
し、処理時間を１分〜２分する。
ば、薬液の温度を１５℃〜４０℃（例えば２５℃）と
し、処理時間を１分〜２分する。
【００２３】上記シュウ酸を用いた場合には、例えば、
薬液の温度を１５℃〜４０℃（例えば２５℃）とし、処
理時間を１分〜２分する。
薬液の温度を１５℃〜４０℃（例えば２５℃）とし、処
理時間を１分〜２分する。
【００２４】上記水酸化アンモニウム（例えば、１００
ｇ／Ｌ）と塩化アンモニウム（例えば、８０ｇ／Ｌ）と
の混合液を用いた場合には、例えば、薬液の温度を１５
℃〜４０℃（例えば２５℃）とし、処理時間を１分〜２
分する。
ｇ／Ｌ）と塩化アンモニウム（例えば、８０ｇ／Ｌ）と
の混合液を用いた場合には、例えば、薬液の温度を１５
℃〜４０℃（例えば２５℃）とし、処理時間を１分〜２
分する。
【００２５】上記シアン化カリウムを用いた場合には、
例えば、薬液の温度を１５℃〜４０℃（例えば２５℃）
とし、処理時間を１分〜２分する。
例えば、薬液の温度を１５℃〜４０℃（例えば２５℃）
とし、処理時間を１分〜２分する。
【００２６】その後、図１の（５）に示すように、無電
解メッキによって、溝配線１５上に選択的にコバルトタ
ングステンリン（ＣｏＷＰ）膜からなる金属酸化防止膜
１７を形成する。上記無電解メッキ条件の一例として
は、めっき液に、塩化コバルト（０．１０５ｍｏｌ／
ｌ）とグリシン（０．１６ｍｏｌ／ｌ）とタングステン
酸アンモニウム（０．０８４ｍｏｌ／ｌ）と次亜リン酸
アンモニウム（１．２ｍｏｌ／ｌ）とを用い、めっき液
温度を６０℃〜９０℃（例えば７０℃）、めっき時間を
１０秒〜２分（例えば１分）に設定した。
解メッキによって、溝配線１５上に選択的にコバルトタ
ングステンリン（ＣｏＷＰ）膜からなる金属酸化防止膜
１７を形成する。上記無電解メッキ条件の一例として
は、めっき液に、塩化コバルト（０．１０５ｍｏｌ／
ｌ）とグリシン（０．１６ｍｏｌ／ｌ）とタングステン
酸アンモニウム（０．０８４ｍｏｌ／ｌ）と次亜リン酸
アンモニウム（１．２ｍｏｌ／ｌ）とを用い、めっき液
温度を６０℃〜９０℃（例えば７０℃）、めっき時間を
１０秒〜２分（例えば１分）に設定した。
【００２７】または、図１の（６）に示すように、例え
ば、プラズマＣＶＤ法によって、絶縁膜１２上に上記溝
配線１５を被覆する窒化シリコン膜からなる金属酸化防
止膜１８を形成してもよい。上記窒化シリコン膜の成膜
条件の一例としては、原料ガスに、窒素（Ｎ2 ）（供給
流量を４０００ｃｍ3 ／ｍｉｎ）とモノシラン（ＳｉＨ
4 ）（供給流量を1０ｃｍ3 ／ｍｉｎ）とアンモニア
（ＮＨ3 ）（供給流量を３００ｃｍ3 ／ｍｉｎ）とを用
い、成膜雰囲気の圧力を６６５Ｐａ、ＲＦ電力を３５０
Ｗ、基板温度を３５０℃に設定した。
ば、プラズマＣＶＤ法によって、絶縁膜１２上に上記溝
配線１５を被覆する窒化シリコン膜からなる金属酸化防
止膜１８を形成してもよい。上記窒化シリコン膜の成膜
条件の一例としては、原料ガスに、窒素（Ｎ2 ）（供給
流量を４０００ｃｍ3 ／ｍｉｎ）とモノシラン（ＳｉＨ
4 ）（供給流量を1０ｃｍ3 ／ｍｉｎ）とアンモニア
（ＮＨ3 ）（供給流量を３００ｃｍ3 ／ｍｉｎ）とを用
い、成膜雰囲気の圧力を６６５Ｐａ、ＲＦ電力を３５０
Ｗ、基板温度を３５０℃に設定した。
【００２８】この金属酸化防止膜１８は、窒化シリコン
膜に限定されず、銅もしくは銅合金からなる配線材料膜
表面の酸化を防止することができる膜であればいかなる
絶縁膜であってもよく、例えば窒化シリコン膜以外の絶
縁性窒化膜もしくは炭化シリコン膜のような絶縁性炭化
膜であってもよい。例えば炭化シリコン膜を成膜条件の
一例としては、原料ガスにトリメチルシラン〔ＳｉＨ
（ＣＨ3 ）3 〕（供給流量を２７０ｃｍ3 ／ｍｉｎ）と
ヘリウム（Ｈｅ）（供給流量を５００ｃｍ3 ／ｍｉｎ）
とを用い、成膜雰囲気の圧力を１２００Ｐａ、ＲＦ電力
を４１５Ｗ、基板温度を３５０℃に設定した。
膜に限定されず、銅もしくは銅合金からなる配線材料膜
表面の酸化を防止することができる膜であればいかなる
絶縁膜であってもよく、例えば窒化シリコン膜以外の絶
縁性窒化膜もしくは炭化シリコン膜のような絶縁性炭化
膜であってもよい。例えば炭化シリコン膜を成膜条件の
一例としては、原料ガスにトリメチルシラン〔ＳｉＨ
（ＣＨ3 ）3 〕（供給流量を２７０ｃｍ3 ／ｍｉｎ）と
ヘリウム（Ｈｅ）（供給流量を５００ｃｍ3 ／ｍｉｎ）
とを用い、成膜雰囲気の圧力を１２００Ｐａ、ＲＦ電力
を４１５Ｗ、基板温度を３５０℃に設定した。
【００２９】
【発明の効果】以上、説明したように本発明の半導体装
置の製造方法によれば、電解研磨後に凹部に埋め込まれ
た金属膜表面に形成された酸化膜を除去した後、金属酸
化防止膜を形成するので、金属酸化防止膜が窒化膜もし
くは炭化膜で形成されていても、金属膜表面に対する金
属酸化防止膜の密着性を確保することができる。よっ
て、配線抵抗の上昇とエレクトロマイグレーション耐性
の劣化を防止できるとともに、銅配線と金属酸化防止膜
との密着性の低下を防止することができる。その結果、
低抵抗、かつエレクトロマイグレーション耐性に優れた
銅配線の性能を十分に引き出すことができる。
置の製造方法によれば、電解研磨後に凹部に埋め込まれ
た金属膜表面に形成された酸化膜を除去した後、金属酸
化防止膜を形成するので、金属酸化防止膜が窒化膜もし
くは炭化膜で形成されていても、金属膜表面に対する金
属酸化防止膜の密着性を確保することができる。よっ
て、配線抵抗の上昇とエレクトロマイグレーション耐性
の劣化を防止できるとともに、銅配線と金属酸化防止膜
との密着性の低下を防止することができる。その結果、
低抵抗、かつエレクトロマイグレーション耐性に優れた
銅配線の性能を十分に引き出すことができる。
【図１】本発明の半導体装置の製造方法に係る第１の実
施の形態を示す製造工程断面図である。
施の形態を示す製造工程断面図である。
【図２】課題の説明図である。
１２…絶縁膜、１３…凹部（配線溝）、２２…金属膜、
１６…酸化膜、１８…金属酸化防止膜
１６…酸化膜、１８…金属酸化防止膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/304 ６４７ Ｈ０１Ｌ 21/88 Ｒ 21/306 21/306 Ｄ 21/3063 Ｌ (72)発明者 鬼頭 英至 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 田口 充 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 3B201 AA01 BB82 BB88 BB96 BB99 CB15 CB22 CC01 3C059 AA02 AB01 HA03 5F033 HH07 HH11 HH12 HH34 MM01 MM05 MM12 MM13 PP04 PP09 PP15 PP27 PP28 QQ09 QQ19 QQ20 QQ46 QQ98 RR01 RR06 SS02 SS03 SS15 XX05 XX10 XX12 5F043 AA26 AA40 BB18 BB27 DD07 FF01 FF07 GG03
Claims (6)
- 【請求項１】 絶縁膜に形成した凹部に埋め込むととも
に前記絶縁膜上に形成した金属膜を電解研磨して、前記
絶縁膜上の余分な前記金属膜を除去して前記凹部を埋め
込む状態に前記金属膜を残す工程と、 前記凹部を埋め込んだ前記金属膜表面に生成している酸
化膜を除去する工程と、 前記金属膜を被覆する状態に金属酸化防止膜を成膜する
工程とを備えたことを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記金属酸化防止膜を窒化膜もしくは炭
化膜もしくはコバルトタングステンリン膜で形成するこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記酸化膜の除去は酸もしくは錯化剤を
用いて行なうことを特徴とする請求項１記載の半導体装
置の製造方法。 - 【請求項４】 前記金属膜が銅もしくは銅合金で形成さ
れている場合には、前記酸に、塩酸、フッ酸もしくはシ
ュウ酸を用いることを特徴とする請求項３記載の半導体
装置の製造方法。 - 【請求項５】 前記金属膜が銅もしくは銅合金で形成さ
れている場合には、前記錯化剤に、アンモニアもしくは
シアン化合物を含む溶液を用いることを特徴とする請求
項３記載の半導体装置の製造方法。 - 【請求項６】 前記金属膜は銅もしくは銅合金からな
り、 前記酸化膜の除去雰囲気は、大気中の酸素の分圧よりも
低い酸素分圧状態に保持されていることを特徴とする請
求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000157544A JP2001338927A (ja) | 2000-05-29 | 2000-05-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000157544A JP2001338927A (ja) | 2000-05-29 | 2000-05-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001338927A true JP2001338927A (ja) | 2001-12-07 |
Family
ID=18662161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000157544A Pending JP2001338927A (ja) | 2000-05-29 | 2000-05-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001338927A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003179000A (ja) * | 2001-12-12 | 2003-06-27 | Sony Corp | 半導体装置及びその製造方法 |
| WO2003079429A1 (en) * | 2002-03-15 | 2003-09-25 | Renesas Technology Corp. | Production method for semiconductor integrated circuit device |
| JP2003324189A (ja) * | 2002-05-01 | 2003-11-14 | Sony Corp | 固体撮像素子及び固体撮像装置、並びにこれらの製造方法 |
| WO2004049416A1 (ja) * | 2002-11-26 | 2004-06-10 | Hikaru Kobayashi | 半導体装置製造用基板の製造方法と半導体装置の製造方法及び半導体装置の製造装置の洗浄方法 |
| JP2007503115A (ja) * | 2003-08-19 | 2007-02-15 | マリンクロッド・ベイカー・インコーポレイテッド | マイクロエレクトロニクス用のストリッピングおよび洗浄組成物 |
| JP2009023019A (ja) * | 2007-07-18 | 2009-02-05 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
| CN108695246A (zh) * | 2017-04-04 | 2018-10-23 | 株式会社迪思科 | 加工方法 |
-
2000
- 2000-05-29 JP JP2000157544A patent/JP2001338927A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003179000A (ja) * | 2001-12-12 | 2003-06-27 | Sony Corp | 半導体装置及びその製造方法 |
| WO2003079429A1 (en) * | 2002-03-15 | 2003-09-25 | Renesas Technology Corp. | Production method for semiconductor integrated circuit device |
| JP2003324189A (ja) * | 2002-05-01 | 2003-11-14 | Sony Corp | 固体撮像素子及び固体撮像装置、並びにこれらの製造方法 |
| US7759712B2 (en) | 2002-05-01 | 2010-07-20 | Sony Corporation | Solid-state imaging device, solid-state imaging apparatus and methods for manufacturing the same |
| US8211740B2 (en) | 2002-05-01 | 2012-07-03 | Sony Corporation | Solid state imaging device having wirings with diffusion prevention film |
| WO2004049416A1 (ja) * | 2002-11-26 | 2004-06-10 | Hikaru Kobayashi | 半導体装置製造用基板の製造方法と半導体装置の製造方法及び半導体装置の製造装置の洗浄方法 |
| JP2007503115A (ja) * | 2003-08-19 | 2007-02-15 | マリンクロッド・ベイカー・インコーポレイテッド | マイクロエレクトロニクス用のストリッピングおよび洗浄組成物 |
| JP2009023019A (ja) * | 2007-07-18 | 2009-02-05 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
| CN108695246A (zh) * | 2017-04-04 | 2018-10-23 | 株式会社迪思科 | 加工方法 |
| CN108695246B (zh) * | 2017-04-04 | 2023-08-15 | 株式会社迪思科 | 加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6709979B2 (en) | Method of manufacturing a semiconductor device | |
| US7008872B2 (en) | Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures | |
| US20030116439A1 (en) | Method for forming encapsulated metal interconnect structures in semiconductor integrated circuit devices | |
| US20050014359A1 (en) | Semiconductor device manufacturing method | |
| US20050136185A1 (en) | Post rinse to improve selective deposition of electroless cobalt on copper for ULSI application | |
| US6225223B1 (en) | Method to eliminate dishing of copper interconnects | |
| JP2000150647A (ja) | 配線構造およびその製造方法 | |
| JP2004031586A5 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US20030194872A1 (en) | Copper interconnect with sidewall copper-copper contact between metal and via | |
| JPH11307481A (ja) | 電解めっき装置および電解めっき方法 | |
| JP2001338927A (ja) | 半導体装置の製造方法 | |
| JP4055334B2 (ja) | 半導体装置の製造方法 | |
| JP3271756B2 (ja) | 半導体装置の製造方法 | |
| JP2002053971A (ja) | めっき方法及びめっき構造、並びに半導体装置の製造方法及び半導体装置 | |
| JP2000012684A (ja) | 金属層の形成方法 | |
| JP3820329B2 (ja) | 半導体基板のめっき方法 | |
| US20030073304A1 (en) | Selective tungsten stud as copper diffusion barrier to silicon contact | |
| KR20000044861A (ko) | 반도체 소자의 구리 금속 배선 형성 방법 | |
| JP4563389B2 (ja) | 無電解メッキ化学反応を用いた深いビアシードの修復 | |
| JPH11340226A (ja) | 半導体装置の製造方法 | |
| JP2001144089A (ja) | 半導体装置の製造方法 | |
| KR101098568B1 (ko) | 패터닝된 유전체 위에 촉매 함유 층을 형성하는 방법 | |
| JP2004327715A (ja) | 多層配線構造の製造方法 | |
| JP2001135721A (ja) | 半導体装置およびその製造方法 | |
| JP3944437B2 (ja) | 無電解メッキ方法、埋め込み配線の形成方法、及び埋め込み配線 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090312 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090707 |