JP2005513813A - 基板上に半導体集積回路用銅配線を形成する方法 - Google Patents

基板上に半導体集積回路用銅配線を形成する方法 Download PDF

Info

Publication number
JP2005513813A
JP2005513813A JP2003557034A JP2003557034A JP2005513813A JP 2005513813 A JP2005513813 A JP 2005513813A JP 2003557034 A JP2003557034 A JP 2003557034A JP 2003557034 A JP2003557034 A JP 2003557034A JP 2005513813 A JP2005513813 A JP 2005513813A
Authority
JP
Japan
Prior art keywords
layer
copper
forming
integrated circuit
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003557034A
Other languages
English (en)
Inventor
パク、ヒョン−サン
カン、サン−ウォン
Original Assignee
ジェニテック カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジェニテック カンパニー リミテッド filed Critical ジェニテック カンパニー リミテッド
Publication of JP2005513813A publication Critical patent/JP2005513813A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

優れた接着性を有する拡散防止層又は接着層、又はその両方を形成することにより、基板上に集積回路を配線するための銅配線導体を形成する方法を開示する。本発明によると、ルテニウム（Ｒｕ）及びレニウム合金とレニウム（Ｒｅ）及びレニウム合金を使用することを提案する。そのほかの使用金属としては、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、及びこれらの合金を含む。

Description

本発明は基板上に半導体集積回路用銅配線を形成する方法に関するものである。
半導体素子の高集積化につれて、基板上に設けられる金属配線の最小線幅のデザイン・ルールが次第に縮小している。これにより、金属配線の抵抗が高くなるため低速な半導体デバイスとなり、配線の抵抗を低減することなく動作速度を向上させ難い問題点が台頭した。
最近、高速半導体素子を製造するため、従来広く使用されたアルミニウムより電気伝導度の高い銅を金属配線に使用し始めた。
銅はアルミニウムに比べて食刻し難いため、食刻により絶縁膜にトレンチ及びビアホール等の必要なパターンが形成された凹部があるダマシン構造を前もって形成し、そのトレンチ又はビアホールを銅で埋めた後、化学機械的研磨工程で上層を除去してダマシン方法で銅配線層を形成する。
しかしながら、銅は珪素又は酸化珪素のような絶縁層中に早く容易に拡散するので、銅層が絶縁膜と直接的に接触することによる銅の絶縁膜内への拡散を防止するために、上記した銅層を形成する前に拡散防止層をダマシン構造が形成された絶縁膜に形成する必要がある。この拡散防止層と、ダマシン構造を有する銅膜とは、後続の化学機械的研磨工程でトレンチ及びビアホールを充填する銅層が剥がれることを防止するため、十分な接着性を有していなければならない。一般的に広く使用される銅配線形成方法によると、ダマシン構造を形成する絶縁層に、スパッタリング法により、タンタル又は窒化タンタルを含む拡散防止層を基板に形成する。さらに、スパッタリング法で拡散防止層上に薄い銅シード層（seed layer）を形成し、電気鍍金法によりダマシン構造を空隙なしで銅で埋め、続いて、電気化学的研磨で基板上の余分な銅を除去し、必要な絶縁材料を露光し、基板上に所望の銅配線層を形成する。
このように、スパッタリング法により形成された拡散防止層と銅シード層は下部基板との接着性が非常に良好である。しかし、スパッタリング法の視線型（line of sight）蒸着特性のため、非常に狭いトレンチ及びビアホールを備えるダマシン構造上に拡散防止層とシード層を形成することに問題がある。具体的には、ダマシン構造の側壁を拡散防止層で適切に覆わないと、トレンチ及びビアホールを充填する銅材料が拡散防止層の欠陥部位を介して絶縁層内へ拡散して半導体素子の性能及び信頼性を低下させる。スパッタリング法により、トレンチ及びビアホールの側壁を拡散防止層で完全に覆った場合は、トレンチ及びビアホールの底面と絶縁膜の上部が厚すぎる拡散防止層で覆われる。トレンチ及びビアホールの底面に厚く積もった拡散防止層は銅より電気伝導度が低いため、トレンチ及びビアホールの抵抗が大きくなって、半導体素子の速度を高めることが難しい。拡散防止層が形成された後、銅層が、トレンチ及びビアホールを充填するように拡散防止層上に形成される。その後、絶縁層上に形成された銅層及び拡散防止層の不要部分が化学機械的研磨を用いて除去される。また、絶縁膜の上部に厚く積もった拡散防止層及び銅層を化学機械的研磨方法で除去するのに時間が長くかかるため、生産性が低下し、半導体素子製造コストを抑えることが難しい。
銅シード層に欠陥があると、その部位に、後続の電気鍍金工程で空隙が発生し、この空隙は半導体素子の信頼性を低下させる。そして、ビアホールとトレンチの幅が非常に小さい場合、スパッタリング方法で拡散防止層を形成するとき、トレンチ及びビアホールの狭い開口部周りにいわゆるピンチオフ（pinch off）現象が発生する。ピンチオフ減少により、シード層形成中にビアホールの上部開口のサイズ及びトレンチの上部開口の幅が減少する。開口部が狭くなり、トレンチ及びビアホールの上部開口の断面が壷形状となると、後続の電気鍍金工程において、ビアホール及びトレンチを空隙なしに埋めることが難しい。
しかしながら、段差被覆性のよい金属層形成方法で拡散防止層とシード層を形成すると、このような問題を避けることができる。本発明の主な目的は、このような膜形成法を提供することにある。基板の全面に薄い拡散防止層を形成すると、ビアホール及びトレンチの抵抗を減らして半導体素子の速度を向上させ、銅層、シード層及び拡散防止層を化学機械的研磨工程で迅速に除去することができるので、生産性を高めて半導体素子の製造コストを抑えることができる。
また、段差被覆性のよいシード層は、いわゆるピンチオフ現象を発生させることはなく、トレンチ及びビアホールの開口部を狭くしないため、後続の電気鍍金工程でビアホールとトレンチを空隙なしに埋め易い。
しかし、化学蒸着法で形成した銅層と拡散防止層の接着性が悪いため、これまでのスパッタリング法を用いるほかはなかった。拡散防止層上にスパッタリング法で形成した銅層と拡散防止層間の界面には不純物がないが、化学蒸着法で形成した銅層と拡散防止層間の界面には炭素（Ｃ）、塩素（Ｆ）不純物が多いことが知られている。この炭素及び塩素等の不純物が拡散防止層と銅層間の接着力を低下させると推定したが、この不純物を蓄積しないで銅を化学蒸着する方法は未だ提示されていない。
コバルト又はルテニウムを用いて化学蒸着法で境界領域を形成し、基板と銅層の接着性を高める方法がParanjpeらの米国特許第６，３６５，５０２号に開示されている。銅の拡散を防止するための拡散防止層は、電気伝導度が銅より低いため、拡散防止層を薄くするほうが有利である。プラズマで補強した原子層蒸着法は核の形成を促進するため、非常に薄くて連続した結晶性の金属膜を形成するのには従来の化学蒸着法に比べて有利である。
本発明によると、ダマシン構造が形成された絶縁膜上に、銅層との接着性のよい拡散防止層、接着層又はその両方を用いて、基板の半導体集積回路を連結する信頼性の高い銅配線構造を形成する方法を開示する。
本発明によると、基板上に高密度半導体装置及び素子を配線する銅配線導体を形成するため、基板上の絶縁層表面上に原子層蒸着法（ＡＬＤ）によりルテニウム（Ｒｕ）又はルテニウム合金を使用して拡散防止層を形成し、次いで拡散防止層表面上に銅層を形成する。拡散防止層又は接着層、又はその両方としてルテニウム（Ｒｕ）合金を使用する場合、前記ルテニウム合金が原子比で少なくとも５０％以上のルテニウムを含む。本発明によると、プラズマ補強原子層蒸着法（ＰＥＡＬＤ）、化学蒸着法（ＣＶＤ）、触媒としてヨウ素又はヨウ素化合物で処理する化学蒸着法、又は電気鍍金法を使用して銅層を形成する。本発明によると、銅層は化学蒸着法及び電気鍍金法をこの順に用いて形成することができる。本発明によると、拡散防止層を形成するため、レニウム（Ｒｅ）又はレニウム合金を使用するが、拡散防止層又は接着層、又はその両方としてレニウム合金を使用する場合、前記レニウム合金は原子比で少なくとも５０％以上のレニウムを含む。
本発明のほかの特徴によると、パターン化された絶縁層上に拡散防止層を形成し、前記拡散防止層上に、ルテニウム（Ｒｕ）又はルテニウム合金を使用して原子層蒸着法（ＡＬＤ）により接着層を形成し、前記接着層上に、基板上の半導体装置及び素子を金属配線するための主金属層として銅層を形成することにより、基板上に半導体装置及び素子を配線するための金属配線導体を形成する方法を提供する。この際、前記拡散防止層は、ＴｉＮ、Ｔａ、ＴａＮ、ＴａＮＣ、ＷＮ、ＷＮＣ、Ｔｉ−Ｓｉ−Ｎ、及びＴａ−Ｓｉ−Ｎのいずれか一種から形成され、前記ルテニウム合金は、原子比で少なくとも５０％以上のルテニウムを含む。また、本発明によると、前記原子層蒸着法（ＡＬＤ）の代わりに、プラズマ補強原子層蒸着法（ＰＥＡＬＤ）を使用することが好ましく、また銅層を形成するため、化学蒸着法（ＣＶＤ）、触媒としてヨウ素又はヨウ素化合物で処理する化学蒸着法、又は電気鍍金法、又は化学蒸着法及び電気鍍金法のこの順に使用する。この際、前記拡散防止層を形成するため、ルテニウム（Ｒｕ）又はルテニウム合金の代わりに、レニウム（Ｒｅ）又はレニウム合金を使用することができ、ルテニウム（Ｒｕ）合金及びレニウム合金はそれぞれ原子比で少なくとも５０％以上のルテニウム（Ｒｕ）又はレニウム（Ｒｅ）を含む。本発明によると、拡散防止層を形成するため、ルテニウム又はルテニウム合金とレニウム（Ｒｅ）又はレニウム合金を使用する代わりに、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、及びその合金を使用することができる。
図１ないし図３は本発明の一実施形態により、半導体基板上に銅配線を形成する方法を説明する断面図である。
図１に示すように、例えば、シリコン単結晶基板１００上に基層１０５を形成する。前記基層１０５は半導体素子の製造工程で使用されるシリコン窒化物又はシリコン酸化物などのような各種の絶縁層、あるいは金属、導電性金属酸化物又は導電性半導体層を含む各種の導電層である。
ついで、前記基層１０５上に絶縁層１１０を形成した後、前記絶縁層１１０内にトレンチ又はビアホールのような陥没部１２０を形成する。前記絶縁層１１０はシリコン窒化物又はシリコン酸化物のような各種の絶縁物質であって、層間絶縁層である。トレンチ及びビアホール等の前記陥没部１２０は前記絶縁層１１０内に形成される種々の陥没部で、回路設計によって、後続工程により銅層が形成される部分である。したがって、前記陥没部１２０は導線を形成するトレンチでも、接続用の導電層の表面を露出させるビアホールでもよい。
図２Ａは図１の基板に拡散防止層と接着層を形成した後の基板の断面図である。同図に示すように、前記陥没部２２０ａが形成された半導体基板２００ａの全面に拡散防止層２３０ａを形成する。前記拡散防止層２３０ａは、後続工程により形成される銅層の銅原子がシリコン酸化物などで形成された絶縁層２１０ａへ拡散することを防止して、銅配線としての役割を十分に果たすようにするためのもので、主に、Ｔａ、ＴａＮなどのタンタル材料、Ｔｉ、ＴｉＮなどのチタン材料、又はＷ、ＷＮなどのタングステン材料を拡散防止層２３０ａに使用する。銅と混和することなく機械的強度に優れたルテニウム（Ｒｕ）とレニウム（Ｒｅ）も拡散防止層として使用することができる。Ｔｉ又はＴａ、あるいはＷ金属又はその金属窒化物からなった前記拡散防止層は、本発明では、数ないし数十％まで、好ましくは数ないし３０％までの原子比を含むことができる。
前記拡散防止層２３０ａはスパッタリングなどの物理的蒸着法でも形成することができるが、前述したように、トレンチ又はビアホール等の陥没部２２０ａの上部開口が非常に狭くて深い場合、スパッタリング法の視線型特性によりその限界があるため、段差被覆性に優れた化学蒸着法、又は、工程を繰り返して所望の厚さの薄層を形成する原子層蒸着法を実施することが有利である。
原料気体供給サイクルにおいてプラズマＲＦ電力を断続的に印加し、この工程を繰り返して所望厚さの薄層を形成するプラズマ補強原子層蒸着法が大韓民国特許第０２７３４７３号に開示された。本発明によると、このプラズマで補強した原子層蒸着法を用いて拡散防止層を形成することもできる。プラズマで補強した原子層蒸着法（ＰＥＡＬＤ）によると、相互反応性の低い原料気体を使用しても、反応性の高いラジカルとイオンが形成され、これらラジカルとイオンが反応に寄与することにより、低温で薄膜層を形成し、かつ蒸着速度を高めることができる。特に、結晶が生成される条件で極めて薄い膜を形成する場合、プラズマで補強した原子層蒸着法は核の形成を促進して核形成密度を高めるため、薄膜でも欠陥なしに基板を覆うことができる。核形成密度が低いと、密集した密度の薄膜が形成され、結晶粒が相当な大きさに成長し、結晶粒が凝集して連続した膜が形成される。換言すると、連続した膜を形成するためには、膜を厚くしなければならない。本発明によると、金属膜を形成する場合、低温で結晶が容易に形成されるため、薄膜で基板を覆うのには、プラズマで補強した原子層蒸着法が有利である。
図２Ａに示すように、前記接着層２４０ａは、非炭化金属であるルテニウム（Ｒｕ）、レニウム（Ｒｅ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）からなる群から選択されるいずれか一種、又はこの金属が５０％以上含有された合金から形成することができる。一方、拡散防止層２３０ａを形成するのにタンタル又はタンタル系合金、チタン又はチタン系合金、又はタングステン又はタングステン系合金を使用することができるが、後述するように、続いて前記拡散防止層２３０ａ上に銅層を形成するために化学蒸着法により（ｈｆａｃ）Ｃｕ（ｖｔｍｓ）のような液体形態の銅材料を使用すると、前記拡散防止層２３０ａと前記拡散防止層２３０ａ上に形成された銅層間の接着性が低下するため、基板の上面から余分な銅材料を除去する化学機械的研磨工程の際、拡散防止層２３０ａが剥がれ、後の処理工程において欠陥が生じる。これは、接着層２４０ａに欠陥がある場合に拡散防止層２３０ａと銅層間に存在する炭素及び塩素等の不純物に起因するものと推定され、前述したタンタル又はタンタル系合金、チタン又はチタン系合金、タングステン又はタングステン系合金、或いはこれらの金属窒化物、及びこれらに少量の珪素を含ませた物質は炭素と反応してＴｉ−Ｃ、Ｔａ−Ｃ、Ｗ−Ｃ、Ｓｉ−Ｃのような炭化物を容易に形成するため、拡散防止層２３０ａと銅層との間の接着層２４０ａとして、前記のような炭素と反応して炭化物を形成しない非炭化金属を使用する場合、接着性が向上することを期待することができる。
一実施形態において、本発明によると、ＴｉＮ及びＴａＮを使用した二つの拡散防止層を二つの基板にそれぞれ形成した後、化学蒸着法により供給ガスとして（ｈｆａｃ）Ｃｕ（Ｖｔｍｓ）ガスを５分間供給して、２００℃で加熱された基板上の各拡散防止層に銅層を形成した。そして、スコッチテープで前記銅層が剥れた。一方、ニッケル（Ｎｉ）、ルテニウム（Ｒｕ）、金（Ａｕ）の３つの接着層を、３つの基板上に、同一条件で、上記のように同じ銅材料を用いて形成し、銅層を各基板上に形成し、それぞれに対して、スコッチテープのテストを行った。このテストでは、スコッチテープで銅層が剥がれなかった。
したがって、本発明によると、Ｒｕ、Ｒｅ、Ｎｉ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ等の炭化物非形成金属から選択されたいずれか一種、又はこの金属が原子比で５０％以上含まれた前記非炭素金属の合金を接着層２４０ａとして使用し、材料として（ｈｆａｃ）Ｃｕ（Ｖｔｍｓ）を用いて化学蒸着法により銅層を形成する場合、上記非炭素金属は恐らく炭化物を形成しないため、上記したようなＮｉ、Ｒｕ、Ａｕでの場合に比べて拡散防止層と銅層との間に優れた接着性が得られる。ＲｕとＲｅは、銅と混和せず、銅中に拡散せず、機械的強度に優れるので、ＲｕとＲｅを拡散防止層として使用する場合には接着層が不要である。
ヨウ素触媒と銅前駆体としての（ｈｆａｃ）Ｃｕ（ｖｔｍｓ）を用いて基板に銅材料を高速に化学蒸着する方法が大韓民国特許出願第９８-５３５７５号に開示されている。
前記接着層２４０ａに使用される材料が化学蒸着においてヨウ素触媒と好適に作用する場合、大韓民国特許出願第００-１２３２号に開示された方法により、銅材料で陥没部を高速に埋めることができる。基板をヨウ素又はヨウ素化合物の触媒で処理した後、１５０℃で（ｈｆａｃ）Ｃｕ（ｖｔｍｓ）を銅蒸着原料として使用して化学蒸着法で、ＮｉまたはＲｕで被覆された基板上に銅層を形成する場合、このようなヨウ素又はヨウ素化合物の触媒の効果が現れる。図２Ｂに示すように、接着層２４０ｂが形成された半導体基板２００ｂを、ヨウ素化合物の触媒２５０ｂで処理する。
次いで、図３に示すように、前記接着層３４０上に（ｈｆａｃ）Ｃｕ（ｖｔｍｓ）を銅前駆体として使用して化学蒸着法で銅層３６０を形成する。
前記銅層を形成した後、陥没部３２０以外の全ての銅材料を除去し、銅配線層を形成する化学機械的研磨工程を行う。
この際、化学蒸着法の代わりに、電気鍍金法を用いるか、あるいは化学蒸着法と電気鍍金法を順次用いることにより、拡散防止層又は接着層上に銅層を形成することができる。通常、化学機械的研磨工程は、後続段階の工程として続いて行われる。
以上、本発明の好ましい実施形態を詳細に説明したが、本発明は前記実施形態に限定されるものではなく、本発明の技術的使用の範囲内で当該分野の通常の知識を持った者により多様に変更できるものである。より具体的には、本発明において、銅配線の形成用のトレンチ及びビアホール等の陥没部は、様々な形状及び配置をとることができ、図２Ｂに示すようなヨウ素触媒で基板を処理しないで、接着層２４０ｂ上に直ちに一般の化学蒸着法で銅層を形成することもできる。
実施形態１
大韓民国特許出願第０１−４６８０２号に開示されたプラズマ補強原子層蒸着法（ＰＥＡＬＤ）を用いてＴｉＮ薄膜とＲｕ薄膜を形成した。反応器の圧力を３ｔｏｒｒ（３９９．９６６Ｐａ）に維持し、半導体基板の温度を３５０℃に維持した。Ａｒ気体、Ｎ2気体及びＨ2気体の混合気体を連続して反応器に供給し、ＴｉＣｌ4原料気体を０．３秒間供給し、１．１秒が経過した後、プラズマを１３．５６ＭＨｚ、電力１５０Ｗで０．８秒供給する。０．８秒の経過後にさらにＴｉＣｌ4原料気体の供給を開始して次のサイクルを開始する。ここで、全基本サイクル時間は３秒である。３秒の基本サイクルを４５０回繰り返してＴｉＮ薄膜を形成した。
次いで、反応器にＡｒ気体を連続して供給し、前記ＴｉＮ膜を形成した基板の温度を２５０℃に維持し、前記基板が置かれた反応器に連結された、８５℃に維持したビス（エチルシクロペンタジエニル）ルテニウム（bis(ethylcyclopentadienyl)ruthenium）を入れたバブラーに運搬ガスとしてアルゴン（Ａｒ）ガスを供給して、反応器にルテニウム原料ガスを２秒間供給した。バブラーへのＡｒ気体の供給を中断し、Ａｒ気体で反応器を２秒間浄化した後、Ｏ2気体を２秒間反応器に供給して基板を酸化雰囲気に置かれるようにし、Ａｒ気体でさらに２秒間反応器を浄化した。そして、Ｈ2気体を反応器に１秒間供給する。周波数１３．５６ＭＨｚ、電力１５０Ｗでプラズマを供給している状態でＨ2気体を２秒間供給して基板を水素プラズマに晒すことで基板を還元し、プラズマをオフし、Ａｒ気体で２秒間反応器を浄化した。全処理サイクル時間は１３秒である。１３秒のルテニウム原料気体供給−酸化−還元の処理サイクルを３００回繰り返してＲｕ薄膜を形成した。
次いで、こうして形成したＲｕ膜を外気に直接晒すことなく、上記処理工程によりルテニウム薄膜層を形成した直後に、ルテニウム薄膜層で被覆された基板をヨウ化エタンで処理し、真空環境の反応器まで運搬した後、基板温度１５０℃で銅原料気体（ｈｆａｃ）Ｃｕ（ｖｔｍｓ）を５秒間前記反応器内へ供給して基板表面に銅層を蒸着した。
このように形成した薄膜銅層は接着性が非常によいので、銅層はスコッチテープテストで剥がれないだけでなく、釘の先端で銅層表面を引っかいても銅層表面に擦過傷が残るだけで、剥がれることはなかった。本発明によると、触媒で前記基板を処理する工程、及び薄膜銅層を形成する工程は、同じ反応器を使用して行うことができる。
実施形態２
前記プラズマ補強原子層蒸着法を使用し、かつ大韓民国特許出願第０１−４６８０２号に開示された薄膜形成装置によるニッケル膜形成を行うことにより、薄膜ニッケル（Ｎｉ）層を形成した。反応器の圧力を３ｔｏｒｒ（３９９．９６６Ｐａ）に維持し、厚さ１００ｎｍのＳｉＯ2膜上に厚さ１５ｎｍのＴｉＮ膜を形成したＳｉ基板の温度を１６５℃に維持した。５０℃に加熱したビス（エチルシクロペンタジエニル）ニッケル（bis(ethylcyclopentadienyl)nickel）を入れたバブラーに運搬ガスとしてアルゴン（Ａｒ）ガスを供給して、反応器にニッケル原料ガスを供給した後、バブラーへのＡｒ運搬気体の供給を中断し、Ａｒ気体で反応器を浄化した後、Ｈ2Ｏ気体を反応器に供給し、Ａｒ気体でさらに反応器を浄化した。そして、Ｈ2気体を反応器に供給し、周波数１３．５６ＭＨｚ、電力１５０Ｗでプラズマを供給して、基板が還元雰囲気に置かれるようにした。その後、プラズマをオフし、Ａｒ気体で反応器を再び浄化した。このように、ニッケル原料気体供給−Ｈ2Ｏ供給−還元の処理サイクルを８０回繰り返して厚さ１５ｎｍのＮｉ膜を形成した。このように形成した薄膜Ｎｉ層を外気に直接晒すことなく、直ちに反応器へ運搬した後、（ｈｆａｃ）Ｃｕ（ｖｔｍｓ）を銅原料として使用し、かつ上記したヨウ素触媒を用いたプラズマ補強原子層蒸着を使用して基板表面を厚さ１μｍの銅層で被覆した。このように形成された薄膜銅層は、スコッチテープテストにおいて良好な結果が得られた。
実施形態３
実施形態１及び２と同様、前記プラズマ補強原子層蒸着法を使用し、かつ大韓民国特許出願第０１−４６８０２号に開示された薄膜形成装置によるＴａＮＣ膜及びＲｕ膜形成を行うことにより、薄膜ＴａＮＣ層及び薄膜Ｒｕ層を形成した。反応器の圧力を３ｔｏｒｒ（３９９．９６６Ｐａ）に維持し、反応器内部の半導体基板の温度を２５０℃に維持した。Ａｒ気体とＨ2気体の混合気体を連続して反応器に供給し、タンタル原料気体として第３ブチルイミドトリス（ジエチルアミド）タンタル（tert-butylimidotris(dietylamido)tantalum,ＴＢＴＤＥＴ）を０．５秒間反応器に供給した後、０．５秒の経過後、１３．５６ＭＨｚの高周波電力１５０Ｗで０．７秒間プラズマをオンし、そして、プラズマをオフし、０．４秒経過後、０．５秒間Ｎ2気体を供給し、１３．５６ＭＨｚの高周波電力１５０Ｗでプラズマを供給し、０．４秒の経過後、新たなサイクルとして、原料気体ＴＢＴＤＥＴの供給を開始する。このような３秒間の基本処理サイクルを繰り返すことにより、ＴａＮＣ膜を形成した。
このようにＴａＮＣ膜を形成した基板の温度を２５０℃に維持し、その上に、実施形態１で説明したプラズマ補強原子層蒸着法でＲｕ膜を形成した。さらに、基板の温度を２００℃に維持し、実施形態２で使用したプラズマ補強原子層蒸着法を使用し、（ｈｆａｃ）Ｃｕ（ｖｔｍｓ）を銅原料気体として銅膜をＴａＮＣ膜上に形成した。
このように形成した銅層は接着性が非常によく、スコッチテープテストに合格し、釘で引っかいても擦過痕が残るだけで剥がれることはなかった。
本発明によると、触媒で前記基板を処理する工程、及び薄膜銅層を形成する工程は、同じ反応器を使用して行うことができる。
本発明によると、プラズマ補強原子層蒸着法により拡散防止層または接着層を形成することができ、実施形態で説明したプラズマ補強原子層蒸着法によりこのような拡散防止層または接着層の上に銅層を形成することができ、半導体製品製造用の銅配線に対する優れた接着特性が得られる。
本発明の一実施形態を実行する前の基板の断面図である。 図１の基板上に拡散防止層と接着層を形成した後の基板の断面図である。 図２Ａの基板上を触媒で処理する過程を示す断面図である。 図２Ａ又は図２Ｂの基板上に銅層を形成した後の基板の断面図である。

Claims (20)

  1. 基板上の絶縁層表面にルテニウム（Ｒｕ）又はレニウム（Ｒｅ）又はそれらの合金を使用して原子層蒸着法（ＡＬＤ）により拡散防止層を形成する段階と、
    前記拡散防止層上に銅層を形成する段階とを含んでなることを特徴とする基板上に集積回路を配線するための銅配線導体を形成する方法。
  2. 請求項１において、前記ルテニウム（Ｒｕ）合金が、原子比で少なくとも５０％以上のルテニウム（Ｒｕ）を含むことを特徴とする基板上に集積回路を配線するための銅配線導体を形成する方法。
  3. 請求項１において、前記原子層蒸着法の代わりに、プラズマ補強原子層蒸着法（ＰＥＡＬＤ）を使用することを特徴とする基板上に集積回路を配線するための銅配線導体を形成する方法。
  4. 請求項１において、前記薄膜銅層が、化学蒸着法（ＣＶＤ）により形成されることを特徴とする基板上に集積回路を配線するための銅配線導体を形成する方法。
  5. 請求項１において、前記薄膜銅層が、触媒としてヨウ素又はヨウ素化合物で処理する化学蒸着法により形成されることを特徴とする基板上に集積回路を配線するための銅配線導体を形成する方法。
  6. 請求項１において、前記薄膜銅層が、電気鍍金法により形成されることを特徴とする基板上に集積回路を配線するための銅配線導体を形成する方法。
  7. 請求項１において、前記薄膜銅層が化学蒸着法及び電気鍍金法により形成されることを特徴とする基板上に集積回路を配線するための銅配線導体を形成する方法。
  8. 請求項１において、ルテニウム（Ｒｕ）又はルテニウム合金の代わりに、レニウム（Ｒｅ）又はレニウム合金を使用することを特徴とする基板上に集積回路を配線するための銅配線導体を形成する方法。
  9. 請求項８において、前記レニウム合金が原子比で少なくとも５０％以上のレニウムを含むことを特徴とする基板上に集積回路を配線するための銅配線導体を形成する方法。
  10. 基板上のパターン化された絶縁層表面に拡散防止層を形成する段階と、
    前記拡散防止層上に、ルテニウム（Ｒｕ）又はルテニウム合金を使用して原子層蒸着法により接着層を形成する段階と、
    前記接着層表面に薄膜銅層を形成する段階とを含んでなることを特徴とする基板上に集積回路を配線するための銅配線導体を形成する方法。
  11. 請求項１０において、前記拡散防止層が、ＴｉＮ、Ｔａ、ＴａＮ、ＴａＮＣ、ＷＮ、ＷＮＣ、Ｔｉ−Ｓｉ−Ｎ、及びＴａ−Ｓｉ−Ｎを含む物質のうちの一種を使用して形成されることを特徴とする基板上に集積回路を配線するための銅配線導体を形成する方法。
  12. 請求項１０において、前記ルテニウム（Ｒｕ）合金が、原子比で少なくとも５０％以上のルテニウムを含むことを特徴とする基板上に集積回路を配線するための銅配線導体を形成する方法。
  13. 請求項１０において、前記原子層蒸着法の代わりに、プラズマ補強原子層蒸着法を使用することを特徴とする基板上に集積回路を配線するための銅配線導体を形成する方法。
  14. 請求項１０において、前記薄膜銅層が、化学蒸着法（ＣＶＤ）により形成されることを特徴とする基板上に集積回路を配線するための銅配線導体を形成する方法。
  15. 請求項１０において、前記薄膜銅層が、触媒としてヨウ素又はヨウ素化合物で処理する化学蒸着法により形成されることを特徴とする基板上に集積回路を配線するための銅配線導体を形成する方法。
  16. 請求項１０において、前記薄膜銅層が、電気鍍金法により形成されることを特徴とする基板上に集積回路を配線するための銅配線導体を形成する方法。
  17. 請求項１０において、前記薄膜銅層が化学蒸着法及び電気鍍金法により形成されることを特徴とする基板上に集積回路を配線するための銅配線導体を形成する方法。
  18. 請求項１０において、ルテニウム（Ｒｕ）又はルテニウム合金の代わりに、レニウム（Ｒｅ）又はレニウム合金を使用することを特徴とする基板上に集積回路を配線するための銅配線導体を形成する方法。
  19. 請求項１８において、前記レニウム合金が原子比で少なくとも５０％以上のレニウムを含むことを特徴とする基板上に集積回路を配線するための銅配線導体を形成する方法。
  20. 請求項１０において、拡散防止層を形成するために、ルテニウム（Ｒｕ）又はルテニウム合金の代わりに、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、又は前記各金属の合金のいずれか一種を使用することを特徴とする基板上に集積回路を配線するための銅配線導体を形成する方法。
JP2003557034A 2001-12-28 2002-12-28 基板上に半導体集積回路用銅配線を形成する方法 Pending JP2005513813A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010086955A KR100805843B1 (ko) 2001-12-28 2001-12-28 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
PCT/KR2002/002468 WO2003056612A1 (en) 2001-12-28 2002-12-28 Method of forming copper interconnections for semiconductor integrated circuits on a substrate

Publications (1)

Publication Number Publication Date
JP2005513813A true JP2005513813A (ja) 2005-05-12

Family

ID=19717790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003557034A Pending JP2005513813A (ja) 2001-12-28 2002-12-28 基板上に半導体集積回路用銅配線を形成する方法

Country Status (6)

Country Link
US (1) US20050124154A1 (ja)
EP (1) EP1466352A4 (ja)
JP (1) JP2005513813A (ja)
KR (1) KR100805843B1 (ja)
AU (1) AU2002359994A1 (ja)
WO (1) WO2003056612A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096241A (ja) * 2005-08-30 2007-04-12 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
WO2007058120A1 (ja) * 2005-11-18 2007-05-24 Hitachi Kokusai Electric Inc. 半導体装置の製造方法および基板処理装置
JP2007258390A (ja) * 2006-03-23 2007-10-04 Sony Corp 半導体装置、および半導体装置の製造方法
JP2008047675A (ja) * 2006-08-15 2008-02-28 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2008541428A (ja) * 2005-05-05 2008-11-20 アプライド マテリアルズ インコーポレイテッド 導電性バリヤ層、特にルテニウムとタンタルの合金及びそのスパッタ堆積
JP2009010031A (ja) * 2007-06-26 2009-01-15 Fujifilm Corp 金属用研磨液及びそれを用いた研磨方法
JP2009027061A (ja) * 2007-07-23 2009-02-05 Ulvac Japan Ltd 薄膜形成方法
JP2009130288A (ja) * 2007-11-27 2009-06-11 Ulvac Japan Ltd 薄膜形成方法
JP2010503204A (ja) * 2006-08-30 2010-01-28 ラム リサーチ コーポレーション 銅配線のバリア界面調整のための方法および装置
JP2011513983A (ja) * 2008-03-07 2011-04-28 東京エレクトロン株式会社 滑らかで凝集しないＣｕシード層を用いた気泡の存在しない凹部のＣｕ充填体
JP2011523780A (ja) * 2008-05-21 2011-08-18 インターナショナル・ビジネス・マシーンズ・コーポレーション 導電性コンタクトの組み込みのための構造体及びプロセス
KR101487564B1 (ko) 2006-08-30 2015-01-29 램 리써치 코포레이션 구리 상호접속부의 배리어 계면 제작 방법 및 장치

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494927B2 (en) 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
US7049226B2 (en) * 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
KR100782529B1 (ko) * 2001-11-08 2007-12-06 에이에스엠지니텍코리아 주식회사 증착 장치
KR100476556B1 (ko) * 2002-04-11 2005-03-18 삼성전기주식회사 압전트랜스 장치, 압전트랜스 하우징 및 그 제조방법
US7404985B2 (en) 2002-06-04 2008-07-29 Applied Materials, Inc. Noble metal layer formation for copper film deposition
US7910165B2 (en) 2002-06-04 2011-03-22 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
US7264846B2 (en) 2002-06-04 2007-09-04 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
US7279423B2 (en) * 2002-10-31 2007-10-09 Intel Corporation Forming a copper diffusion barrier
US7534967B2 (en) * 2003-02-25 2009-05-19 University Of North Texas Conductor structures including penetrable materials
KR100505680B1 (ko) * 2003-03-27 2005-08-03 삼성전자주식회사 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치
US7842581B2 (en) * 2003-03-27 2010-11-30 Samsung Electronics Co., Ltd. Methods of forming metal layers using oxygen gas as a reaction source and methods of fabricating capacitors using such metal layers
US20050274621A1 (en) * 2004-06-10 2005-12-15 Zhi-Wen Sun Method of barrier layer surface treatment to enable direct copper plating on barrier metal
US20050070109A1 (en) * 2003-09-30 2005-03-31 Feller A. Daniel Novel slurry for chemical mechanical polishing of metals
US20050085031A1 (en) * 2003-10-15 2005-04-21 Applied Materials, Inc. Heterogeneous activation layers formed by ionic and electroless reactions used for IC interconnect capping layers
US7169706B2 (en) * 2003-10-16 2007-01-30 Advanced Micro Devices, Inc. Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
US20050095830A1 (en) * 2003-10-17 2005-05-05 Applied Materials, Inc. Selective self-initiating electroless capping of copper with cobalt-containing alloys
US7205233B2 (en) * 2003-11-07 2007-04-17 Applied Materials, Inc. Method for forming CoWRe alloys by electroless deposition
US20050170650A1 (en) * 2004-01-26 2005-08-04 Hongbin Fang Electroless palladium nitrate activation prior to cobalt-alloy deposition
US20050161338A1 (en) * 2004-01-26 2005-07-28 Applied Materials, Inc. Electroless cobalt alloy deposition process
JP2005347511A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7605469B2 (en) * 2004-06-30 2009-10-20 Intel Corporation Atomic layer deposited tantalum containing adhesion layer
KR100552820B1 (ko) * 2004-09-17 2006-02-21 동부아남반도체 주식회사 반도체 소자의 제조 방법
US7189431B2 (en) * 2004-09-30 2007-03-13 Tokyo Electron Limited Method for forming a passivated metal layer
US20060071338A1 (en) * 2004-09-30 2006-04-06 International Business Machines Corporation Homogeneous Copper Interconnects for BEOL
JP2006148089A (ja) * 2004-10-22 2006-06-08 Tokyo Electron Ltd 成膜方法
US7476618B2 (en) * 2004-10-26 2009-01-13 Asm Japan K.K. Selective formation of metal layers in an integrated circuit
JP2006128288A (ja) * 2004-10-27 2006-05-18 Tokyo Electron Ltd 成膜方法、半導体装置の製造方法、半導体装置、プログラムおよび記録媒体
US7429402B2 (en) * 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US7265048B2 (en) 2005-03-01 2007-09-04 Applied Materials, Inc. Reduction of copper dewetting by transition metal deposition
US7608549B2 (en) * 2005-03-15 2009-10-27 Asm America, Inc. Method of forming non-conformal layers
US8025922B2 (en) 2005-03-15 2011-09-27 Asm International N.V. Enhanced deposition of noble metals
US7666773B2 (en) 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
US7273814B2 (en) 2005-03-16 2007-09-25 Tokyo Electron Limited Method for forming a ruthenium metal layer on a patterned substrate
WO2006102318A2 (en) * 2005-03-18 2006-09-28 Applied Materials, Inc. Electroless deposition process on a contact containing silicon or silicide
US7651934B2 (en) 2005-03-18 2010-01-26 Applied Materials, Inc. Process for electroless copper deposition
US20060246699A1 (en) * 2005-03-18 2006-11-02 Weidman Timothy W Process for electroless copper deposition on a ruthenium seed
US20060252252A1 (en) * 2005-03-18 2006-11-09 Zhize Zhu Electroless deposition processes and compositions for forming interconnects
CN100523287C (zh) * 2005-03-23 2009-08-05 东京毅力科创株式会社 成膜装置和成膜方法
US20070077750A1 (en) * 2005-09-06 2007-04-05 Paul Ma Atomic layer deposition processes for ruthenium materials
US20070054487A1 (en) * 2005-09-06 2007-03-08 Applied Materials, Inc. Atomic layer deposition processes for ruthenium materials
US20070071888A1 (en) * 2005-09-21 2007-03-29 Arulkumar Shanmugasundram Method and apparatus for forming device features in an integrated electroless deposition system
US8349726B2 (en) 2005-09-23 2013-01-08 Nxp B.V. Method for fabricating a structure for a semiconductor device using a halogen based precursor
US7785658B2 (en) 2005-10-07 2010-08-31 Asm Japan K.K. Method for forming metal wiring structure
KR101019293B1 (ko) 2005-11-04 2011-03-07 어플라이드 머티어리얼스, 인코포레이티드 플라즈마-강화 원자층 증착 장치 및 방법
US7365011B2 (en) * 2005-11-07 2008-04-29 Intel Corporation Catalytic nucleation monolayer for metal seed layers
KR100687436B1 (ko) * 2005-12-26 2007-02-26 동부일렉트로닉스 주식회사 반도체소자의 구리배선막 형성방법
KR100717501B1 (ko) * 2005-12-29 2007-05-14 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
KR101379015B1 (ko) 2006-02-15 2014-03-28 한국에이에스엠지니텍 주식회사 플라즈마 원자층 증착법을 이용한 루테늄 막 증착 방법 및고밀도 루테늄 층
US7354849B2 (en) * 2006-02-28 2008-04-08 Intel Corporation Catalytically enhanced atomic layer deposition process
US20070218702A1 (en) * 2006-03-15 2007-09-20 Asm Japan K.K. Semiconductor-processing apparatus with rotating susceptor
US20070215036A1 (en) * 2006-03-15 2007-09-20 Hyung-Sang Park Method and apparatus of time and space co-divided atomic layer deposition
US7833358B2 (en) 2006-04-07 2010-11-16 Applied Materials, Inc. Method of recovering valuable material from exhaust gas stream of a reaction chamber
US20080124924A1 (en) * 2006-07-18 2008-05-29 Applied Materials, Inc. Scheme for copper filling in vias and trenches
US7435484B2 (en) 2006-09-01 2008-10-14 Asm Japan K.K. Ruthenium thin film-formed structure
KR20080027009A (ko) * 2006-09-22 2008-03-26 에이에스엠지니텍코리아 주식회사 원자층 증착 장치 및 그를 이용한 다층막 증착 방법
WO2008084867A1 (ja) * 2007-01-10 2008-07-17 Nec Corporation 半導体装置及びその製造方法
US20080242078A1 (en) * 2007-03-30 2008-10-02 Asm Nutool, Inc. Process of filling deep vias for 3-d integration of substrates
US20080241384A1 (en) * 2007-04-02 2008-10-02 Asm Genitech Korea Ltd. Lateral flow deposition apparatus and method of depositing film by using the apparatus
US20100007022A1 (en) * 2007-08-03 2010-01-14 Nobuaki Tarumi Semiconductor device and manufacturing method thereof
US8026168B2 (en) * 2007-08-15 2011-09-27 Tokyo Electron Limited Semiconductor device containing an aluminum tantalum carbonitride barrier film and method of forming
US7737028B2 (en) 2007-09-28 2010-06-15 Applied Materials, Inc. Selective ruthenium deposition on copper materials
KR101544198B1 (ko) 2007-10-17 2015-08-12 한국에이에스엠지니텍 주식회사 루테늄 막 형성 방법
KR101376336B1 (ko) * 2007-11-27 2014-03-18 한국에이에스엠지니텍 주식회사 원자층 증착 장치
US7655564B2 (en) 2007-12-12 2010-02-02 Asm Japan, K.K. Method for forming Ta-Ru liner layer for Cu wiring
KR20090067505A (ko) * 2007-12-21 2009-06-25 에이에스엠지니텍코리아 주식회사 루테늄막 증착 방법
KR100924865B1 (ko) * 2007-12-27 2009-11-02 주식회사 동부하이텍 반도체 소자의 금속배선 형성방법
US7799674B2 (en) 2008-02-19 2010-09-21 Asm Japan K.K. Ruthenium alloy film for copper interconnects
US8273178B2 (en) * 2008-02-28 2012-09-25 Asm Genitech Korea Ltd. Thin film deposition apparatus and method of maintaining the same
US7993462B2 (en) 2008-03-19 2011-08-09 Asm Japan K.K. Substrate-supporting device having continuous concavity
US20090246952A1 (en) * 2008-03-28 2009-10-01 Tokyo Electron Limited Method of forming a cobalt metal nitride barrier film
US20090269507A1 (en) 2008-04-29 2009-10-29 Sang-Ho Yu Selective cobalt deposition on copper surfaces
US8013446B2 (en) * 2008-08-12 2011-09-06 International Business Machines Corporation Nitrogen-containing metal cap for interconnect structures
US7985680B2 (en) * 2008-08-25 2011-07-26 Tokyo Electron Limited Method of forming aluminum-doped metal carbonitride gate electrodes
US8084104B2 (en) 2008-08-29 2011-12-27 Asm Japan K.K. Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition
US8133555B2 (en) * 2008-10-14 2012-03-13 Asm Japan K.K. Method for forming metal film by ALD using beta-diketone metal complex
US9379011B2 (en) 2008-12-19 2016-06-28 Asm International N.V. Methods for depositing nickel films and for making nickel silicide and nickel germanide
US8329569B2 (en) * 2009-07-31 2012-12-11 Asm America, Inc. Deposition of ruthenium or ruthenium dioxide
WO2011080827A1 (ja) 2009-12-28 2011-07-07 富士通株式会社 配線構造及びその形成方法
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
CN104126220B (zh) 2011-12-20 2017-06-20 英特尔公司 保形低温密闭性电介质扩散屏障
US9103731B2 (en) 2012-08-20 2015-08-11 Unison Industries, Llc High temperature resistive temperature detector for exhaust gas temperature measurement
US8916469B2 (en) * 2013-03-12 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating copper damascene
US9653352B2 (en) * 2014-04-11 2017-05-16 Applied Materials, Inc. Methods for forming metal organic tungsten for middle of the line (MOL) applications
US9595466B2 (en) 2015-03-20 2017-03-14 Applied Materials, Inc. Methods for etching via atomic layer deposition (ALD) cycles
US9859124B2 (en) * 2015-04-17 2018-01-02 Taiwan Semiconductor Manufacturing Company Ltd Method of manufacturing semiconductor device with recess
US9607842B1 (en) 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides
US10329683B2 (en) 2016-11-03 2019-06-25 Lam Research Corporation Process for optimizing cobalt electrofill using sacrificial oxidants
US20190348369A1 (en) * 2018-05-10 2019-11-14 Mehul B. Naik Method and apparatus for protecting metal interconnect from halogen based precursors
SG11202100359SA (en) * 2018-08-11 2021-02-25 Applied Materials Inc Graphene diffusion barrier
CN112928164B (zh) * 2019-12-05 2023-10-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779136B2 (ja) * 1986-06-06 1995-08-23 株式会社日立製作所 半導体装置
US5391517A (en) * 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure
KR0172772B1 (ko) * 1995-05-17 1999-03-30 김주용 반도체 장치의 확산장벽용 산화루테늄막 형성 방법
KR100186502B1 (ko) * 1996-06-29 1999-04-15 문정환 반도체 제조 공정의 잔열 방지형 알.티.피.시스템
JPH10340994A (ja) * 1997-06-06 1998-12-22 Toshiba Corp 半導体装置の製造方法
KR100559030B1 (ko) * 1998-12-30 2006-06-16 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
KR100323875B1 (ko) * 1999-06-29 2002-02-16 박종섭 반도체 소자의 금속 배선 형성 방법
KR100301248B1 (ko) * 1999-06-29 2001-11-01 박종섭 반도체 소자의 금속 배선 형성 방법
KR100332118B1 (ko) * 1999-06-29 2002-04-10 박종섭 반도체 소자의 금속 배선 형성 방법
KR100396878B1 (ko) * 1999-09-15 2003-09-02 삼성전자주식회사 도금을 이용한 금속배선 형성방법 및 그에 따라 제조된반도체 소자
WO2001029891A1 (en) * 1999-10-15 2001-04-26 Asm America, Inc. Conformal lining layers for damascene metallization
DE60041522D1 (de) * 1999-12-15 2009-03-19 Genitech Co Ltd Methode zur herstellung von kupfer-zwischenverbindungen und dünnen filmen mittels cvd und einem katalysator
TW490718B (en) * 2000-01-25 2002-06-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
JP3979791B2 (ja) * 2000-03-08 2007-09-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR20010096408A (ko) * 2000-04-11 2001-11-07 이경수 금속 배선 형성방법
TW508658B (en) * 2000-05-15 2002-11-01 Asm Microchemistry Oy Process for producing integrated circuits
KR100604805B1 (ko) * 2000-06-05 2006-07-26 삼성전자주식회사 반도체 소자의 금속배선 형성방법
KR100383759B1 (ko) * 2000-06-15 2003-05-14 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
US6461909B1 (en) * 2000-08-30 2002-10-08 Micron Technology, Inc. Process for fabricating RuSixOy-containing adhesion layers
KR100386034B1 (ko) * 2000-12-06 2003-06-02 에이에스엠 마이크로케미스트리 리미티드 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008541428A (ja) * 2005-05-05 2008-11-20 アプライド マテリアルズ インコーポレイテッド 導電性バリヤ層、特にルテニウムとタンタルの合金及びそのスパッタ堆積
JP2007096241A (ja) * 2005-08-30 2007-04-12 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP4523535B2 (ja) * 2005-08-30 2010-08-11 富士通株式会社 半導体装置の製造方法
US7968437B2 (en) 2005-11-18 2011-06-28 Hitachi Kokusai Electric Inc. Semiconductor device manufacturing method and substrate processing apparatus
WO2007058120A1 (ja) * 2005-11-18 2007-05-24 Hitachi Kokusai Electric Inc. 半導体装置の製造方法および基板処理装置
JP5097554B2 (ja) * 2005-11-18 2012-12-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2007258390A (ja) * 2006-03-23 2007-10-04 Sony Corp 半導体装置、および半導体装置の製造方法
JP2008047675A (ja) * 2006-08-15 2008-02-28 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP4634977B2 (ja) * 2006-08-15 2011-02-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP2010503204A (ja) * 2006-08-30 2010-01-28 ラム リサーチ コーポレーション 銅配線のバリア界面調整のための方法および装置
KR101487564B1 (ko) 2006-08-30 2015-01-29 램 리써치 코포레이션 구리 상호접속부의 배리어 계면 제작 방법 및 장치
US8916232B2 (en) 2006-08-30 2014-12-23 Lam Research Corporation Method for barrier interface preparation of copper interconnect
KR101475308B1 (ko) * 2007-06-26 2014-12-22 후지필름 가부시키가이샤 금속용 연마액 및 그것을 사용한 연마 방법
JP2009010031A (ja) * 2007-06-26 2009-01-15 Fujifilm Corp 金属用研磨液及びそれを用いた研磨方法
JP2009027061A (ja) * 2007-07-23 2009-02-05 Ulvac Japan Ltd 薄膜形成方法
JP2009130288A (ja) * 2007-11-27 2009-06-11 Ulvac Japan Ltd 薄膜形成方法
JP2011513983A (ja) * 2008-03-07 2011-04-28 東京エレクトロン株式会社 滑らかで凝集しないＣｕシード層を用いた気泡の存在しない凹部のＣｕ充填体
JP2011523780A (ja) * 2008-05-21 2011-08-18 インターナショナル・ビジネス・マシーンズ・コーポレーション 導電性コンタクトの組み込みのための構造体及びプロセス

Also Published As

Publication number Publication date
US20050124154A1 (en) 2005-06-09
EP1466352A1 (en) 2004-10-13
KR100805843B1 (ko) 2008-02-21
AU2002359994A1 (en) 2003-07-15
WO2003056612A1 (en) 2003-07-10
EP1466352A4 (en) 2005-04-06
KR20030056677A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
JP2005513813A (ja) 基板上に半導体集積回路用銅配線を形成する方法
US7405143B2 (en) Method for fabricating a seed layer
US6713373B1 (en) Method for obtaining adhesion for device manufacture
US6464779B1 (en) Copper atomic layer chemical vapor desposition
US7737028B2 (en) Selective ruthenium deposition on copper materials
JP5173098B2 (ja) ダマシン・メタライゼーションのためのコンフォーマルライニング層
TWI333234B (en) Integration of ald/cvd barriers with porous low k materials
US6391785B1 (en) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US7425506B1 (en) Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US7279423B2 (en) Forming a copper diffusion barrier
US8058164B2 (en) Methods of fabricating electronic devices using direct copper plating
JP2008124464A (ja) Ｒｕ膜および金属配線構造の形成方法
JP2006324676A (ja) 積層構造を備えた集積回路構造およびその製造方法
US7365011B2 (en) Catalytic nucleation monolayer for metal seed layers
US20080237860A1 (en) Interconnect structures containing a ruthenium barrier film and method of forming
US20090166867A1 (en) Metal interconnect structures for semiconductor devices
US6951816B2 (en) Method of forming a metal layer over patterned dielectric by electroless deposition using a catalyst
JP3957380B2 (ja) 半導体素子の金属配線形成方法
US20070207611A1 (en) Noble metal precursors for copper barrier and seed layer
US20080045013A1 (en) Iridium encased metal interconnects for integrated circuit applications
JP4804725B2 (ja) 半導体装置の導電性構造体の形成方法
US7846839B2 (en) Film forming method, semiconductor device manufacturing method, semiconductor device, program and recording medium
KR101069630B1 (ko) 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법
KR100289515B1 (ko) 베리어 메탈층 및 그 형성방법
JP2004179605A (ja) アルミニウム金属配線形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100105