KR100717501B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100717501B1
KR100717501B1 KR1020050134056A KR20050134056A KR100717501B1 KR 100717501 B1 KR100717501 B1 KR 100717501B1 KR 1020050134056 A KR1020050134056 A KR 1020050134056A KR 20050134056 A KR20050134056 A KR 20050134056A KR 100717501 B1 KR100717501 B1 KR 100717501B1
Authority
KR
South Korea
Prior art keywords
atomic layer
layer deposition
deposition process
forming
plasma
Prior art date
Application number
KR1020050134056A
Other languages
English (en)
Inventor
백인철
이한춘
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050134056A priority Critical patent/KR100717501B1/ko
Priority to US11/617,242 priority patent/US7632754B2/en
Application granted granted Critical
Publication of KR100717501B1 publication Critical patent/KR100717501B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로서, 반도체 기판 위에 층간 절연막을 형성하는 단계, 선택적 식각 공정으로 반도체 기판을 노출하는 트렌치를 형성하는 단계, 트렌치 내부를 포함하는 층간 절연막 위에 고주파 전력 발생기의 주파수를 13.56MHz로 설정한 플라스마 인가 원자층 증착 공정을 이용하여 확산 장벽층을 형성하는 단계를 포함한다.
PEALD, 확산장벽층

Description

반도체 소자의 금속 배선 형성 방법{MANUFACTURING METHOD OF METAL LINE IN SEMICONDUCTOR DEVICE}
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 도시한 단면도이다.
도 2 내지 도 4는 플라스마 인가 원자층 증착 공정의 조건을 변경하여 TaN 막을 형성하는 경우의 가스 펄싱 다이어그램이다.
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로 보다 상세하게는 플라스마 인가 원자층 증착 공정을 이용한 구리 배선 형성 방법에 관한 것이다.
반도체 소자가 점점 고속화, 고집적화 됨에 따라 미세한 구리 배선을 형성하기 위해 다마신 공정이 널리 사용되고 있다. 이 때, 트렌치를 포함하는 층간 절연막 위에 물리적 기상 증착법(physical vapor deposition)으로 확산 장벽층을 형성한다.
그러나, 물리적 기상 증착법은 증착이 간단하고 전기적 특성이 좋은 반면에 단차 도포성(step coverage)이 불량하다는 단점이 있다. 또한, 확산 장벽층의 두 께를 수 Å 단위로 정밀하게 제어할 수 없는 문제점이 있다.
따라서, 최근에는 확산 장벽층 형성을 위한 증착 소스 가스를 시분할 하여 독립적인 펄스(pulse) 형태로 공급하는 원자층 증착법(atomic layer deposition, ALD)에 플라스마 개념을 도입한 플라스마 인가 원자층 증착법(plasma enhanced atomic layer deposition, PEALD)이 도입되고 있다.
그러나, 플라스마 인가 원자층 증착법은 물리적 기상 증착법에 비해 비저항(resistivity)이 증가하고, 확산 장벽층의 균일성(uniformity)이 감소하는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 플라스마 인가 원자층 증착 공정의 조건을 변화시켜 확산 장벽층의 특성을 향상할 수 있는 반도체 소자의 구리 배선 형성 방법에 관한 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 반도체 기판 위에 층간 절연막을 형성하는 단계, 선택적 식각 공정으로 상기 반도체 기판을 노출하는 트렌치를 형성하는 단계, 상기 트렌치 내부를 포함하는 상기 층간 절연막 위에 고주파 전력 발생기의 주파수를 13.56MHz로 설정한 플라스마 인가 원자층 증착 공정을 이용하여 확산 장벽층을 형성하는 단계를 포함할 수 있다.
그리고, 상기 플라스마 인가 원자층 증착 공정은 챔버 내의 베이스 압력을 10E-8 ∼ 3*10E-7 torr으로 설정하여 진행되는 것이 바람직하다.
그리고, 상기 플라스마 인가 원자층 증착 공정은 리액션 가스로 50∼150sccm의 H₂가스 및 20∼100sccm의 NH₃가스를 주입하여 진행되는 것이 바람직하다.
또한, 상기 플라스마 인가 원자층 증착 공정은 진공 퍼징 단계를 더 포함하여 진행되는 것이 바람직하다.
그리고, 상기 진공 퍼징 단계는 Ar 퍼징이 종료된 후에 시작되는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 도시한 단면도이다.
도 1에 도시한 바와 같이, 반도체 기판(100) 위에 층간 절연막(110)을 형성한다. 이 때, 반도체 기판(100)은 개별 소자(도시하지 않음) 또는 금속 배선(도시 하지 않음)을 포함할 수 있다.
이어, 선택적 식각 공정으로 층간 절연막(110)의 일부를 제거하여 반도체 기판(100)의 일부가 노출되는 트렌치를 형성한다. 다음으로, 트렌치 내부를 포함하는 층간 절연막(110) 위에 플라스마 인가 원자층 증착 공정을 이용하여 확산 장벽층(120)을 형성한다. 이 때, 확산 장벽층(120)은 TaN 막으로 형성하는 것이 바람직하다.
이러한, 확산 장벽층(120)은 플라스마 인가 원자층 증착 공정의 조건을 조절함으로써 특성을 향상시킬 수 있다. 이에 대해 표1 및 도 2 내지 도 4에서 상세히 설명한다.
표 1은 플라스마 인가 원자층 증착 공정의 조건 변화에 따른 TaN 막의 특성에 대해 측정한 결과를 도시한 표이다. 그리고, 도 2 내지 도 4는 플라스마 인가 원자층 증착 공정의 조건을 변경하여 TaN 막을 형성하는 경우의 가스 펄싱 다이어그램이다.
[표 1]
Figure 112005078024527-pat00001
이 때, 기존의 플라스마 인가 원자층 증착 공정은 플라스마를 발생시키는 고주파 전력 발생기의 주파수가 400KHz이고, 챔버 내의 베이스 압력은 10E-3 torr이며, 리액션 가스로 50∼150sccm의 H₂가스, 퍼징 가스로 350∼550sccm 또는 150∼250sccm의 Ar 가스를 사용하여 확산 장벽층(120)을 형성하였다.
도 2는 표 1에서의 조건 1에 대한 1 사이클 가스 펄싱 다이어그램으로 플라스마 인가 원자층 증착 장치의 고주파 전력 발생기의 주파수를 국제 표준인 13.56MHz으로 변경한 경우를 나타낸다.
1 사이클은 약 53초의 시간을 갖는 것이 바람직하다. 1 사이클이 시작되면 증착 소스 가스가 반도체 기판을 포함하고 있는 플라스마 인가 원자층 증착 장치에 주입된다. 이 때, 주입 시간의 인터벌(interval)은 0∼2초인 것이 바람직하다.
다음, 주입구를 통하여 챔버 내에 350∼550 sccm의 퍼징 가스(purging gas)를 2∼17초의 인터벌 동안 주입하는 것이 바람직하다. 이 때, 퍼징 가스의 예로는 Ar 이 바람직하다.
다음으로, 주입구를 통하여 챔버 내에 50∼150sccm의 리액션 가스(reaction gas)를 19∼33초의 인터벌 동안 주입하는 것이 바람직하다. 리액션 가스는 증착 소스 가스에 포함된 불순물 원자를 제거하는데 사용된다. 이 때, 리액션 가스의 예로는 H₂가 바람직하다.
또한, 24∼33초의 인터벌 동안 챔버 내에 H₂의 공급과 함께 플라스마를 발생시킨다. 플라스마를 발생시키는 고주파 전력 발생기의 주파수는 국제 표준인 13.56MHz인 것이 바람직하다.
계속해서, 33∼37초의 인터벌 동안 주입구를 통하여 챔버 내에 퍼징 가스로 150∼250sccm의 Ar 을 주입하는 것이 바람직하다.
다음, 37∼47초의 인터벌 동안 주입구를 통하여 챔버 내에 리액션 가스로 다시 50∼150sccm의 H₂를 주입하는 것이 바람직하다. 이 때, 42∼47초의 인터벌 동안 H₂의 공급과 함께 고주파 전력 발생기의 주파수가 국제 표준인 13.56MHz인 플라스마를 발생시킨다.
이어, 47∼51초의 인터벌 동안 주입구를 통하여 챔버 내에 퍼징 가스로 150∼250sccm의 Ar을 주입하는 것이 바람직하다. 그리고, 약 2초가 더 경과하여 약 53초가 되면 플라스마 원자층 증착 공정의 1 사이클이 종료 되어 트렌치 내부를 포함하는 층간 절연막(110) 위에 TaN 단원자층 막(120)이 형성된다.
이 때, 도 2의 조건에 의해 형성된 TaN 막의 특성은 표 1의 측정 결과를 통해 알 수 있다.
표면 저항(sheet resistance)은 평균이 약 639.7 Ω/□이고, 표준 편차는 약 14.03 Ω/□이다. 또한, 100 사이클을 통해 형성된 TaN 막의 두께는 평균 약 86.06Å이고, 표준 편차는 약 1.97 Å이다.
그리고, 비저항은 약 550.52 μΩㆍcm 이다. 고주파 전력 발생기의 플라스마 발생 주파수를 기존의 400KHz에서 13.56MHz로 변경함으로써 비저항은 약 960 μΩㆍcm 에서 약 550.52 μΩㆍcm로 감소하여 TaN 막의 특성이 향상된다.
도 3은 표 1에서의 조건 2에 대한 1 사이클 가스 펄싱 다이어그램으로 플라 스마 인가 원자층 증착 장치의 베이스 압력(base pressure)을 감소시키고, 리액션 가스를 더 추가한 경우를 나타낸다.
따라서, 도 3은 도 2의 플라스마 인가 원자층 증착 공정의 진행 절차와 동일하다. 다만, 37∼42초의 인터벌 동안 주입구를 통하여 챔버 내에 20∼100sccm의 또 다른 리액션 가스를 주입하는 공정이 더 추가된다. 이 때, 리액션 가스의 예로는 NH₃가 바람직하다.
또한, 베이스 압력은 10E-8 ∼ 3*10E-7 torr으로 감소시켜 공정을 진행한다. 베이스 압력은 플라스마 인가 원자층 증착 공정이 진행되기 전에 진공펌프 등을 통해 챔버 내의 잔류 가스를 제거한 상태의 챔버 내의 압력이다.
이 때, 도 3의 조건에 의해 형성된 TaN 막의 특성은 표 1의 측정 결과를 통해 알 수 있다. 표면 저항은 평균이 약 539.6 Ω/□이고, 표준 편차는 약 8.61 Ω/□이다. 또한, 100 사이클을 통해 형성된 TaN 막의 두께는 평균 약 66.67Å이고, 표준 편차는 약 3.33 Å이다. 그리고, 비저항은 약 359.76 μΩㆍcm 이다.
따라서, 조건 1 과 비교하면 표면 저항에 대한 표준 편차가 약 14.03 Ω/□ 에서 약 8.61 Ω/□으로 감소하여 균일성(uniformity)이 향상된다. 그리고, 동일한 100 사이클에 대한 TaN 막의 두께가 평균 약 86.06Å 에서 평균 약 66.67Å으로 감소하여 막의 밀도가 증가된다. 또한, 비저항은 약 550.52 μΩㆍcm 에서 약 359.76 μΩㆍcm 으로 감소하여 TaN 막의 특성이 더 향상된다.
도 4은 표 1에서의 조건 3에 대한 1 사이클 가스 펄싱 다이어그램으로 플라스마 인가 원자층 증착 공정에 진공 퍼징 단계를 더 추가한 경우를 나타낸다.
도 4은 도 3의 플라스마 인가 원자층 증착 공정의 진행 절차와 동일하다. 다만, 17∼19초 및 51∼53초 동안의 인터벌 동안 챔버 내에 진공 퍼징 단계가 더 추가된다. 즉, Ar 에 의한 퍼징 공정의 종료와 동시에 진공 퍼징이 시작된다.
이 때, 도 4의 조건에 의해 형성된 TaN 막의 특성은 표 1의 측정 결과를 통해 알 수 있다.
표면 저항은 평균이 약 556.2 Ω/□이고, 표준 편차는 약 4.02 Ω/□이다. 또한, 100 사이클을 통해 형성된 TaN 막의 두께는 평균 약 66.08Å이고, 표준 편차는 약 2.01 Å이다. 그리고, 비저항은 약 367.53 μΩㆍcm 이다.
따라서, 조건 2 와 비교하면 표면 저항에 대한 표준 편차가 약 8.61 Ω/□ 에서 약 4.02 Ω/□으로 감소하여 균일성이 더 향상된다.
본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성 방법은 플라스마 인가 원자층 증착 장치의 고주파 전력 발생기의 주파수를 변경하고, 베이스 압력을 감소시키고, 리액션 가스로 NH₃를 더 추가하고, 진공 퍼징 단계를 더 추가함으로써 TaN 막의 특성을 향상시킬 수 있다.
구체적으로 TaN 막의 표면 저항에 대한 표준 편차가 감소하여 막의 균일성이 향상되고, 동일한 사이클 동안 증착된 막의 두께에 대한 평균이 감소하여 막의 밀도가 향상된다. 또한, 비저항이 감소하여 RC 지연이 줄어든다.
이상에서 본 발명의 바람직한 실시예에 대하여는 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (5)

  1. 반도체 기판 위에 층간 절연막을 형성하는 단계,
    선택적 식각 공정으로 상기 반도체 기판을 노출하는 트렌치를 형성하는 단계,
    상기 트렌치 내부를 포함하는 상기 층간 절연막 위에 고주파 전력 발생기의 주파수를 13.56MHz로 설정한 플라스마 인가 원자층 증착 공정을 이용하여 확산 장벽층을 형성하는 단계가 포함되어 구성되고,
    상기 플라즈마 인가 원자층 증착 공정은 리액션 가스로 H₂가스 및 NH₃가스를 주입하여 진행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제1항에서,
    상기 플라스마 인가 원자층 증착 공정은 챔버 내의 베이스 압력을 10E-8 ∼ 3*10E-7 torr으로 설정하여 진행되는 반도체 소자의 금속배선 형성 방법.
  3. 제1항에서,
    상기 플라스마 인가 원자층 증착 공정은 50∼150sccm의 H₂가스 및 20∼100sccm의 NH₃가스를 주입하여 진행되는 반도체 소자의 금속배선 형성 방법.
  4. 제3항에서,
    상기 플라스마 인가 원자층 증착 공정은 진공 퍼징 단계를 더 포함하여 진행되는 반도체 소자의 금속배선 형성 방법.
  5. 제4항에서,
    상기 진공 퍼징 단계는 Ar 퍼징이 종료된 후에 시작되는 반도체 소자의 금속배선 형성 방법.
KR1020050134056A 2005-12-29 2005-12-29 반도체 소자의 금속 배선 형성 방법 KR100717501B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050134056A KR100717501B1 (ko) 2005-12-29 2005-12-29 반도체 소자의 금속 배선 형성 방법
US11/617,242 US7632754B2 (en) 2005-12-29 2006-12-28 Method for forming metal line in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134056A KR100717501B1 (ko) 2005-12-29 2005-12-29 반도체 소자의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR100717501B1 true KR100717501B1 (ko) 2007-05-14

Family

ID=38263764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134056A KR100717501B1 (ko) 2005-12-29 2005-12-29 반도체 소자의 금속 배선 형성 방법

Country Status (2)

Country Link
US (1) US7632754B2 (ko)
KR (1) KR100717501B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020144657A1 (en) * 2001-04-05 2002-10-10 Chiang Tony P. ALD reactor employing electrostatic chuck
KR20040058239A (ko) * 2001-10-26 2004-07-03 어플라이드 머티어리얼스, 인코포레이티드 구리 금속화 어플리케이션을 위한 에이엘디 탄탈 질화물및 알파-위상 탄탈의 통합
KR20040102754A (ko) * 2003-05-29 2004-12-08 삼성전자주식회사 원자층 적층 방법 및 이를 이용한 박막 형성 방법
KR20050004944A (ko) * 2003-06-27 2005-01-13 삼성전자주식회사 플라즈마 활성 원자층 적층 방법 및 이를 이용한 박막형성 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805843B1 (ko) * 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
US7335980B2 (en) * 2004-11-04 2008-02-26 International Business Machines Corporation Hardmask for reliability of silicon based dielectrics
US7273814B2 (en) * 2005-03-16 2007-09-25 Tokyo Electron Limited Method for forming a ruthenium metal layer on a patterned substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020144657A1 (en) * 2001-04-05 2002-10-10 Chiang Tony P. ALD reactor employing electrostatic chuck
KR20040058239A (ko) * 2001-10-26 2004-07-03 어플라이드 머티어리얼스, 인코포레이티드 구리 금속화 어플리케이션을 위한 에이엘디 탄탈 질화물및 알파-위상 탄탈의 통합
KR20040102754A (ko) * 2003-05-29 2004-12-08 삼성전자주식회사 원자층 적층 방법 및 이를 이용한 박막 형성 방법
KR20050004944A (ko) * 2003-06-27 2005-01-13 삼성전자주식회사 플라즈마 활성 원자층 적층 방법 및 이를 이용한 박막형성 방법

Also Published As

Publication number Publication date
US7632754B2 (en) 2009-12-15
US20070166987A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
JP6962955B2 (ja) シームレスのコバルト間隙充填を可能にする方法
JP6980020B2 (ja) ルテニウムドーピングにより強化される耐コバルト凝集性及び間隙充填作用
US6927163B2 (en) Method and apparatus for manufacturing a barrier layer of semiconductor device
TWI530580B (zh) 於銅表面上之選擇性鈷沉積
TWI450335B (zh) 在反應室中在基板上沈積釕薄膜之方法及由釕薄膜形成之結構
US7655567B1 (en) Methods for improving uniformity and resistivity of thin tungsten films
TWI523103B (zh) 在高開口率圖案上形成具有Ｓｉ－Ｎ鍵之共形膜的方法
TWI528456B (zh) 於阻障表面上之鈷沉積
US20070054487A1 (en) Atomic layer deposition processes for ruthenium materials
US7785658B2 (en) Method for forming metal wiring structure
US8765601B2 (en) Post deposition treatments for CVD cobalt films
US8222746B2 (en) Noble metal barrier layers
US7959985B2 (en) Method of integrating PEALD Ta-containing films into Cu metallization
US20070077750A1 (en) Atomic layer deposition processes for ruthenium materials
JP2008124464A (ja) Ｒｕ膜および金属配線構造の形成方法
US20100151676A1 (en) Densification process for titanium nitride layer for submicron applications
TW201525174A (zh) 極低電阻率鎢之沉積方法
JP2004247725A (ja) シリコンカーバイド膜を形成する方法
US6753258B1 (en) Integration scheme for dual damascene structure
US7041596B1 (en) Surface treatment using iodine plasma to improve metal deposition
US20070207611A1 (en) Noble metal precursors for copper barrier and seed layer
US9633861B2 (en) Cu/barrier interface enhancement
KR100624351B1 (ko) 금속 필름의 화학적 증착 방법
US20070082130A1 (en) Method for foming metal wiring structure
KR100717501B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110418

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee