KR100552820B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100552820B1
KR100552820B1 KR1020040074498A KR20040074498A KR100552820B1 KR 100552820 B1 KR100552820 B1 KR 100552820B1 KR 1020040074498 A KR1020040074498 A KR 1020040074498A KR 20040074498 A KR20040074498 A KR 20040074498A KR 100552820 B1 KR100552820 B1 KR 100552820B1
Authority
KR
South Korea
Prior art keywords
thin film
gas
tan thin
tan
semiconductor device
Prior art date
Application number
KR1020040074498A
Other languages
English (en)
Inventor
이한춘
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020040074498A priority Critical patent/KR100552820B1/ko
Priority to US11/228,419 priority patent/US7745348B2/en
Application granted granted Critical
Publication of KR100552820B1 publication Critical patent/KR100552820B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 반도체 소자의 제조 방법은 소정의 하부 구조를 가지는 기판 위에 프리커서를 형성하는 단계, PEALD 법으로 프리커서 위에 TaN 박막을 형성하는 단계를 포함하고, PEALD 법은 H2 가스를 플라즈마 가스로 이용하는 것이 바람직하다.
TaN, 플라즈마, PEALD

Description

반도체 소자의 제조 방법{MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법에 사용되는 장비의 개략도로서, PEALD 법을 이용하여 TaN 박막을 증착하기 위한 장비의 개략도이고,
도 2는 증착 온도를 달리하며 열분해 ALD 법을 이용하여 증착된 TaN 박막을 XPS를 이용하여 분석한 깊이 프로파일의 도면이고,
도 3은 증착 온도를 달리하여 열분해 ALD 법에 의해 증착된 TaN 박막을 AES을 통해 성분을 분석한 후, 막내 성분들의 전체 함량을 100으로 가정하고, 분석된 성분들의 조성비를 나타낸 도면이고,
도 4는 PEMAT에 의해 증착된 TaN 박막의 내부의 불순물을 제거하여 비저항을 감소시키고 막의 치밀도를 높여주기 위해 수행되는 플라즈마 처리의 플라즈마 가스 종류에 따른 성분 분석 결과의 도면이고,
도 5는 플라즈마 가스를 달리하여 증착한 TaN 박막의 비저항의 변화를 나타낸 도면이고,
도 6은 수소가스로 플라즈마 처리를 수행하고 400 주기를 진행하여 증착되어 약 320 두께를 갖는 TaN 박막의 증착온도에 따른 비저항의 변화가 도시되어 있다.
도 7은 플라즈마 가스로 수소를 사용하고 증착 온도를 달리한 TaN 박막의 내 부 성분을 AES에 의해 분석한 결과를 나타낸 도면이고,
도 8은 비아 홀의 폭이 0.18㎛ 이고 종횡비가 약 6 : 1 인 싱글(Single) 패턴의 기판에서 증착 온도가 300도이고 플라즈마 가스로 수소를 사용하여 200 주기로 증착된 TaN 박막의 계단 도포성을 SEM에 의해 조사한 결과를 도시한 도면이다.
본 발명은 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 제조 방법에 있어서 확산 방지막이 많은 부분에 필요하다. 확산 방지막은 전도성을 갖고 있어야 하므로 대표적인 것들로는 TiN, WN, 또는 TaN 등이 있다.
그리고, 반도체 소자의 배선으로는 알루미늄이 일반적으로 사용되고 있으며, 근래에는 구리가 많이 사용되고 있다. 구리는 낮은 비저항과 높은 융점을 제외하면, 종래의 알루미늄이 가지고 있는 다른 우수한 물성들은 가지고 있지 않다.
예를 들어, 구리는 Al2O3과 같은 치밀한 보호피막이 없으며, 이산화규소(SiO2)에 대한 접착력이 나쁘고, 건식 식각이 어렵다. 또한, 구리는 실리콘 내에서 확산계수가 알루미늄보다 대략 106 배정도 크며, 실리콘 내부로 확산한 구리는 밴드 갭(Band Gap)사이에 깊은 에너지 준위(Deep Level)를 형성하는 것으로 알려져 있다. 더욱이, 구리는 SiO2 내에서 확산계수도 큰 것으로 알려져 있는데, 이는 구리 배선 사이의 절연 특성을 감소시키게 된다. 결국 실리콘이나 SiO2 내에서 구리가 가지는 큰 확산계수는 소자의 신뢰성을 크게 저하시키게 된다. 따라서, 구리 배선 공정에서 소자의 신뢰성을 확보하기 위해서는, 구리의 실리콘 및 SiO2로의 빠른 확산을 방지할 수 있는 확산 방지막(Diffusion Barrier)을 개발하는 것이 필수적이다.
이와 같이 확산방지막은 배선에 있어서 매우 중요한 역할을 한다. 따라서, 치밀한 확산방지막을 형성할 수 있는 기술을 확보하는 것이 매우 중요하다. 특히, TaN 박막은 구리와 열역학적으로 안정하기 때문에, 이를 구리 배선 공정에서의 확산 방지막으로 사용하기 위한 연구들이 많은 관심 속에 진행되고 있다.
TaN 박막은 높은 열적 안정성, 산화막과의 우수한 접착성(adhesion) 및 확산 방지막 특성을 가지고 있어서 구리 배선 기술(Cu interconnect technology)에서 확산 방지막으로 가장 폭넓게 사용되고 있다. 현재 TaN 박막은 일반적으로 물리 기상 증착법(Physical Vapor Deposition, PVD)에 의해 증착되며 주로 100nm 이상의 두께를 갖는 TaN/Ta의 이중층(Bilayer)으로 증착된다.
한편, 반도체 소자가 작아짐에 따라 65nm 이하의 구리 배선 공정이 요구되고 있으므로 더불어 TaN의 두께가 5nm 이하로 작아져야만 한다. 따라서, 물리 기상 증착법을 이용한 TaN의 증착은 얇은 두께에서 균일한(conformal) 계단 도포성(step coverage)을 얻는데 한계가 있다. 이러한 물리 기상 증착법에 의한 불균일한 증착을 극복하고, 얇은 두께에서 우수한 계단 도포성과 우수한 확산방지막 특성을 가질 수 있는 원자층 증착법(Atomic Layer Deposition, ALD)이 크게 주목받고 있다.
ALD법을 이용하여 TaN 박막을 증착시키기 위해서는 프리커서(Precursor)가 필요하며, 금속-유기(Metal-Organic) 프리커서와 TaCl5와 같은 할로겐 화합물이 그 예이다.
그러나, ALD법에서 금속-유기 프리커서에 의해 증착된 TaN 박막은 내부에 탄소(Carbon) 함유량이 많아서 막의 치밀도(Density)가 낮아지고 비저항이 높아 구리배선의 전기적 특성을 저하시키는 원인이 되고 있다.
따라서, TaCl5와 같은 할로겐 화합물을 구리 배선의 확산방지막으로 사용하기 위한 많은 연구가 진행되고 있지만, Cl과 같은 불순물이 구리배선에 부식(corrosion)을 일으켜서 반도체 소자의 신뢰성에 나쁜 영향을 주고 있다.
본 발명의 기술적 과제는 TaN 박막의 내부에 불순물의 함유량이 적고, 박막의 치밀도가 향상된 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명에 따른 반도체 소자의 제조 방법은 소정의 하부 구조를 가지는 기판 위에 프리커서를 형성하는 단계, PEALD 법으로 상기 프리커서 위에 TaN 박막을 형성하는 단계를 포함하고, 상기 PEALD 법은 H2 가스를 플라즈마 가스로 이용하는 것이 바람직하다.
또한, 본 발명에 따른 반도체 소자의 제조 방법은 반응조와 가스 라인을 제1 퍼지하는 단계, 상기 반응조에 프리 커서를 주입하여 기판에 증착하는 단계, 상기 반응조와 가스 라인을 제2 퍼지하는 단계, 상기 반응조 및 가스 라인에 연결되어 있는 H2의 가스 밸브를 개방하여 H2 가스를 주입하는 단계, 상기 반응조에 플라즈마 전원을 인가하여 TaN 박막을 형성하는 단계, 상기 플라즈마 전원 및 H2 가스의 주입을 차단하는 단계를 포함하는 것이 바람직하다.
또한, 상기 프리 커서로는 펜타키스 에틸메틸아미노 탄탈륨, 테트부틸이미도 트리스디에틸아미드 탄탈륨, 펜타키스 디에틸아미드 탄탈륨, 펜타키스 디에틸아미드 탄탈륨 중에서 선택된 어느 하나를 사용하는 것이 바람직하다.
또한, 상기 반응조 및 가스 라인의 제1 및 제2 퍼지는 각각 1 내지 3초 진행하는 것이 바람직하다.
또한, 상기 플라즈마 전원의 인가는 11 내지 13초 진행하는 것이 바람직하다.
또한, 상기 반응조에 주입하는 가스는 N2를 더 포함하는 것이 바람직하다.
또한, 상기 TaN의 증착 온도는 250℃ 이상인 것이 바람직하다.
또한, 상기 TaN 박막 위에 금속 배선을 형성하는 단계를 더 포함하고, 상기 금속 배선은 구리, 알루미늄 또는 텅스텐 중에서 선택된 어느 하나인 것이 바람직하다.
또한, 상기 TaN 박막 위에 시드 구리막을 증착하는 단계, 상기 시드 구리막 위에 구리 배선을 형성하는 단계를 더 포함하는 것이 바람직하다.
또한, 상기 시드 구리막은 물리기상증착법으로 형성하는 것이 바람직하다.
또한, 상기 TaN 박막 위에 Ta를 증착하는 단계, 상기 Ta 위에 시드 구리막을 증착하는 단계, 상기 시드 구리막 위에 구리 배선을 형성하는 단계를 더 포함하는 것이 바람직하다.
또한, 상기 시드 구리막은 물리기상증착법, ALD법 또는 화학기상증착법 중에서 선택된 어느 하나의 방법으로 형성하는 것이 바람직하다.
또한, 상기 TaN 박막 위에 듀얼 다마신 또는 싱글 다마신으로 구리 배선을 형성하는 단계를 더 포함하는 것이 바람직하다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 대하여 도면을 참 고로 하여 상세하게 설명한다.
도 1에는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법에 사용되는 장비의 개략도로서, PEALD 법을 이용하여 TaN 박막을 증착하기 위한 장비가 도시되어 있다.
플라즈마 원자층 증착법(Plasma-Enhanced Atomic Layer Deposition, PEALD)은 우선, 200㎜ 두께의 실리콘 기판 위에 퍼니스(Furnace)에서 약 100OÅ의 두께로 산화막을 형성한다.
그리고, 금속-유기 계열의 펜타키스 에틸메틸아미노 탄탈륨(pentakis(ethylmethylamino) tantalum, PEMAT)을 프리 커서로 증착한다. 그리고, 프리 커서를 이용하여 TaN 박막을 형성한다.
이러한 프리 커서로는 테트부틸이미도 트리스디에틸아미드 탄탈륨(tertbutylimido (trisdiethylamide) tantalum, TBTDET), 펜타키스 디에틸아미드 탄탈륨(pentakis (diethylamide) tantalum, PDEAT), 펜타키스 디에틸아미드 탄탈륨(pentakis (dimethylamide) tantalum, PDMAT) 등도 바람직하다.
PEMAT를 이용한 TaN 박막의 증착 시 증착 온도를 200℃ 내지 350℃로 변화시켜 증착온도에 따른 TaN 박막의 내부 불순물 및 비저항을 조사하였다.
그리고, TaN 박막 내부 불순물의 제거를 통해 비저항을 감소시키고 박막의 치밀도를 향상시키기 위해 수소(H2) 가스 또는 수소(H2)와 질소(N2)가 혼합된 혼합 가스로 플라즈마(Plasma) 처리를 수행하였다.
플라즈마는 샤워 헤드(Shower-Head) 형태의 반응 가스 리액터(Reactor)에 13.56 MHz의 주파수를 갖는 전원공급장치를 장착하고 300W의 인가 전원을 공급하여 발생시켰다.
PEMAT 프리커서를 이용한 TaN 박막의 증착과 플라즈마 처리를 거쳐서 원하는 TaN 박막을 형성하는 PEALD 법의 1 주기(Cycle)는
(1) 반응조(Chamber)와 가스 라인(Line)의 퍼지(purge)
(2) PEMAT 프리커서의 주입 및 기판에 증착
(3) 반응조와 가스 라인의 퍼지
(4) H2 와 N2의 가스 밸브(Valve) 개방
(5) 플라즈마 전원의 인가 및 플라즈마 처리(Treatment)
(6) 플라즈마 전원과 가스의 차단의 6단계 과정으로 이루어진다.
여기서 퍼지(purge) 시간과 싸이클 당 PEMAT 주입시간은 2초, 플라즈마 처리시간은 12초로 설정한다. MFC(Mass Flow Controller)는 질량 유량계를 나타낸다.
TaN 박막의 기초적인 결합 형태를 조사하기 위하여 증착 온도를 달리하여 열분해 ALD(thermal ALD)법에 의해 증착된 TaN 박막의 결합 형태(bonding property)와 화학적 조성을 XPS(X-ray photoelectron spectroscopy)을 통하여 조사하였다.
도 2에는 증착 온도를 달리하며 열분해 ALD 법을 이용하여 증착된 TaN 박막을 XPS를 이용하여 분석한 깊이 프로파일(Depth Profile)의 결과가 도시되어 있다.
일반적으로 TaN 박막은 21.5 eV 와 26.5 eV 의 결합 에너지 영역에서 관찰되며 순수 Ta(Ta 4f7/2) 피크(peak)는 21.9 eV이고, 26.5 eV 부근의 피크는 산화 탄탈륨(tantalum oxide)인 것으로 보고되고 있다.
도 2에 도시한 바와 같이, ALD 법으로 증착된 TaN 박막은 비슷한 결합에너지 범위에서 안정된 TaN 박막의 피크(Peak)가 관찰됨을 알 수 있다. 그리고, 증착 온도가 증가함에 따라 탄탈륨(Ta)과 결합하는 원소가 산소에서 질소로 변함을 알 수 있다. 즉, 열분해 ALD 법에 의해 증착된 TaN 박막의 증착 온도에 따른 결합 형태는 증착 온도가 200℃ 이하의 저온에서는 산소와 결합하는 형태를 보이지만 250℃ 이상의 증착 온도에서는 질소와 결합하는 형태를 보인다.
따라서, 안정된 TaN 박막을 얻기 위해서는 250℃ 이상의 증착 온도가 필요하다.
그리고, TaN 박막의 박막 내부의 불순물 및 Ta 과 N 의 구성비는 증착 온도 및 플라즈마 가스를 달리하여 AES(Auger electron spectroscopy)를 이용하여 분석하였다. 즉, TaN 박막의 증착 온도에 따른 결합 형태의 변화는 AES 분석결과를 통해서도 확인할 수 있다.
도 3에는 증착 온도를 달리하여 열분해 ALD 법에 의해 증착된 TaN 박막을 AES을 통해 성분을 분석한 후, 막내 성분들의 전체 함량을 100으로 가정하고, 분석된 성분들의 조성비를 나타내었다.
도 3에 도시한 바와 같이, 박막 내부 성분들의 조성비는 증착 온도가 증가함에 따라서 산소의 양은 감소하며 반대로 탄탈륨(Ta)과 질소의 함량은 증가한다. 이는 도 2에서 보여준 XPS의 결과와 일치하며 250℃ 이상의 증착 온도에서 탄탈륨(Ta)과 질소가 결합된 TaN 박막이 얻어진다는 것을 확인할 수 있다.
도 4에는 PEMAT에 의해 증착된 TaN 박막의 내부의 불순물을 제거하여 비저항 을 감소시키고 막의 치밀도를 높여주기 위해 수행되는 플라즈마 처리의 플라즈마 가스 종류에 따른 성분 분석 결과가 도시되어 있다.
여기서, PEALD를 이용한 TaN 박막의 증착 온도는 300℃이고, 증착 주기는 300 주기(cycle)이다. 이때, 증착된 TaN 박막은 플라즈마 가스에 관계없이 SEM(Scanning electron microscopy) 분석결과 1 주기(cycle) 당 약 0.8의 두께로 형성된다.
플라즈마 가스로 H2 및 N2 가스를 사용한 경우의 TaN 박막은 산소와 탄소와 같은 막내 불순물의 함유량은 10% 미만이고 질소의 함량은 높다. 이는 플라즈마 처리 시 질소가 탄소와 치환되어 박막 내부의 질소 함량이 증가되고 치환된 탄소는 수소와 결합하여 CH 계열로 제거되며 산소도 H2O로 제거되기 때문이다.
반면에 플라즈마 가스로 수소만을 가지고 PEALD법을 수행한 경우에는 TaN 박막 내부의 산소 및 탄소의 성분이 혼합 가스의 경우보다 높아서 약 15%의 함량을 나타내며 박막 내부의 질소의 함유량도 40% 정도를 나타낸다.
따라서, H2 및 N2 혼합가스를 사용하여 플라즈마 처리를 수행한 경우가 불순물 제거효과는 우수하다.
도 5에는 플라즈마 가스를 달리하여 증착한 TaN 박막의 비저항의 변화가 도시되어 있다. 박막 내부의 저항은 4 단자법(4 point probe method)을 이용하여 조사하였다.
도 5에 도시한 바와 같이, 플라즈마 가스로서 수소 가스만을 사용한 경우가 H2 및 N2 혼합가스를 사용한 경우보다 박막 내부의 불순물 함유량은 많지만 비저항 은 약 7000 Ω-㎝로 크게 감소한다. 이는 TaN 박막 내부의 질소 함유량에 따라서 TaN 박막의 상(Phase)이 변화하기 때문이며, H2+N2를 플라즈마 가스로 사용하는 경우는 N2가 탄소와 치환하여 TaN 박막의 구조가 fcc-TaN 상으로 형성된다.
fcc-TaN 상은 구조가 결정질이며 10,000 Ω-㎝ 이상의 높은 비저항을 갖는다. 플라즈마 가스로 수소만을 사용한 경우는 막내 질소함유량이 약 40%로서 hcp-Ta2N 상이 형성된다.
PVD 법에 의한 hcp-Ta2N의 비저항은 약 300 Ω-㎝ 이다. 본 발명의 일 실시예에서 수소만을 플라즈마 가스로 사용한 경우 일반적인 hcp-Ta2N 의 비저항보다 높은 값을 갖지만, 이는 산소와 같은 내부불순물에 기인한 것이다.
도 6에는 수소가스로 플라즈마 처리를 수행하고 400 주기를 진행하여 증착되어 약 320 두께를 갖는 TaN 박막의 증착온도에 따른 비저항의 변화가 도시되어 있다.
도 6에 도시한 바와 같이, 증착 온도에 따라서 TaN 박막의 비저항은 급격히 변하며 350℃에서 960 Ω-㎝로 낮은 비저항을 갖는다.
도 7에는 플라즈마 가스로 수소를 사용하고 증착 온도를 달리한 TaN 박막의 내부 성분을 AES에 의해 분석한 결과가 도시되어 있다.
도 7에 도시한 바와 같이, 플라즈마 가스를 수소로 사용한 경우 증착 온도에 무관하게 TaN 박막 내부의 질소의 함유량은 40 내지 30% 정도로 비교적 일정하다.
반면에 증착 온도가 증가할수록((a)->(d)) 막 내부의 산소의 성분은 점점 감소하며, 산소의 함유량이 감소할수록 탄탈륨(Ta)과 탄소의 함유량은 증가한다.
따라서, 도 6 및 도 7에 도시한 바와 같이, TaN 박막의 비저항을 증가시키는 요인은 막 내부의 산소의 함유량이 지배적임을 알 수 있고, 탄소는 큰 영향이 없다는 것을 알 수 있다. 또한, 플라즈마 가스로 수소를 사용하는 경우, 증착 온도가 증가하여도 TaN 박막 내부의 질소의 함유량에는 변화가 없으며, 이를 근거로 TaN 박막의 상은 증착 온도가 변화해도 일정하다.
도 8에는 비아 홀(Via Hole)의 폭(width)이 0.18㎛ 이고 종횡비(aspect ratio)가 약 6 : 1 인 싱글(Single) 패턴의 기판에서 증착 온도가 300℃ 이고 플라즈마 가스로 수소를 사용하여 200 주기로 증착된 TaN 박막의 계단 도포성(step coverage)을 SEM에 의해 조사한 결과가 도시되어 있다.
도 8에 도시한 바와 같이, TaN 박막(10)의 측면 도포성(side coverage)(52, 53)은 약 95% 이고 밑면 도포성(bottom coverare)(51)은 80%로서 우수한 계단 도포성을 나타낸다.
상기에서 설명한 바와 같이, 65nm 이하의 반도체 소자에서 구리의 확산 방지막으로 사용될 TaN 박막의 비저항, 박막성분, 결합형태 및 계단도포성을 4단자법, AES, XPS 및 SEM 을 이용하여 조사한 결과 아래와 같았다.
열분해 ALD 법을 이용하여 증착된 TaN 박막은 증착 온도가 증가함에 따라 Ta-N 결합이 강화되는 것을 XPS와 AES을 통해 확인하였다.
그리고, PEALD를 이용한 TaN 박막 형성에 사용한 플라즈마 가스 중에서 H2 만을 사용한 경우가 H2+N2 혼합 가스를 사용한 경우보다 비저항 측면에서 우수한 특성을 갖는다.
플라즈마 가스로 H2를 사용하고 350℃ 에서 증착한 TaN 박막은 960 Ω-㎝ 의 낮은 비저항을 나타내며, 박막 내부 불순물 중에서 비저항에 영향을 주는 것은 산소의 함유량이다.
비아 홀 크기가 0.18㎛ 이고 종횡비가 6:1 인 식각 구조에서 PEALD에 의해 95% 의 우수한 계단 도포성을 갖는 TaN 박막을 증착할 수 있다.
한편, TaN 박막을 확산 방지막으로하여 TaN 박막 위에 금속 배선을 형성한다. 이러한 금속 배선은 구리, 알루미늄 또는 텅스텐 등이 바람직하다.
이하에서 TaN 박막 위에 구리 배선을 형성하는 방법에 대해 상세히 설명한다.
상기와 같은 공정으로 형성된 TaN 박막 위에 시드 구리막(Seed Cu)을 증착한다. 그리고, 시드 구리막 위에 물리기상증착법으로 구리 배선을 형성한다.
또한, TaN 박막 위에 Ta를 증착하고, Ta 위에 시드 구리막을 증착한다. 그리고, 시드 구리막 위에 물리기상증착법, ALD법 또는 화학기상증착법으로 구리 배선을 형성한다.
그리고, 이러한 구리 배선은 듀얼 다마신 또는 싱글 다마신으로 형성될 수 있으며, 따라서, TaN 박막은 듀얼 다마신 또는 싱글 다마신으로 형성된 구리 배선의 확산 방지막으로 사용된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 따른 반도체 소자의 제조 방법은 PEMAT를 TaN 박막을 증착하기 위한 프리커서로 사용하고, 플라즈마(plasma) 처리를 수행하는 PEALD법을 사용하여 컨포멀(Conformal)한 배리어 메탈(barrier metal)로서 TaN 확산방지막을 증착함으로써 증착된 TaN 박막의 내부에 존재하는 불순물을 제거하고 박막의 치밀도를 향상시킬 수 있다는 장점이 있다.

Claims (14)

  1. 소정의 하부 구조를 가지는 기판 위에 프리 커서를 형성하는 단계,
    PEALD 법으로 상기 프리 커서 위에 TaN 박막을 형성하는 단계
    를 포함하고,
    상기 PEALD 법은 H2 가스를 플라즈마 가스로 이용하는 반도체 소자의 제조 방법.
  2. 반응조와 가스 라인을 제1 퍼지하는 단계,
    상기 반응조에 프리 커서를 주입하여 기판에 증착하는 단계,
    상기 반응조와 가스 라인을 제2 퍼지하는 단계,
    상기 반응조 및 가스 라인에 연결되어 있는 H2의 가스 밸브를 개방하여 H2 가스를 주입하는 단계,
    상기 반응조에 플라즈마 전원을 인가하여 TaN 박막을 형성하는 단계,
    상기 플라즈마 전원 및 H2 가스의 주입을 차단하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  3. 제1항 또는 제2항에서,
    상기 프리 커서로는 펜타키스 에틸메틸아미노 탄탈륨, 테트부틸이미도 트리 스디에틸아미드 탄탈륨, 펜타키스 디에틸아미드 탄탈륨, 펜타키스 디에틸아미드 탄탈륨 중에서 선택된 어느 하나를 사용하는 반도체 소자의 제조 방법.
  4. 제2항에서,
    상기 반응조 및 가스 라인의 제1 및 제2 퍼지는 각각 1 내지 3초 진행하는 반도체 소자의 제조 방법.
  5. 제2항에서,
    상기 플라즈마 전원의 인가는 11 내지 13초 진행하는 반도체 소자의 제조 방법.
  6. 제2항에서,
    상기 반응조에 주입하는 가스는 N2를 더 포함하는 반도체 소자의 제조 방법.
  7. 제1항 또는 제2항에서,
    상기 TaN의 증착 온도는 250℃ 이상인 반도체 소자의 제조 방법.
  8. 제1항 또는 제2항에서,
    상기 TaN 박막 위에 금속 배선을 형성하는 단계를 더 포함하는 반도체 소자 의 제조 방법.
  9. 제8항에서,
    상기 금속 배선은 구리, 알루미늄 또는 텅스텐 중에서 선택된 어느 하나인 반도체 소자의 제조 방법.
  10. 제9항에서,
    상기 TaN 박막 위에 시드 구리막을 증착하는 단계,
    상기 시드 구리막 위에 구리 배선을 형성하는 단계
    를 더 포함하는 반도체 소자의 제조 방법.
  11. 제10항에서,
    상기 시드 구리막은 물리기상증착법으로 형성하는 반도체 소자의 제조 방법.
  12. 제9항에서,
    상기 TaN 박막 위에 Ta를 증착하는 단계,
    상기 Ta 위에 시드 구리막을 증착하는 단계,
    상기 시드 구리막 위에 구리 배선을 형성하는 단계
    를 더 포함하는 반도체 소자의 제조 방법.
  13. 제12항에서,
    상기 시드 구리막은 물리기상증착법, ALD법 또는 화학기상증착법 중에서 선택된 어느 하나의 방법으로 형성하는 반도체 소자의 제조 방법.
  14. 제9항에서,
    상기 TaN 박막 위에 듀얼 다마신 또는 싱글 다마신으로 구리 배선을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
KR1020040074498A 2004-09-17 2004-09-17 반도체 소자의 제조 방법 KR100552820B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040074498A KR100552820B1 (ko) 2004-09-17 2004-09-17 반도체 소자의 제조 방법
US11/228,419 US7745348B2 (en) 2004-09-17 2005-09-15 Manufacturing method of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040074498A KR100552820B1 (ko) 2004-09-17 2004-09-17 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100552820B1 true KR100552820B1 (ko) 2006-02-21

Family

ID=36074634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040074498A KR100552820B1 (ko) 2004-09-17 2004-09-17 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US7745348B2 (ko)
KR (1) KR100552820B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100657165B1 (ko) * 2005-08-12 2006-12-13 동부일렉트로닉스 주식회사 구리 배선의 형성 방법 및 그에 의해 형성된 구리 배선을포함하는 반도체 소자
US7595270B2 (en) * 2007-01-26 2009-09-29 Asm America, Inc. Passivated stoichiometric metal nitride films
US7598170B2 (en) * 2007-01-26 2009-10-06 Asm America, Inc. Plasma-enhanced ALD of tantalum nitride films
JP5551681B2 (ja) * 2008-04-16 2014-07-16 エーエスエム アメリカ インコーポレイテッド アルミニウム炭化水素化合物を使用する金属炭化物膜の原子層堆積
DE102008035235B4 (de) * 2008-07-29 2014-05-22 Ivoclar Vivadent Ag Vorrichtung zur Erwärmung von Formteilen, insbesondere dentalkeramischen Formteilen
WO2010067778A1 (ja) * 2008-12-09 2010-06-17 株式会社アルバック 窒化タンタル膜の形成方法及びその成膜装置
KR102216575B1 (ko) 2014-10-23 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 티타늄 알루미늄 및 탄탈륨 알루미늄 박막들
US10672652B2 (en) 2018-06-29 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Gradient atomic layer deposition
CN114864662B (zh) * 2022-04-25 2023-04-28 湖南楚微半导体科技有限公司 基于TiN/TaN模板的肖特基结构及其制备方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050588A (ja) 2000-06-01 2002-02-15 Sharp Corp アモルファス導電性拡散バリアを形成する方法
KR20040050802A (ko) * 2002-12-09 2004-06-17 주식회사 하이닉스반도체 반도체 소자의 확산방지막 형성방법
KR20050028665A (ko) * 2003-09-19 2005-03-23 동부아남반도체 주식회사 반도체 소자의 확산방지막 형성 방법
KR20050041879A (ko) * 2003-10-31 2005-05-04 인터내셔널 비지네스 머신즈 코포레이션 탄탈륨 질화물 이중층의 플라즈마 강화 ａｌｄ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153519A (en) * 1997-03-31 2000-11-28 Motorola, Inc. Method of forming a barrier layer
JP3403373B2 (ja) * 2000-05-26 2003-05-06 松下電器産業株式会社 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法
WO2001099166A1 (en) * 2000-06-08 2001-12-27 Genitech Inc. Thin film forming method
US6428859B1 (en) * 2000-12-06 2002-08-06 Angstron Systems, Inc. Sequential method for depositing a film by modulated ion-induced atomic layer deposition (MII-ALD)
US7098131B2 (en) * 2001-07-19 2006-08-29 Samsung Electronics Co., Ltd. Methods for forming atomic layers and thin films including tantalum nitride and devices including the same
US20030017697A1 (en) * 2001-07-19 2003-01-23 Kyung-In Choi Methods of forming metal layers using metallic precursors
KR100466309B1 (ko) * 2002-05-21 2005-01-13 삼성전자주식회사 반도체 장치의 금속층 형성 방법 및 장치
US7049226B2 (en) * 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
KR100805843B1 (ko) * 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
US6972267B2 (en) * 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US20040036129A1 (en) * 2002-08-22 2004-02-26 Micron Technology, Inc. Atomic layer deposition of CMOS gates with variable work functions
US7244683B2 (en) * 2003-01-07 2007-07-17 Applied Materials, Inc. Integration of ALD/CVD barriers with porous low k materials
DE10302644B3 (de) * 2003-01-23 2004-11-25 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels stromloser Abscheidung unter Verwendung eines Katalysators
US6955986B2 (en) * 2003-03-27 2005-10-18 Asm International N.V. Atomic layer deposition methods for forming a multi-layer adhesion-barrier layer for integrated circuits
US20040198046A1 (en) * 2003-04-01 2004-10-07 Lee Yu-Chou Method for decreasing contact resistance of source/drain electrodes
US7211507B2 (en) * 2004-06-02 2007-05-01 International Business Machines Corporation PE-ALD of TaN diffusion barrier region on low-k materials
US7241686B2 (en) * 2004-07-20 2007-07-10 Applied Materials, Inc. Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA
US20060240187A1 (en) * 2005-01-27 2006-10-26 Applied Materials, Inc. Deposition of an intermediate catalytic layer on a barrier layer for copper metallization
US20070054047A1 (en) * 2005-09-06 2007-03-08 Tokyo Electron Limited Method of forming a tantalum-containing layer from a metalorganic precursor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050588A (ja) 2000-06-01 2002-02-15 Sharp Corp アモルファス導電性拡散バリアを形成する方法
KR20040050802A (ko) * 2002-12-09 2004-06-17 주식회사 하이닉스반도체 반도체 소자의 확산방지막 형성방법
KR20050028665A (ko) * 2003-09-19 2005-03-23 동부아남반도체 주식회사 반도체 소자의 확산방지막 형성 방법
KR20050041879A (ko) * 2003-10-31 2005-05-04 인터내셔널 비지네스 머신즈 코포레이션 탄탈륨 질화물 이중층의 플라즈마 강화 ａｌｄ

Also Published As

Publication number Publication date
US20060063395A1 (en) 2006-03-23
US7745348B2 (en) 2010-06-29

Similar Documents

Publication Publication Date Title
US7799674B2 (en) Ruthenium alloy film for copper interconnects
US7655567B1 (en) Methods for improving uniformity and resistivity of thin tungsten films
JP4674061B2 (ja) 薄膜形成方法
US20080132050A1 (en) Deposition process for graded cobalt barrier layers
Kim et al. Remote plasma enhanced atomic layer deposition of TiN thin films using metalorganic precursor
KR101511925B1 (ko) 구리 금속배선에 대해 변하는 조성을 갖는 배리어층의 제조 방법
US7745348B2 (en) Manufacturing method of a semiconductor device
KR20070082245A (ko) 플라즈마 원자층 증착법을 이용한 루테늄 막 증착 방법 및고밀도 루테늄 층
US20080223287A1 (en) Plasma enhanced ALD process for copper alloy seed layers
Wu et al. Hydrogen plasma-enhanced atomic layer deposition of copper thin films
US7041596B1 (en) Surface treatment using iodine plasma to improve metal deposition
KR20020000237A (ko) 반도체 소자의 금속 배선 형성방법
US7989339B2 (en) Vapor deposition processes for tantalum carbide nitride materials
KR100657165B1 (ko) 구리 배선의 형성 방법 및 그에 의해 형성된 구리 배선을포함하는 반도체 소자
Kim et al. Comparison of TiN films deposited using tetrakisdimethylaminotitanium and tetrakisdiethylaminotitanium by the atomic layer deposition method
Mao et al. Scaling of copper seed layer thickness using plasma-enhanced ALD and optimized precursors
Park et al. Growth mechanism and diffusion barrier property of plasma-enhanced atomic layer deposition Ti–Si–N thin films
Cho et al. Barrier characteristics of ZrN films deposited by remote plasma-enhanced atomic layer deposition using tetrakis (diethylamino) zirconium precursor
Kim et al. Characteristics of WNxCy films deposited using remote plasma atomic layer deposition with (MeCp) W (CO) 2 (NO) for Cu diffusion barrier
KR101094379B1 (ko) 오존을 반응가스로 이용한 귀금속막의 형성 방법
US6660628B1 (en) Method of MOCVD Ti-based barrier metal thin films with tetrakis (methylethylamino) titanium with octane
Cheng et al. The integration of plasma enhanced atomic layer deposition (PEALD) of tantalum-based thin films for copper diffusion barrier applications
TW574409B (en) Method for incorporating silicon into CVD metal films
KR20050028665A (ko) 반도체 소자의 확산방지막 형성 방법
KR100709919B1 (ko) ＴｉＮ 박막 형성장치 및 이를 이용한 ＭＯＣＶＤ-ＴｉＮ 박막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110120

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee