CN114864662B - 基于TiN/TaN模板的肖特基结构及其制备方法和应用 - Google Patents

基于TiN/TaN模板的肖特基结构及其制备方法和应用 Download PDF

Info

Publication number
CN114864662B
CN114864662B CN202210438592.XA CN202210438592A CN114864662B CN 114864662 B CN114864662 B CN 114864662B CN 202210438592 A CN202210438592 A CN 202210438592A CN 114864662 B CN114864662 B CN 114864662B
Authority
CN
China
Prior art keywords
nitride film
sccm
reaction cavity
titanium nitride
introducing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210438592.XA
Other languages
English (en)
Other versions
CN114864662A (zh
Inventor
金磊
吕文利
陈龙
管斌
邓秀琳
陈云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Chuwei Semiconductor Technology Co ltd
Original Assignee
Hunan Chuwei Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Chuwei Semiconductor Technology Co ltd filed Critical Hunan Chuwei Semiconductor Technology Co ltd
Priority to CN202210438592.XA priority Critical patent/CN114864662B/zh
Publication of CN114864662A publication Critical patent/CN114864662A/zh
Application granted granted Critical
Publication of CN114864662B publication Critical patent/CN114864662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • H01L29/8725Schottky diodes of the trench MOS barrier type [TMBS]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种基于TiN/TaN模板的肖特基结构及其制备方法和应用,该制备方法包括以下步骤:在基底材料表面形成沟槽结构;采用MOCVD工艺和ALD工艺在沟槽结构表面依次沉积氮化钛薄膜、氮化钽薄膜,退火处理,完成对肖特基结构的制备。本发明制备方法,能够在势垒层表面形成高质量的TiN/TaN模板,同时基于该高质量TiN/TaN模板构建的肖特基结构,能够有效阻挡铝元素的穿透,表现出非常优异的防铝穿透能力,也能实现肖特基结构势垒层电荷的稳定传输,而且本发明制备方法能够制备大尺寸、无裂纹、缺陷密度低的肖特基结构,有利于提升器件的良品率,可广泛用于半导体功率器件中。

Description

基于TiN/TaN模板的肖特基结构及其制备方法和应用
技术领域
本发明属于微电子领域,涉及肖特基二极管势垒层及其制造工艺和应用,具体涉及一种基于TiN/TaN模板的肖特基结构及其制备方法和应用。
背景技术
随着产业的发展和竞争加剧,大尺寸、低成本、高电压的肖特基势垒技术的开发成为一个重要的趋势,而Si衬底更容易实现大面积和高质量的制备,且成本明显低廉,同时还具备较好的导电性以实现异侧电极器件、优越的散热性能有利于大面积集成、相对简单的减薄工艺以及可以与传统平面Si基器件工艺兼容和集成等优势,因此,近年来高电压Si基肖特基势垒层材料获得了强烈的关注,其沉积工艺技术及稳定性成为功率器件半导体领域的研究热点之一。
目前,商用化的Si基材料和肖特基结构器件大多采用Ti与Si直接接触,然而,由于Si与Ti之间较大的晶格常数差异,容易造成界面层的位错密度很大,表面膜层质量不高,且Ti、Si层受到Si衬底的很大张应力,生长厚度超过一定值后便会产生表面裂纹或金属层剥离,因此难以形成达到器件制备所需质量和厚度的Si基势垒层材料。一般地,首先在具备沟槽Si结构的基础上刻蚀形成接触孔结构,生长一层Ti金属层并进行快速退火,作为势垒层的金属及压应力的来源,以平衡Si所受的张应力,是Si基肖特基势垒层工艺的基本方案。另外,虽然Si衬底与Ti金属有较好的能带匹配,但由于后续工艺上层金属AlCu沉积工艺中,在Si衬底可以承受的生长温度范围内,Al原子在热作用下的界面渗透性较强,能轻易的穿透Ti势垒层,导致器件的正向导通电压较低,结果是上述的Si基肖特基势垒层一般只用于低电压小型微电子器件领域;同时,为了避免Al渗透Ti势垒层,通常是在Ti势垒层上生长缓冲层,如Ti组分的Ti/TiW多层结构、Ti组分的Ti/TiN多层结构、上层Al组分的AlCu/AlCuSi超晶格结构等,但是,由于张应力的影响,在Ti势垒层上生长的上述多层缓冲层,它们的厚度仍然较薄,不能满足实际应用需求,而且由于Ti势垒层通常有溅射法制得,存在表面粗糙度较大、厚度均匀不高等缺陷,不仅容易造成后续生长的膜层中会引入更多的缺陷,而且也容易造成后续生长膜层的厚度较薄、均匀性较差,进而不利于克服铝渗透的问题,难以形成性能稳定的大尺寸肖特基结构。此外,现有制备工艺仍然难以制备膜厚均匀性高、表面粗糙度低、表面缺陷密度低的高电压Si基肖特基势垒层材料,因而难以为较高膜厚均匀性、较低电阻率的制备提供良好的基础,最终所制备的器件良品率仍然较低,且难以制备大尺寸高电压器件,难以满足功率半导体器件的制备要求。因此,如何获得一种高质量的高电压Si基肖特基势垒层材料,对于实现大尺寸Si基肖特基结构的无裂纹、低缺陷密度生长以及促进Si基肖特基结构在功率半导体器件中的广泛应用具有十分重要意义。
发明内容
本发明要解决的技术问题是克服现有技术的不足,提供一种性能稳定且尺寸大的基于TiN/TaN模板的肖特基结构及其制备方法和应用。
为解决上述技术问题,本发明采用的技术方案为:
一种基于TiN/TaN模板的肖特基结构的制备方法,包括以下步骤:
S1、在基底材料表面制备隔离层和势垒层,形成沟槽结构;
S2、采用金属有机化学气相沉积工艺在步骤S1中得到的沟槽结构表面沉积氮化钛薄膜;
S3、采用原子层沉积工艺对步骤S2中制备的氮化钛薄膜表面沉积氮化钽薄膜;
S4、对步骤S3中表面沉积有氮化钛薄膜和氮化钽薄膜的基底材料进行退火处理,完成对肖特基结构的制备。
上述的制备方法,进一步改进的,步骤S2中,采用采用金属有机化学气相沉积工艺沉积氮化钛薄膜时,包括以下步骤:
S2-1、将表面形成有沟槽结构的基底材料置于反应腔体中,在氩气气氛下对沟槽结构表面进行反溅射;
S2-2、往反应腔体中通入氦气和氮气,对反应腔体进行吹扫;
S2-3、对反应腔体进行加热;
S2-4、往反应腔体中通入氦气和TDMAT,在沟槽结构表面沉积第一层氮化钛薄膜;
S2-5、在氩气气氛下进行反溅射;
S2-6、对反应腔体进行加热;
S2-7、往反应腔体中通入氦气和TDMAT,在沟槽结构表面形成第二层氮化钛薄膜。
上述的制备方法,进一步改进的,步骤S2-1中,所述氩气的流量为40sccm~100sccm;所述反溅射过程中反应腔体的温度为15℃~40℃;所述反溅射的时间为3s~15s。
上述的制备方法,进一步改进的,步骤S2-2中,所述氦气的流量为420sccm~480sccm;所述氦气的通入时间为10s~25s;所述氮气的流量为250sccm~290sccm;所述氦气的通入时间为10s~25s。
上述的制备方法,进一步改进的,步骤S2-3中,所述加热为将反应腔体的温度加热至430℃~470℃;所述加热过程中控制反应腔体的压力为1Torr~5Torr。
上述的制备方法,进一步改进的,步骤S2-4中,所述氦气的流量为步骤S2-2中氦气流量的2/5~1/2;所述氦气的通入时间为5s~25s;所述TDMAT的流量为210sccm~240sccm;所述TDMAT的通入时间为5s~25s。
上述的制备方法,进一步改进的,步骤S2-5中,所述氩气的流量为40sccm~100sccm;所述反溅射过程中反应腔体的温度为15℃~40℃;所述反溅射的时间为3s~15s;
上述的制备方法,进一步改进的,步骤S2-6中,所述加热为将反应腔体的温度加热至430℃~470℃;所述加热过程中控制反应腔体的压力为1Torr~5Torr。
上述的制备方法,进一步改进的,步骤S2-7中,所述氦气的流量为步骤S2-2中氦气流量的2/5~1/2;所述氦气的通入时间为5s~25s;所述TDMAT的流量为210sccm~240sccm;所述TDMAT的通入时间为5s~25s。
上述的制备方法,进一步改进的,步骤S3中,采用原子层沉积工艺沉积氮化钽薄膜时,包括以下步骤:
S3-1、将表面形成有氮化钛薄膜的基底材料置于反应腔体中,对反应腔体进行加热;
S3-2、在氩气气氛下对氮化钛薄膜表面进行反溅射;
S3-3、往反应腔体中通入氮气和反应源气体,开启射频电源,在氮化钛薄膜表面形成含有N的前驱体保护层;
S3-4、往反应腔体中通入氮气和反应源气体,在含有N的前驱体保护层的表面发生饱和化学吸附,得到氮化钽薄膜。
上述的制备方法,进一步改进的,步骤S3-1中,所述加热为将反应腔体的温度加热至580℃~670℃;所述加热过程中控制反应腔体的压力为0.0005Torr~0.001Torr。
上述的制备方法,进一步改进的,步骤S3-2中,所述氩气的流量为40sccm~70sccm;所述反溅射的时间为3s~10s。
上述的制备方法,进一步改进的,步骤S3-3中,所述氮气的流量为250sccm~290sccm;所述氮气的通入时间为5s~90s;所述反应源气体为Ta3N5、Ta4N6、TaCl5、TBTDET中的至少一种;所述反应源气体的流量为40sccm~50sccm;所述反应源气体的通入时间为5s~30s;所述射频电源的功率为350W~450W。
上述的制备方法,进一步改进的,步骤S3-4中,所述氮气的流量为250sccm~290sccm;所述氮气的通入时间为5s~90s;所述反应源气体为Ta3N5、Ta4N6、TaCl5、TBTDET中的至少一种;所述反应源气体的流量为40sccm~50sccm;所述反应源气体的通入时间为5s~30s;所述射频电源的功率为350W~450W。
上述的制备方法,进一步改进的,步骤S1中,所述基底材料为硅晶圆或碳化硅晶圆;所述硅晶圆具有<111>晶向或<100>晶向;所述碳化硅晶圆具有<0001>晶向;所述基底材料的直径为6英寸~12英寸;所述势垒层为钛薄膜;所述隔离层为二氧化硅薄膜。
上述的制备方法,进一步改进的,步骤S4中,所述退火处理中,反应腔体的温度为580℃~670℃,压力为0.05Torr~0.1Torr;所述退火处理的时间为5s~60s;所述退火处理过程中还包括往反应腔体中通入氮气,所述氮气的流量为250sccm~290sccm;所述氮气的通入时间为5s~90s。
作为一个总的技术构思,本发明还提供了一种基于TiN/TaN模板的肖特基结构,由上述的制备方法制得。
上述的肖特基结构,进一步改进的,包括基底材料,所述基底材料上设有势垒层,所述势垒层两侧的基底材料设有隔离层,形成沟槽结构,所述沟槽结构表面设有氮化钛薄膜,所述氮化钛薄膜上设有氮化钽薄膜。
上述的肖特基结构,进一步改进的,所述氮化钛薄膜和氮化钽薄膜的总厚度为18nm~28nm。
上述的肖特基结构,进一步改进的,所述氮化钛薄膜的层数≥1层;所述氮化钛薄膜的单层厚度为3nm~10nm。
上述的肖特基结构,进一步改进的,所述氮化钽薄膜的厚度为3nm~12nm;所述氮化钽薄膜的表面粗糙度≤2nm;所述氮化钽薄膜中氢的质量含量≤1%。
上述的肖特基结构,进一步改进的,所述势垒层为钛薄膜;所述势垒层的厚度为65nm~95nm。
上述的肖特基结构,进一步改进的,所述隔离层为二氧化硅薄膜;所述隔离层的厚度为550nm~850nm。
作为一个总的技术构思,本发明还提供了一种上述的基于TiN/TaN模板的肖特基结构在半导体功率器件中的应用。
上述的应用,其特征在于,所述半导体功率器件为沟槽场效应晶体管、沟槽二极管、沟槽超结二极管中的其中一种。
与现有技术相比,本发明的优点在于:
(1)针对现有势垒阻挡层厚度薄、厚度均匀性差、表面粗糙度高且缺陷密度高等缺陷,且现有常规工艺难以制备大尺寸肖特基结构、所制备肖特基结构防铝穿透能力差等缺陷,以及由此导致的肖特基结构器件载流子传输能力差、耐压低、漏电大等缺陷,本发明创造性的提出了一种基于TiN/TaN模板的肖特基结构的制备方法,采用金属有机化学气相沉积(MOCVD)工艺能够在基底材料的沟槽结构表面沉积致密且厚度均匀性好的氮化钛薄膜,进而采用原子层沉积(ALD)工艺在氮化钛薄膜表面制备致密性好且缺陷密度低的氮化钽薄膜,最后通过退火处理,进一步降低接触电阻、界面缺陷态以及增加表面附着力,因而可在Si基及SiC基的适宜工艺温度范围内,实现TiN/TaN模板的致密生长,由此在势垒层表面能够形成厚度大、厚度均匀性好、表面粗糙度低且缺陷密度低的TiN/TaN模板,同时该TiN/TaN模板具有较高的热稳定性、化学稳定性以及较低电阻率,因此以TiN/TaN模板构建的肖特基结构防铝穿透能力强等优点,进而使得由肖特基结构构建的器件具有稳定的载流子传输能力,且耐压高、漏电小;同时,也能显著提升器件的良率。另外,与常规制备方法相比,本专利中采用金属有机化学气相沉积(MOCVD)工艺和原子层沉积(ALD)工艺制备氮化钛薄膜和氮化钽薄膜时,对台阶的覆盖性更好,且对材料表面所造成的损伤更小,更有利于获得高性能的肖特基结构。
(2)本发明基于TiN/TaN模板的肖特基结构的制备方法,充分考虑了基底Si、势垒金属Ti、互联层金属Al在不同制备条件下的膜质和物理特性,在此基础上形成的TiN/TaN模板势垒阻挡层能够强化肖特基结构的应力调控效果和接触电阻调控效果,同时通过对界面互渗和热过程组分实配的有效抑制,可以稳定地在薄膜沉积设备的MOCVD和ALD腔体内实现大尺寸肖特基结构的制备,且这些大尺寸肖特基结构无裂纹、缺陷密度低,因而器件的良品率非常高;另外,TiN/TaN的生长厚度和接触电阻,满足沟槽SBD、超结SBD等器件的制备要求,因而由此构建的肖特基结构可广泛用于半导体功率器件中。
附图说明
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整的描述。
图1为本发明实施例1中基于TiN/TaN模板的肖特基结构的结构示意图。
图2为本发明实施例1中基于TiN/TaN模板的肖特基结构的器件良率图。
图3为现有技术中基于Ti/TiW模板的肖特基结构器件的良率图。
图4为现有技术中基于AlCu/AlSiCu模板的肖特基结构器件的良率图。
图5为本发明实施例2中基于TiN/TaN模板的肖特基结构器件的良率图。
图例说明:
1、硅铜薄膜;2、氮化钽薄膜;3、氮化钛薄膜;4、隔离层;5、势垒层;6、基底材料。
具体实施方式
以下结合说明书附图和具体优选的实施例对本发明作进一步描述,但并不因此而限制本发明的保护范围。
实施例1:
一种基于TiN/TaN模板的肖特基结构的制备方法,以8英寸、具有<100>晶向的硅晶圆片为基底材料,采用MOCVD及PEALD法在硅晶圆片的沟槽结构表面制备氮化钛薄膜和氮化钽薄膜,以形成肖特基结构,包括以下步骤:
(1)在基底材料(Si晶圆片)表面制备钛薄膜和二氧化硅薄膜,形成沟槽结构。将带有沟槽结构、每个管芯边缘覆盖SiO2的Si晶圆片由机械手动无损伤自动传送至置于MOCVD反应腔体中,待晶圆片稳定在载台后,由腔体加热器将温度加热至30℃,然后按照流量为50sccm,通入氩(Ar)气进行反溅射15s,去除表面杂质、颗粒及水汽;反溅射完成后,通入氦(He)气,流量为450sccm,时间为20s,然后通入N2,流量为260sccm,时间为15s,用于吹扫腔体,保证反应腔内环境无杂质。
(2)待反溅射、吹扫过程完成后,将反应腔体温度加热至450℃,腔体压力控制在3Torr,此时通入载气氦(He)气,流量为200sccm,时间为5s,同时通入反应气体TDMAT,流量为220sccm,时间为5s,在沟槽结构表面沉积氮化钛,获得厚度为4nm、岛状结构的致密氮化钛(TiN)薄膜(第1层)。
(3)往反应腔体中通入氩(Ar)气,流量为50sccm,时间为5s,用于轰击TiN表面以去除杂质。将反应腔体温度加热至460℃,腔体压力控制在3Torr,此时通入载气氦(He)气,流量为200sccm,时间为5s,通入反应气体TDMAT,流量为220sccm,时间为5s,在沟槽结构表面沉积氮化钛,获得厚度为4nm、岛状结构的致密氮化钛(TiN)薄膜(第2层)。
(4)停止通入TDMAT源,将反应腔体温度降低至300℃,将晶圆片无损传送中间缓冲腔体进行除气保护,再将晶圆片传送至ALD腔体中。将ALD反应腔体加热至600℃,腔体压力控制在0.0008Torr,通入氩(Ar)气,流量为50sccm,进行反溅射5s,用于去除TiN表面的颗粒及副产物。
(5)保持反应腔体的温度600℃,通入载气N2,流量为290sccm,时间为45s,开启射频电源,控制功率为350W,同时通入TaCl5,流量为40sccm,时间为20s,在氮化钛薄膜表面形成含有H、N的卤化钽前驱体保护层,通入TBTDET,流量为30sccm,时间为25s,在含有H、N的卤化钽前驱体保护层的表面发生饱和化学吸附,得到厚度为10nm的致密氮化钽(TaN)薄膜。该步骤中,ALD反应腔体温度为600℃,腔体压力控制在0.0008Torr。
(6)通入N2,流量为290sccm,时间为30s,在温度为600℃、压力为0.08Torr下进行退火处理,时间为15s,通过对氮化钛薄膜及氮化钽薄膜进行退火处理,用于降低接触电阻,增加表面附着力。
(7)将晶圆片无损传送中间缓冲腔体进行除气保护后,传送至Loadlock腔后,即可取出晶圆片,完成工艺流程。
如图1所示,本实施例中,所制得的肖特基结构,包括基底材料6,基底材料上设有势垒层5,势垒层5两侧的基底材料设有隔离层4,形成沟槽结构,沟槽结构表面设有氮化钛薄膜3,氮化钛薄膜3上设有氮化钽薄膜2。
本实施例中,氮化钛薄膜和氮化钽薄膜的总厚度为18nm。
本实施例中,氮化钛薄膜的层数为2层,单层厚度为4nm。
本实施例中,氮化钽薄膜的厚度为10nm,表面粗糙度为1.4nm,且氮化钽薄膜中氢的质量含量为0.8%。
本实施例中,势垒层为钛薄膜,厚度为85nm。
本实施例中,隔离层为二氧化硅薄膜,厚度为750nm。
本实施例中,二氧化硅薄位于硅晶圆片管芯的边缘。
经检测,本实施例制备的氮化钽薄膜,其表面平整,无柱状或孔洞缺陷,且表面粗糙度仅为1.4nm。
同时,本实施例中,以氮化钛薄膜和氮化钽薄膜为阻挡层,并在氮化钽薄膜上制备铝硅铜薄膜1(厚度4.5μm),由此制备的肖特基结构器件的良率为96%,如图2所示。
铝硅铜薄膜由常规磁控溅射法制得。
另外,如图3和图4所示,现有以Ti/TiW、AlCu/AlSiCu为阻挡层,所制备的肖特基结构器件的良品率依次为78.8%、75.7%。通过比较可知,本发明中制得的以氮化钛薄膜和氮化钽薄膜为阻挡层的肖特基结构,具有更好的良品率,这说明本发明制备方法制得的势垒阻挡层,更有利于提升肖特基结构器件的性能稳定性。
实施例2:
一种基于TiN/TaN模板的肖特基结构的制备方法,以6英寸、具有<0001>晶向的碳化硅晶圆片为基底材料,采用MOCVD及PEALD法在碳化硅晶圆片的沟槽结构表面制备氮化钛薄膜和氮化钽薄膜,以形成肖特基结构,包括以下步骤:
(1)清洗基底材料(SiC晶圆片),在SiC晶圆片表面制备钛薄膜和二氧化硅薄膜,形成沟槽结构。将带有沟槽结构、每个管芯边缘覆盖SiO2的SiC晶圆片放入反应设备内,由机械手动无损伤自动传送至置于MOCVD反应腔体中,待晶圆片稳定在载台后,由腔体加热器将温度加热至40℃,然后通入氩(Ar)气,流量为100sccm,进行反溅射10s,去除表面有机物及颗粒;反溅射完成后,通入氦(He)气,流量为480sccm,时间为25s,通入N2,流量为280sccm,时间为20s,用于清洁腔壁,保证反应腔内环境无杂质。
(2)待反溅射、吹扫过程完成后,将反应腔体温度加热至470℃,腔体压力控制在3.5Torr,此时通入载气氦(He)气,流量为240sccm,时间为10s,通入反应气体TDMAT,流量为240sccm,时间为10s,在沟槽结构表面沉积氮化钛,获得厚度为8nm、岛状结构的致密氮化钛(TiN)薄膜(第1层)。
(3)往反应腔体中通入氩(Ar)气,流量为50sccm,时间为5s,用于轰击步骤(2)完成后的TiN表面以去除杂质。通入载气氦(He)气,流量为240sccm,时间为10s,通入反应气体TDMAT,流量为240sccm,时间为10s,在沟槽结构表面沉积氮化钛,获得厚度为8nm、岛状结构的致密氮化钛(TiN)薄膜(第2层)。
(4)停止通入TDMAT源,将反应腔体温度降低至320℃,将晶圆片无损传送中间缓冲腔体进行除气保护,再将晶圆片传送至ALD腔体中。将ALD反应腔体加热至670℃,腔体压力控制在0.001Torr,通入(Ar)气,流量为70sccm,进行反溅射10s,用于去除TiN表面的缺陷及聚合副产物。
(5)保持反应腔体的温度670℃,往ALD腔体内通入载气N2,流量为290sccm,时间为35s,开启射频电源,控制功率为450W,同时通入Ta3N5,在氮化钛薄膜表面形成保护层,流量为50sccm,时间为10s,通入TBTDET,流量为40sccm,时间为30s,在保护层的表面发生饱和化学吸附,得到厚度为12nm的致密氮化钽(TaN)薄膜。
(6)保持反应腔体的温度670℃,腔体压力控制在0.1Torr,通入N2,流量为280sccm,时间为30s,对沉积有表面沉积有氮化钛薄膜和氮化钽薄膜的碳化硅晶圆片进行退火处理,持续10s,通过对氮化钛薄膜及氮化钽薄膜进行退火处理,用于降低界面缺陷态及接触电阻。
(7)将晶圆片无损传送中间缓冲腔体进行除气保护后,传送至Loadlock腔后,即可取出晶圆片,完成工艺流程。
本实施例中,所制得的肖特基结构,包括基底材料6,基底材料上设有势垒层5,势垒层5两侧的基底材料设有隔离层4,形成沟槽结构,沟槽结构表面设有氮化钛薄膜3,氮化钛薄膜3上设有氮化钽薄膜2。
本实施例中,氮化钛薄膜和氮化钽薄膜的总厚度为28nm。
本实施例中,氮化钛薄膜的层数为2层,单层厚度为8nm。
本实施例中,氮化钽薄膜的厚度为12nm,表面粗糙度为1.8nm,且氮化钽薄膜中氢的质量含量为0.8%。
本实施例中,势垒层为钛薄膜,厚度为65nm。
本实施例中,隔离层为二氧化硅薄膜,厚度为600nm。
本实施例中,二氧化硅薄位于硅晶圆片管芯的边缘。
经检测,本实施例制备的氮化钽薄膜,其表面平整,无柱状或孔洞缺陷。
同时,本实施例中,以氮化钛薄膜和氮化钽薄膜为阻挡层,并在氮化钽薄膜上制备铝硅铜薄膜1(厚度4.5μm),由此制备的肖特基结构器件的良率为94.5%,如图5所示。
综合上述结果可知,本发明制备方法能够制备得到厚度大、厚度均匀性好、表面粗糙度低、缺陷密度低、热稳定性和化学稳定性好、电阻低率的TiN/TaN模板,因而由该高质量的TiN/TaN模板构建的肖特基结构,能够有效阻挡铝元素的穿透,表现出非常优异的防铝穿透能力,也能实现肖特基结构势垒层电荷的稳定传输,同时由此获得的肖特基结构器件也表现出稳定的载流子传输能力,且耐压高、漏电小。另外,本发明采用的TiN/TaN模板,作为势垒阻挡层能够强化肖特基结构的应力调控效果和接触电阻调控效果,同时通过对界面互渗和热过程组分实配的有效抑制,可以稳定地在薄膜沉积设备的MOCVD和ALD腔体内实现大尺寸肖特基结构的制备,且这些大尺寸肖特基结构无裂纹、缺陷密度低,因而器件的良品率非常高。此外,TiN/TaN模板的生长厚度和接触电阻,满足沟槽SBD、超结SBD等器件的制备要求,因而由此构建的肖特基结构可广泛用于半导体功率器件中。
以上实施例仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例。凡属于本发明思路下的技术方案均属于本发明的保护范围。应该指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下的改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种基于TiN/TaN模板的肖特基结构的制备方法,其特征在于,包括以下步骤:
S1、在基底材料表面制备隔离层和势垒层,势垒层形成在基底材料表面,势垒层两侧的基底材料上设有隔离层,形成沟槽结构;
S2、采用金属有机化学气相沉积工艺在步骤S1中得到的沟槽结构表面沉积氮化钛薄膜,包括以下步骤:
S2-1、将表面形成有沟槽结构的基底材料置于反应腔体中,在氩气气氛下对沟槽结构表面进行反溅射;
S2-2、往反应腔体中通入氦气和氮气,对反应腔体进行吹扫;
S2-3、对反应腔体进行加热;
S2-4、往反应腔体中通入氦气和TDMAT,在沟槽结构表面沉积第一层氮化钛薄膜;
S2-5、在氩气气氛下进行反溅射;
S2-6、对反应腔体进行加热;
S2-7、往反应腔体中通入氦气和TDMAT,在沟槽结构表面形成第二层氮化钛薄膜;
S3、采用原子层沉积工艺对步骤S2中制备的氮化钛薄膜表面沉积氮化钽薄膜;
S4、对步骤S3中表面沉积有氮化钛薄膜和氮化钽薄膜的基底材料进行退火处理,完成对肖特基结构的制备。
2. 根据权利要求1所述的制备方法,其特征在于,步骤S2-1中,所述氩气的流量为40sccm~100sccm;所述反溅射过程中反应腔体的温度为15℃~40℃;所述反溅射的时间为3s~15s;
步骤S2-2中,所述氦气的流量为420sccm~480sccm;所述氦气的通入时间为10s~25s;所述氮气的流量为250 sccm~290sccm;所述氦气的通入时间为10s~25s;
步骤S2-3中,所述加热为将反应腔体的温度加热至430℃~470℃;所述加热过程中控制反应腔体的压力为1Torr~5Torr;
步骤S2-4中,所述氦气的流量为步骤S2-2中氦气流量的2/5~1/2;所述氦气的通入时间为5s~25s;所述TDMAT的流量为210 sccm~240sccm;所述TDMAT的通入时间为5s~25s;
步骤S2-5中,所述氩气的流量为40 sccm~100sccm;所述反溅射过程中反应腔体的温度为15℃~40℃;所述反溅射的时间为3s~15s;
步骤S2-6中,所述加热为将反应腔体的温度加热至430℃~470℃;所述加热过程中控制反应腔体的压力为1Torr~5Torr;
步骤S2-7中,所述氦气的流量为步骤S2-2中氦气流量的2/5~1/2;所述氦气的通入时间为5s~25s;所述TDMAT的流量为210 sccm~240sccm;所述TDMAT的通入时间为5s~25s。
3.根据权利要求1或2所述的制备方法,其特征在于,步骤S3中,采用原子层沉积工艺沉积氮化钽薄膜时,包括以下步骤:
S3-1、将表面形成有氮化钛薄膜的基底材料置于反应腔体中,对反应腔体进行加热;
S3-2、在氩气气氛下对氮化钛薄膜表面进行反溅射;
S3-3、往反应腔体中通入氮气和反应源气体,开启射频电源,在氮化钛薄膜表面形成含有N的前驱体保护层;
S3-4、往反应腔体中通入氮气和反应源气体,在含有N的前驱体保护层的表面发生饱和化学吸附,得到氮化钽薄膜。
4. 根据权利要求3所述的制备方法,其特征在于,步骤S3-1中,所述加热为将反应腔体的温度加热至580℃~670℃;所述加热过程中控制反应腔体的压力为0.0005 Torr~0.001Torr;
步骤S3-2中,所述氩气的流量为40 sccm~70sccm;所述反溅射的时间为3s~10s;
步骤S3-3中,所述氮气的流量为250 sccm~290sccm;所述氮气的通入时间为5s~90s;所述反应源气体为Ta3N5、Ta4N6、TaCl5、TBTDET中的至少一种;所述反应源气体的流量为40sccm~50sccm;所述反应源气体的通入时间为5s~30s;所述射频电源的功率为350W~450W;
步骤S3-4中,所述氮气的流量为250 sccm~290sccm;所述氮气的通入时间为5s~90s;所述反应源气体为Ta3N5、Ta4N6、TaCl5、TBTDET中的至少一种;所述反应源气体的流量为40sccm~50sccm ;所述反应源气体的通入时间为5s~30s;所述射频电源的功率为350W~450W。
5.根据权利要求1或2所述的制备方法,其特征在于,步骤S1中,所述基底材料为硅晶圆或碳化硅晶圆;所述硅晶圆具有<111>晶向或<100>晶向;所述碳化硅晶圆具有<0001>晶向;所述基底材料的直径为6英寸~12英寸;所述势垒层为钛薄膜;所述隔离层为二氧化硅薄膜;
步骤S4中,所述退火处理中,反应腔体的温度为580℃~670℃,压力为0.05Torr~0.1Torr;所述退火处理的时间为5s~60s;所述退火处理过程中还包括往反应腔体中通入氮气,所述氮气的流量为250 sccm~290sccm;所述氮气的通入时间为5s~90s。
6.一种基于TiN/TaN模板的肖特基结构,其特征在于,所述肖特基结构由权利要求1~5中任一项所述的制备方法制得。
7.根据权利要求6所述的肖特基结构,包括基底材料,所述基底材料上设有势垒层,所述势垒层两侧的基底材料设有隔离层,形成沟槽结构,其特征在于,所述沟槽结构表面设有氮化钛薄膜,所述氮化钛薄膜上设有氮化钽薄膜;
所述氮化钛薄膜和氮化钽薄膜的总厚度为18 nm~28nm;
所述氮化钛薄膜的层数≥1层;所述氮化钛薄膜的单层厚度为3nm~10nm;
所述氮化钽薄膜的厚度为3nm~12nm;所述氮化钽薄膜的表面粗糙度≤2nm;所述氮化钽薄膜中氢的质量含量≤1%;
所述势垒层为钛薄膜;所述势垒层的厚度为65nm~95nm;
所述隔离层为二氧化硅薄膜;所述隔离层的厚度为550nm~850nm。
8.一种如权利要求6或7所述的基于TiN/TaN模板的肖特基结构在半导体功率器件中的应用。
9.根据权利要求8所述的应用,其特征在于,所述半导体功率器件为沟槽场效应晶体管、沟槽二极管、沟槽超结二极管中的其中一种。
CN202210438592.XA 2022-04-25 2022-04-25 基于TiN/TaN模板的肖特基结构及其制备方法和应用 Active CN114864662B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210438592.XA CN114864662B (zh) 2022-04-25 2022-04-25 基于TiN/TaN模板的肖特基结构及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210438592.XA CN114864662B (zh) 2022-04-25 2022-04-25 基于TiN/TaN模板的肖特基结构及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN114864662A CN114864662A (zh) 2022-08-05
CN114864662B true CN114864662B (zh) 2023-04-28

Family

ID=82632862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210438592.XA Active CN114864662B (zh) 2022-04-25 2022-04-25 基于TiN/TaN模板的肖特基结构及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN114864662B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136682A (en) * 1997-10-20 2000-10-24 Motorola Inc. Method for forming a conductive structure having a composite or amorphous barrier layer
US6716744B2 (en) * 2002-05-06 2004-04-06 Sharp Laboratories Of America, Inc. Ultra thin tungsten metal films used as adhesion promoter between barrier metals and copper
KR100552820B1 (ko) * 2004-09-17 2006-02-21 동부아남반도체 주식회사 반도체 소자의 제조 방법
CN103904133B (zh) * 2014-03-19 2017-01-18 中航(重庆)微电子有限公司 平衡正向压降和反向漏电流的肖特基二极管及制备方法
CN113257893A (zh) * 2021-04-30 2021-08-13 北海惠科半导体科技有限公司 一种肖特基二极管及其制作方法和芯片

Also Published As

Publication number Publication date
CN114864662A (zh) 2022-08-05

Similar Documents

Publication Publication Date Title
US8173554B2 (en) Method of depositing dielectric film having Si-N bonds by modified peald method
US8415259B2 (en) Method of depositing dielectric film by modified PEALD method
TWI520268B (zh) 高溫鎢金屬化製程
US20200347493A1 (en) Reverse Selective Deposition
US10615050B2 (en) Methods for gapfill in high aspect ratio structures
JPH11238698A (ja) 原子層蒸着工程を用いた金属層形成方法
TW201026890A (en) Method of nonstoichiometric CVD dielectric film surface passivation for film roughness control
TW200537571A (en) Forming method of barrier film, and forming method of electrode film
TW200849392A (en) Method for depositing a high quality silicon dielectric film on germanium with high quality interface
TW201805469A (zh) 金屬矽化物的選擇性形成
US20190088540A1 (en) Methods and apparatus for filling substrate features with cobalt
US20220189777A1 (en) Film formation method and film formation apparatus
CN114864662B (zh) 基于TiN/TaN模板的肖特基结构及其制备方法和应用
TW201828340A (zh) 形成矽化物的方法
US10854511B2 (en) Methods of lowering wordline resistance
KR20210069731A (ko) 연속적인 라이너리스 비정질 금속 막들
JP7483038B2 (ja) パルス化学気相堆積による金属酸化物の選択的堆積
CN107785304B (zh) 以氮化物薄膜为绝缘埋层的soi材料及其制备方法
US20200266052A1 (en) Polysilicon liners
US11932935B2 (en) Deposition process for molybdenum or tungsten materials
US11967523B2 (en) Self-assembled monolayer for selective deposition
US20230340661A1 (en) Gapfill Process Using Pulsed High-Frequency Radio-Frequency (HFRF) Plasma
KR100872799B1 (ko) 플라스마 원자층 증착법을 이용한 반도체 콘택트용 금속실리사이드 제조방법
CN114551221A (zh) 一种在半导体衬底上制备氮化硅薄膜的方法
CN101442023A (zh) 接触孔厚氮化钛膜裂缝的解决方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant