JP5214092B2 - 触媒を用いた無電解めっきによりパターン化された絶縁体上に金属層を形成する方法 - Google Patents

触媒を用いた無電解めっきによりパターン化された絶縁体上に金属層を形成する方法 Download PDF

Info

Publication number
JP5214092B2
JP5214092B2 JP2004567443A JP2004567443A JP5214092B2 JP 5214092 B2 JP5214092 B2 JP 5214092B2 JP 2004567443 A JP2004567443 A JP 2004567443A JP 2004567443 A JP2004567443 A JP 2004567443A JP 5214092 B2 JP5214092 B2 JP 5214092B2
Authority
JP
Japan
Prior art keywords
layer
catalyst
metal
material layer
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004567443A
Other languages
English (en)
Other versions
JP2006513325A (ja
JP2006513325A5 (ja
Inventor
ノッパー マルクス
プロイセ アクセル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10302644A external-priority patent/DE10302644B3/de
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2006513325A publication Critical patent/JP2006513325A/ja
Publication of JP2006513325A5 publication Critical patent/JP2006513325A5/ja
Application granted granted Critical
Publication of JP5214092B2 publication Critical patent/JP5214092B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

本発明は、一般に集積回路の製造の分野に関し、より詳細には、無電解めっきなどの湿式化学的堆積プロセスによる、トレンチやビア等のパターン化された絶縁体上への金属層の形成に関する。
集積回路においては、適切な基板に、膨大な数のトランジスタ、コンデンサ、抵抗器等の回路素子が通常は実質的に平面構成で形成される。膨大な数の回路素子が存在し、複雑なレイアウトの集積回路が要求されるために、一般に、個々の回路素子の電気的接続は、その回路素子が作製されているのと同じレベルで行うことができず、１層以上の追加の「配線」層（メタライゼーション層とも呼ばれる）が必要となる。このメタライゼーション層は、一般に層内の電気的接続を行っている金属配線を有するほか、複数の層間接続（ビアとも呼ばれる）も有しており、金属配線とビアは一般に相互接続とも呼ばれることがある。
最新の集積回路の回路素子で構造（feature）の縮小化が絶えず進んでいるため、所定のチップ面積に対する回路素子数（すなわち実装密度）も増加しており、所望の回路機能を提供するには、さらに多くの電気的相互接続が必要となっている。このため、チップ面積あたりの回路素子数が増加するのに伴い、積層するメタライゼーション層の数が増えることがある。例えば、アルミニウムをベースとした高性能のマイクロプロセッサでは、最大１２層の必要な積層メタライゼーション層の機械的信頼性、熱的信頼性、電気的信頼性など、多層メタライゼーション層の製造には解決を要する極めて困難な問題がついて回るため、半導体メーカーが、公知のメタライゼーション金属であるアルミニウムを、より高い電流密度を許容でき、このため相互接続の寸法を縮小可能な金属で置き換える動きが進んでいる。例えば、一般に銅は、アルミニウムと比べてエレクトロマイグレーション耐性が高く、抵抗率が大幅に低いことから、その優れた特性により、アルミニウムに代わる使用可能な候補とされている金属である。銅は、このような利点を有しているものの、半導体施設での銅の処理および取り扱いの面で多くの欠点がある。例えば、銅は、化学気相成長法（ＣＶＤ）および物理蒸着法（ＰＶＤ）等の確立されている堆積法によって基板上に多くの量を能率よく施すことができず、さらに、銅は不揮発性の反応生成物を生成する性質を有するため、通常用いられる異方性エッチング法によって効果的にパターニングすることができない。このため、銅を含むメタライゼーション層の製造では、最初に絶縁体層を施し、次にパターニングによりトレンチおよびビアを形成して、続いてトレンチおよびビアに銅を埋め込む、いわゆるダマシン技術が好ましくは用いられる。銅のさらに大きな欠点として、二酸化シリコンおよびその他の絶縁体材料に拡散しやすい性質がある。
このため、銅が、その後、影響を受けやすい半導体領域に容易に移動して、その特性を大きく変えかねないため、周囲の絶縁体材料への銅の外方拡散（out-siffusion）を実質的に防止するために、いわゆるバリア材料を、銅をベースとしたメタライゼーションと組み合わせて用いる必要がある。現在、トレンチおよびビアの寸法が幅または直径で約０．１μｍかそれ以下に、ビアのアスペクト比が約５以上に迫っているため、ビアおよびトレンチの全面にバリア層を確実に堆積し、次にそこにほぼ空隙なく銅を埋め込むことは、最新の集積回路の製造における最も困難な問題の１つとなっている。
現在のところ、銅をベースとしたメタライゼーション層の形成は、適切な絶縁体層をパターニングして、スパッタ堆積等の高性能のＰＶＤ法によって、例えばタンタルおよび／または窒化タンタルを含むバリア層を堆積させて行う。通常、アスペクト比５またはそれ以上のビアに１０〜５０ｎｍのバリア層を堆積させるには、高性能のスパッタ装置を用いる。このような装置は、ターゲットからスパッタさせたターゲット原子を所望の割合（desired fraction）でイオン化させる機能を備えており、ビアの底部の被覆率および側壁の被覆率をある程度は制御可能である。その後、ビアおよびトレンチに銅が埋め込まれるが、その際、電気めっき法が現実的なプロセス技術であることが実証されており、これは、底部を起点として開口部にほぼ隙間なく埋め込むいわゆるボトムアップ方式において、ＣＶＤおよびＰＶＤの成膜速度と比べて高い成膜速度でビアおよびトレンチを埋め込むことが可能なためである。一般に、金属の電気めっきでは、被めっき面とめっき液の間に外部電場を印加する必要がある。半導体製造用の基板は、接触が狭い領域（通常は基板の周縁部）に限られるため、金属を施す対象の基板とその表面を導電層で覆う必要がある。パターン付き絶縁体の上に前もって堆積されるバリア層が電流分布（current distribution）層として機能し得るものの、所望の電気的特性と機械的特性を有する銅のトレンチおよびビアを得るには、現在のところ、結晶性、均一性および密着性の点でその後実施する電気めっきプロセスにおいていわゆる銅のシード層が結局必要となる。銅のシード層は、通常は、スパッタ堆積により、バリア層の堆積に使用するのと実質的に同じプロセス装置を使用して施される。
スパッタ装置の被覆特性は、上記の高性能のスパッタ装置の大幅な改造（この開発は一筋縄ではいかないように思われる）なしにはさらに向上させることができないため、将来の世代のデバイスの寸法０．１μｍ以下のビアでは、バリア層およびシード層に求められる高い共形性（conformity）を有する極めて薄い金属層をスパッタ堆積することが制限要因となる場合がある。開口部の内面の十分かつ完全な被覆率のみが要求されるバリア層とは異なり、シード層の均一性によって電気めっきプロセスの均一性がある程度決まってしまうため、特にシード層の堆積は、ＰＶＤによって簡単な方法で行うことができないことがある。さらに、バリア層に適した極めて薄い層を形成するＰＶＤ法をシード層の形成に適用すると、電気抵抗の上昇を招くことがあり、その後実施する電気めっきプロセスの初期成膜速度が低下してしまう場合がある。
プリント配線基板業界では、非導電性のパターン構造に銅層を形成するため、一般に無電解銅めっきが多く用いられる。無電解めっきでは、銅を還元して、構造体に銅層を堆積するため、めっき液に含まれる薬剤の化学反応を能動的に開始させる必要がある。反応の開始は、触媒物質によって行っても、現在プリント配線基板に用いられているように、コロイドを含有するめっき液によって行ってもよい。コロイド含有めっき液は、ビアの大きさが数十μｍのプリント基板にうまく用いることができるものの、この堆積法は、以下に挙げる理由により、高度な集積回路のメタライゼーション層には全く適していない。コロイド状のめっき液は、対象となる回路の特徴のサイズより相当大きなサイズのクラスタを形成し易い。さらに、めっき銅の密着性は半導体産業の要求基準に達していないが、これは、通常は余分な銅を化学的機械研磨によって除去するので、銅に高い機械的安定度と、隣接する物質に対する密着性とが要求されるためである。この結果、クラスタの形成は、クラスタのサイズがクリティカルなレベル以下に保たれるとしても、低い密着性と相まって、銅の配線およびビアのエレクトロマイグレーション効果を増大させ、このため対応する方法がさほど望ましいものではなくなる。
このため、上記の状況に鑑み、銅層および／または銅合金層などの金属層を、無電解めっきによって効果的に形成できるようにして、前述の問題の１つ以上を回避するかまたは少なくとも緩和する技術を提供することが望まれる。
一般に、本発明は、パターン化された構造に無電解めっき堆積によって金属層を形成するための改善された手法を対象とするものであり、ＣＶＤ、ＰＶＤおよび原子層堆積（ＡＬＤ）の少なくともいずれかによって、触媒物質（すなわちめっき液中の被堆積金属を還元する化学反応を活性化する物質）が、パターン付き構造の少なくとも表面部分に提供される。化学的に堆積された金属層は、その後、パターン付き構造のトレンチおよびビアにバルクの金属を埋め込むための電気めっきプロセスのシード層として作用し得る。
本発明の例示的な一実施形態によれば、基板に形成されたパターン化された絶縁体に金属層を形成するための方法は、触媒物質を少なくとも一時的に含む気体状の堆積雰囲気において、パターン化された絶縁体に第１材料層を堆積するステップを有する。第１材料層は、堆積しようとしている金属のイオンを含むめっき液に曝され、第１材料層に取り込まれる触媒物質は、金属イオンを還元して、第１材料層上に金属層を形成する反応を開始させる。
本発明の別の実施形態によれば、メタライゼーション層を形成する方法は、化学気相成長法、物理蒸着法、および原子層堆積の少なくともいずれかによって、パターン化された構造の表面部分に触媒物質を堆積するステップを有する。さらに、金属層は、めっき液を使用する無電解めっき堆積によって、パターン化された構造の上部に形成され、触媒物質はめっき液の薬剤間の反応を開始させる。
本発明のさらに別の例示的な実施形態によれば、集積回路内のメタライゼーション構造は、絶縁体層と、当該絶縁体層に形成された開口部と、この開口部に埋め込まれた金属とを有する。さらに、少なくとも金属と絶縁体層の間の界面は、白金、パラジウム、銀、銅およびコバルトの少なくともいずれかを含む。
本発明のさらに別の例示的な実施形態によれば、集積回路内のメタライゼーション構造は、開口部が形成された絶縁体層と、この開口部に埋め込まれた金属とを有する。さらに、金属と絶縁体層の間にバリア層が形成されており、少なくとも金属とバリア層の間の界面は、白金、パラジウム、銀、銅およびコバルトの少なくともいずれかを含む。
本発明は、添付の図面と併せて以下の説明を読めば理解できるであろう。添付の図面においては、同一の参照符号は同じ要素を参照している。
本発明は、種々の変形および代替形態を取り得るが、その特定の実施形態が、図面に例として図示され、ここに詳細に記載されているに過ぎない。しかし、特定の実施形態の説明は、本発明を開示した特定の形態に限定することを意図するものではなく、反対に、添付の特許請求の範囲によって規定される本発明の趣旨ならびに範囲に含まれるすべての変形例、均等物および代替例を含むことを理解すべきである。
本発明の例示的な実施形態を以下に記載する。簡潔を期すために、実際の実装の特徴を全て本明細書に記載することはしない。当然、実際の実施形態の開発においては、システム上の制約およびビジネス上の制約に適合させるなど、開発の具体的な目的を達するために、実装に固有の判断が数多く必要とされ、これは実装によって変わるということが理解されよう。さらに、この種の開発作業は複雑かつ時間がかかるものであるが、本開示の利益を受ける当業者にとって日常的な作業であるということが理解されよう。
添付の図面を参照して本発明を説明する。半導体デバイスの各種領域および構造は、非常に正確かつはっきりとした輪郭を持つ構成およびプロファイルを有するものとして図示されているが、これら領域および構造が、実際には図面に記載されているように正確なわけではないことを当業者は理解する。さらに、図面に記載した各種構造およびドープ領域の相対的な寸法は、製造されたデバイスでのこれらの構造および領域のサイズよりも大きく図示されていることもあれば、小さく図示されていることもある。それにも関わらず、添付の図面は、本発明の例を記載および説明するために添付される。本明細書において使用される語句は、関連技術の当業者が理解している意味と同じ意味に使用されていると理解および解釈すべきである。本明細書においてある語句が一貫して用いられている場合、その語句が特別な定義を有する、すなわち通常かつ慣用的に用いられ、当業者が理解している意味と異なる定義を有することはない。ある語句が特別な意味を有する、すなわち当業者の理解とは異なる意味に用いられる場合は、そのような特別な定義を本明細書に明示的に記載して、その特別な定義を直接的かつ明確に示す。
本発明は、ＣＶＤ、ＰＶＤ、ＡＬＤ等の高性能の堆積法を用いて、絶縁体層または絶縁体に形成したバリア層に触媒物質を取り込むことができるという概念に基づくものであるが、還元反応を開始させ、金属を堆積させるのに十分な、微量の触媒物質が、めっき槽と接触する表面上にあれば、触媒物質の堆積は、被覆率および均一性の点で厳しい要求基準を必ずしも満たしていなくてもよい。このようにして、極めて共形的な（conformal）金属層を形成でき、これにより、前述のコロイド状めっき液を使用する無電解めっきプロセスの欠点を回避でき、この金属層は、バルク金属を堆積するために後から実施する電気めっきプロセスのシード層として用いることができる。無電解法によって堆積されるシード層は優れた共形性と均一性を有するため、後の電気めっきプロセスは、ＰＶＤによって堆積したシード層をベースとするプロセスと比べて高い均一性で実施することができる。そのうえ、本発明によるシード層は高い成膜速度で形成されるので、非常に複雑な高度ＣＶＤ法およびＡＬＤ法と比べて、メタライゼーション層の形成の総プロセス時間を短縮できる一方、高度に共形的な無電解めっきによりデバイス寸法を０．１μｍ以下に微細化できるようになる。
以下の例示的な実施形態では、銅と適切な絶縁体材料（二酸化シリコン、あるいは高性能の半導体デバイスではｌｏｗ−ｋ（低誘電率）絶縁体材料など）とを含むメタライゼーション層に言及するが、これは、詳しくは、銅とｌｏｗ−ｋ絶縁体の組合せが、集積回路のさらなる開発において最も有望な方式（regime）であると考えられているからである点にさらに留意されたい。本発明の原理は、直径約０．１μｍ以下のビアを有するデバイスに限定されず、金属層のめっき堆積がＣＶＤ、ＰＶＤまたはＡＬＤによる「乾式」堆積の有望な代替法である場合には、どのような半導体デバイスにも適用できる。さらに、本発明は、銅合金、錫、鉛など、銅以外の金属との組み合わせに応用することもできる。このため、本発明は、添付の特許請求の範囲に限定事項が明示されている場合を除き、ここに開示した特定の実施形態に限定されるとみなすべきではない。
図１ａ〜１ｃ，図２および図３を参照して、本発明のさらに例示的な実施形態をより詳細に記載する。図１ａにおいて、メタライゼーション構造１００は基板１０１を有し、基板１０１には、例えば銅を含む金属領域１０３、第１バリア層１０５、および第２バリア層１０６を有する金属配線１０４を含む第１絶縁体層１０２が形成されている。金属配線１０４は、ダマシン方式の典型的な構造であるために例に採り上げたに過ぎない。しかし、金属配線１０４は、そこに接続するビアまたはトレンチの形成が必要な任意の回路素子であってもよい。第２絶縁体層１０７は、例えば二酸化シリコンまたはｌｏｗ−ｋ材料を含み、第１絶縁体層１０２の上部に形成されており、金属領域１０３に接続しているビア１０８が第２絶縁体層１０７に形成されている。絶縁体層１０７上とビア１０８の内面領域１１０上に、バリア層１０９が形成されている。バリア層１０９は、所望のバリア性および密着性を提供するための下位層（sub-layer）を１層以上有していてもよい。例えば、バリア層１０９は、表面領域１１０、特にビア１０８底部のコーナー１１１を確実かつ完全に覆う厚さのタンタル層および／または窒化タンタル層を有していてもよい。
バリア層１０９は、少なくとも、表面領域１１０と対向している表面部分において触媒物質１１２を含んでおり、後述するように、この触媒物質は、その後実施する金属層の堆積に用いるめっき液に含まれる金属塩と還元剤間の化学反応を開始することができるように選択される。無電解めっきによって銅または銅合金を堆積する場合、この触媒物質は、白金、パラジウム、銅、銀、コバルト等の少なくともいずれかを含み得る。ある実施形態では、触媒物質１１２が、バリア層１０９上に実質的に連続する層として設けられてもよいが、別の実施形態では、少なくともバリア層１０９の表面が、バリア材料に対する化学量論的比で約０．０１以上の触媒物質１１２を含むように、バリア層１０９に微量の触媒物質１１２を取り込ませてもよい。
さらに別の例示的な実施形態では、ビア１０８に堆積する金属が絶縁体層１０７に十分に密着し、高温においてほとんど拡散しない場合には、バリア層１０９が、絶縁体層、または第２絶縁体層１０７の表面層であってもよい。例えば、窒化シリコンは、銅の拡散に対して優れたバリア性を有しており、窒化シリコンの比較的高い誘電率（ｋ）によって生じる寄生容量が問題とならない場合には、誘電性の拡散バリアとして使用することができる。
メタライゼーション構造１００を形成するための代表的なプロセス・フローには、以下のプロセスが含まれ得る。第１絶縁体層１０２に金属配線１０４を形成したのち、例えばＣＶＤによって第２絶縁体層１０７を堆積するが、その際、絶縁体層１０７の形成前に、追加のエッチストップ層（図示せず）を堆積してもよい。続いて、適切なフォトリソグラフィ法と異方性エッチング法によってビア１０８を形成する。その後、図２，３を参照してさらに詳細に後述するように、適切な堆積法によってバリア層１０９を形成する。
図２は、化学気相成長法によって材料層を堆積させるように構成された堆積装置２００を概略的に示している。装置２００は、処理チャンバ２０１と、処理チャンバ２０１内を所望の圧力に能動的に保持するのに適したポンプ源２０３に接続されている排気口２０２を有する。シャワー・ヘッド２０５の下に基板ホルダ２０４が配置されており、シャワー・ヘッド２０５は、導入口２０７を介して前駆体およびキャリア・ガスの供給源２０６に接続されている。処理対象の基板上で所望の堆積条件が、チャンバ２０１内で適切な堆積雰囲気がそれぞれ得られるように、基板ホルダ２０４と処理チャンバ２０１は、基板上とチャンバ２０内をそれぞれ所望の温度にするように構成されている。便宜上、ラジエータおよび／またはヒーターなどの関連する手段は図示していない。さらに、シャワー・ヘッド２０５は、プラズマＣＶＤプロセスに要求されるように、プラズマ環境を形成するためのプラズマ励起手段（図示せず）を有していてもよい。
動作時に、パターン付き絶縁体層１０７が形成されている基板１０１などの基板が、基板ホルダ２０４に載置され、ポンプ源２０３が作動されて、特定の前駆体を気化状態に維持するのに必要な圧力にする。例えば、バリア層１０９は窒化チタン層として形成することができ、このため有機金属の前駆体から堆積させることができる。別の実施形態では、バリア層１０９が窒化タンタルを実質的に含んでもよく、ソース２０６により適切な窒化タンタルの前駆体を供給することができる。所定のパラメータの組に対する成膜速度を事前に決定することができるので、バリア層１０９用の初期のバリア材料を堆積するプロセスを、特に底部のコーナー１１１で所望の厚さのバリア層１０９が得られるまで実施し得る。次に、バリア層１０９の堆積を続行する一方で、バリア層１０９の表面部分に触媒物質を取り込ませるために、触媒物質１１２を含む前駆体を堆積雰囲気に加える。触媒含有前駆体として好適なものには、Ｐｔ（ｈｆａｃ）２（ヘキサフルオロアセチルアセトナート白金）の形の錯体か、白金をパラジウムで置換した同様の化合物がある。前述のように、触媒１１２が微量であっても、その後実施する電気化学的プロセスにおいてバリア層１０９の表面を十分に活性化できるため、少量の触媒含有前駆体のみが、バリア材料を含む前駆体に混合され得る。別の実施形態では、所望の厚さのバリア層１０９を堆積したのち、使用する触媒含有前駆体に合わせて調整した堆積雰囲気下で触媒物質１１２を堆積する。バリア層１０９上に触媒物質１１２の連続した層を設ける必要がないため、一実施形態では、バリア層１０９の堆積を停止した直後に、処理チャンバ２０１を入念にパージしたり、別の堆積装置を使用することなく、触媒物質１１２の堆積を実施することができる。適した圧力条件および／または温度条件の設定は、触媒含有前駆体の供給中に行っても、バリアを堆積後、触媒含有前駆体を供給する前に調整してもよい。必要とされる触媒１１２は微量であるため、堆積時間は、約１〜１０秒の範囲であり得る。例えば、触媒物質１１２の、バリア層１０９等の下地材料に対する表面被覆率は約５〜１５％、実施形態によっては約１０％であり、この値はその後実施するめっき処理に必要とされる活性化特性を付与するのに十分であり得る。触媒含有前駆体の量は、所望の程度の表面被覆率が得られるように選択される。
別の実施形態では、触媒物質１１２は実質的に連続する層として設けてもよく、このためバリア層１０９の表面部分を形成していてもよい。触媒物質がバリア層１０９に形成する金属に対して優れた密着性および／またはバリア性を示す場合、この実施形態は有利となり得る。
別の実施形態では、異物を発生させない範囲での層の堆積の等角性と、その抵抗率に鑑みた制約条件を、メタライゼーション構造１００の各種の形状（topographies）に対して、および特定のバリア材料（銅金属配線内のバリア層としてよく用いられる窒化タンタルなど）に対して能率的に満足させることができないことがある。このような場合、原子層堆積（ＡＬＤ）法が優れた候補となり得るが、これは、ＣＶＤに使用する反応ガスを混合する際に生じる異物をほとんど発生させることなく、高アスペクト比のビアにおいても優れた等角性を示す薄膜を成長させることができるからである。さらに、ＡＬＤとプラズマＡＬＤでは、プロセスのデジタル的な性質のため、原子レベルで層厚を制御できる。これらにおいては、各堆積サイクルで、少なくとも２種類の反応剤を順次供給する必要があり、その後、これらの反応剤が基板の表面で反応し、窒化タンタル等の所望のバリア材料を堆積する。ＡＬＤプロセスまたはプラズマＡＬＤプロセスには、原則的に図２を参照して記載したのと同じ堆積装置を使用することができ、このため以下の説明では堆積装置を堆積装置２００として参照する。
第１のサイクルでは、ＴＢＴＤＥＴ（（Ｎｅｔ２）３Ｔａ）などの窒化タンタルの前駆体が、アルゴンなどのキャリア・ガスによって適正な圧力で基板１０１に供給される。その後、パージ・ステップが実施され得、続いて還元ガスが供給されるか、あるいはプラズマＡＬＤプロセスの場合、プラズマによって還元ラジカルが生成される。例えば、メタライゼーション構造１００上にタンタルまたは窒化タンタルの層を形成するには、水素プラズマまたはアンモニア・プラズマが生成され得る。その後、別のパージ工程が実施され得、上記のシーケンスが所望の厚さが得られるまで繰り返され得る。次に、適切な堆積温度と圧力に設定したら、Ｐｔ（ｈｆａｃ）またはＰｄ（ｈｆａｃ）などの触媒含有前駆体が処理チャンバに導入され得る。その後、バリア層１０９上に、連続あるいは不連続の（これは触媒の堆積時間に応じて決まる）触媒物質の層１１２が形成される。
別の実施形態では、その後の工程で銅を電気化学的に堆積するための活性化表面を形成させるため、プラズマによって生成された白金原子またはパラジウム原子などの触媒原子がバリア層１０９に取り込まれ得る。さらに別の実施形態では、微量の触媒含有前駆体の存在下で、最終堆積サイクルを１回以上実施して前述の表面被覆率を得てもよく、これにより、堆積の速度論（kinetics）、ひいては層１０９のバリア性に大きな影響を与えることなく層１０９上に微量の触媒１１２を取り込ませることができる。例えば、微量の触媒含有前駆体を、バリア前駆体の供給時、還元剤の供給時、間欠的に実施するパージ工程中の少なくともいずれかにおいて添加してもよい。この結果、バリア層１０９の堆積のプロセスを、少量の触媒含有前駆体ガスの追加の供給以外は、優れたプロセス性能および／またはバリア層１０９の優れた特性が得られるように選択したプロセス・パラメータを使用して実施することができる。触媒を取り込ませるための堆積時間は、約１０〜３０秒の範囲であり得る。
図３を参照して、さらに別の実施形態について記載する。この実施形態では、バリア層１０９と触媒物質が、スパッタ堆積等の物理蒸着法（ＰＶＤ）によって形成される。図３において、スパッタ堆積装置３００は、適切なポンプ源（図示せず）に接続された排気口３０２と、前駆体ガスとキャリア・ガスの供給源（図示せず）に接続されている導入口３０７とを有する処理チャンバ３０１を有する。イオン化手段３０３の下流側に基板ホルダ３０４が配置されており、イオン化手段３０３は、原子をイオン化して、アース電位に電気的に接続された基板ホルダ３０４に載置されている基板上に向かわせるように構成されている。プラズマ励起手段３０６がスパッタ・ターゲット３０５の近くに配置されており、スパッタ・ターゲット３０５は、一実施形態ではバリア材料の成分３０８（タンタルなど）を含み、白金、パラジウム等の触媒物質３０９が分散されている。バリア材料３０８と触媒３０９の比は、約１００:５の範囲であり得る。触媒３０９は、少なくともターゲット３０５の表面部分において実質的に均一に分散されうるが、ここで「均一な分散」との用語は、ターゲット３０５全体に関するものであり、スパッタ装置３００の所定の動作条件の組に対して、触媒原子が実質的に均一に放出される（すなわち、実質的に一定数の触媒原子がターゲット３０５からスパッタされる）状態をいう。このため、所定の装置動作条件に対してスパッタ速度が実質的に一定である限り、触媒物質３０９を、連続的に、あるいは不連続な量で供給することができ、その際、所定の装置動作条件に対する堆積環境での触媒原子の比は、ターゲット３０５中のバリア材料３０８と触媒物質３０９の比によって決まる。
別の実施形態では、ターゲット３０５が、バリア材料３０８を含む１つ以上の部分と、触媒物質３０９を含む１つ以上の部分から形成されていてもよく、その場合、１つ以上のバリア材料部分３０８の表面積と１つ以上の触媒分３０９との比が、ターゲット３０５への衝突により放出されるスパッタ原子の比を実質的に決定する。一実施形態では、実質的に円盤形状のターゲット３０５の周縁部に触媒物質３０９が配置されており、プラズマ励起手段３０６と、場合によっては組み合わせて使用する磁石アセンブリ（図示せず）とが、ターゲット３０５の周縁部に衝突する粒子の量を調整するように作動されてもよく、これにより放出される触媒物質３０９の量が制御される。別の実施形態では、ターゲット３０５が、触媒物質３０９の一部分以上を覆って、放出される触媒原子の量を制御するための制御可能なシールド（図示せず）を備えていてもよい。
堆積装置３００は例として採り上げたに過ぎず、このため他の適切な任意のスパッタ装置を使用してもよいことを理解されたい。例えば、従来の装置の中にはホローカソード構成を備えたものがあり、このカソード（すなわちターゲット）は基板ホルダ３０４に接近する原子とイオンを高度にコリメートさせるように形成されている。別の装置では、ターゲット３０５と基板ホルダ３０４の間に任意の種類のコリメータを配置して、高アスペクト比のビアおよびトレンチを有する回路形状に要求されるように、ターゲット・イオンを実質的に垂直に基板に衝突させてもよい。このような装置では、ターゲットのほかに、あるいはターゲットの代わりにコリメータに触媒物質３０９を設けてもよく、これにより、ターゲット３０５に必要な触媒物質３０９を減らすか、あるいは完全になくすことができるため、ターゲット３０５の構成を簡略化できる。別のスパッタ装置では、プラズマを生成するための関連するコイルにバリア材料３０８と触媒物質３０９がコーティングされていてもよい。触媒物質３０９の配置に関しては、図３に示すターゲット３０５に関して上記したのと同じ基準が該当する。
動作時に、ターゲット・イオンおよび／またはターゲット原子の衝突が所望の指向性で起こるように、プラズマ励起手段３０６に供給する電力、イオン化手段３０３に供給する電力、チャンバ３０１内の圧力等のプロセス・パラメータが調整される。上記の実施形態の１つ以上にしたがって触媒物質３０９を配置したことにより、この触媒物質は、基板ホルダ３０４の周囲の雰囲気、ひいてはその上に載置されている基板１０１等の基板にも規定の割合で存在するようになる。このため、触媒物質３０９もバリア層１０９に堆積されて取り込まれ、部分１１２を形成し、一部の実施形態では、触媒物質３０９がバリア層１０９の全厚さにわたって実質的に均一に分散し得る。
別の実施形態では、前述のように、ターゲット３０５の、触媒を含む一部分以上を一時的にシールドすることによって、触媒物質３０９の放出を制御してもよい。この結果、堆積プロセスの最終段階において、触媒物質３０９の堆積は、バリア層１０９中の触媒物質１１２が実質的にバリア層１０９の表面領域に形成されるように有利に堆積でき、これにより、バリア層１０９の全体的な特性に過度に影響を与えずに、所望の触媒特性を付与することができる。
さらに別の実施形態では、バリア層１０９に窒化物層または窒化物の下位層を形成するために、例えば窒素含有ガス等の適切な前駆体ガスの存在下でバリア層１０９を堆積させてもよい。同様に、表面積の大きな多孔質様の白金、パラジウム、銀、銅、コバルト等の触媒物質３０９を含有する適切な前駆体ガスを、常時、あるいは最終段階で添加して、バリア層１０９内に触媒３０９を取り込ませて部分１１２を形成してもよい。バリア層１０９に取り込まれる触媒３０９の量は、量（すなわち、チャンバ３０１内の堆積雰囲気に加える触媒含有前駆体の流量および／または触媒含有前駆体の供給時間）によって制御することができる。一実施形態では、触媒３０９を堆積する場合、白金またはパラジウムを含有するｈｆａｃ錯体を、ＣＶＤ様のプロセスでは約２〜１０秒の範囲の時間間隔にわたり、ＡＬＤ様のプロセスでは約１０〜３０秒の範囲の時間間隔にわたり、約１０〜１００ｓｃｃｍの流量で添加してもよく、その際、チャンバ３０１内の圧力は、触媒含有前駆体の蒸気圧である約０．１５Ｔｏｒｒ以下に保持される。一実施形態では、バリア層１０９の所望の特性および品質が確実に得られるように、バリア層１０９の堆積は、所望の組成および厚さを得るまで、確立しているプロセス・パラメータを使用して行う。その後、触媒含有前駆体を添加して、バリア層１０９の実質的に表面の部分１１２を形成し、これにより層１０９のバリア特性が保持されるようにする。
本発明は、バリア層１０９としてタンタル、チタン、窒化タンタルまたは窒化チタンの層を使用する場合に限定されるべきではなく、現在使用されているメタライゼーション構造、および今後登場するメタライゼーション構造に要求される任意の適切な層または積層体に適用することができる点に留意すべきである。また、想定している堆積プロセスに応じて、触媒および／または触媒含有前駆体を含む適切なスパッタ・ターゲットを使用することができる。場合によっては、バリア積層体の複雑さに応じて、バリア層１０９の堆積を２以上の堆積工程に分割することが便利な場合や必要となる場合があり、その場合、バリア層１０９に触媒物質を添加するために適合させる必要があるのは最後の堆積工程のみとなる。別の実施形態では、触媒物質の堆積を、触媒物質１１２を含むバリア層１０９を実質的に表面領域に形成するための１以上の工程を含む対応する形成シーケンスの最終工程として実施するのが適切と考えられることがある。ある特定の実施形態では、触媒物質を堆積して触媒部分１１２を形成するためのこの最終工程は、真空を解放せずに、バリア層１０９またはその一部を形成する先行工程と同じ処理チャンバ内で実施される。例えば、スパッタ堆積、プラズマＣＶＤ、プラズマＡＬＤでよくあるように、堆積チャンバがプラズマ励起手段を備える場合、触媒を含有するプラズマ環境を生成して、バリア層１０９に触媒を「ドープ」させてもよく、その場合、例えば、触媒イオンの量および／または侵入深さを、プラズマの特性と、プラズマ−基板間に印加するバイアス電圧とによって制御できる。このようにして、所望の量の触媒を、深さを制御してバリア層１０９に取り込ませることができ、これは、厚さ１０ｎｍまたはこれ以下のバリア層を有する非常に高度なメタライゼーション構造にとって有利となり得る。取り込まれる触媒の量および／または深さを制御することにより、層１０９のバリア性および接着性にほとんど悪影響を与えないようにすることが可能である。
バリア層１０９を形成するためのプロセス・シーケンスによっては、一部の実施形態で上記の堆積法（すなわちＣＶＤ、ＡＬＤおよびＰＶＤ）のうちの２つ以上を組み合わせるのが好適な場合があり、その際、これらの手法の１つ以上では、前述の方法で触媒部分１１２を形成することができる。
図１ｂを参照すると、メタライゼーション構造１００は銅層などの金属層１１３を有しており、１つの具体的な実施形態では、金属層１１３はその後実施する堆積プロセスのシード層として作用する。金属層１１３は、無電解めっきにより、堆積させる金属の塩と還元剤とを含有する電解質槽（図示せず）にメタライゼーション構造１００を曝すことによって形成する。例えば、銅層の場合、現在入手可能であり、定評のある（approved）任意の槽の配合（例えば銅、ＥＤＴＡ ＮａＯＨおよびＨＣＨＯ、または銅、酒石酸ＫＮａ、ＮａＯＨ、ＨＣＨＯ）を使用することができる。バリア層１０９内の触媒部分１１２により、堆積反応が自動的に開始され、優れた結晶性を示す高度に均一な金属堆積物が得られる。メタライゼーション構造１００を電解質槽に曝す時間を調整することで、金属層１１３の厚さを容易に制御することができる。例えば、スパッタ堆積やＣＶＤのような、高アスペクト比のビアに銅のシード層を形成するための従来の堆積法と比較して、無電解めっきでは格段に高い成膜速度が得られるほか、スパッタ堆積ではほとんど実現不可能な高い共形性も達成される。
金属層１１３の形成プロセスを最適化するために、複数のテスト・ランを実行して、高速の反応のほか、金属層１１３の所望の程度の共形性と品質が得られるような、バリア層１０９中の触媒物質１１２の適正な量と種類を決定してもよい。例えば、図１ａを参照して記載した層１０９中の白金とバリア材料の比により、直径０．１μｍ以下、深さ１μｍ以上のビアに、約５〜２０秒の時間間隔で約２〜５０ｎｍの範囲の厚さの銅層を形成できる。
図１ｃは、電気めっきによってビア１０８に金属を埋め込み、これにより構造１００の上に余分な金属の層１１４が形成された後のメタライゼーション構造１００を概略的に示している。金属の埋め込みプロセスは、既に確立されている「ボトムアップ」方式の電気めっき堆積法によって行うことができ、この方法では電気めっき槽（図示せず）にメタライゼーション構造１００が入れられ、電気めっき槽は、ビア１０８に空隙および継ぎ目がほとんどない状態で、金属を極めて非共形的（non-conformal）に堆積できるようにする適切な添加剤を含み得る。これにより、シード層として作用する金属層１１３は、実質的に均一な厚さを有しており、電流分布を均一化するため、電気めっきプロセスの埋め込み能を向上させる作用も果たす。その後、ＣＭＰなどの任意の適したプロセスによって余分な金属層１１４を除去することができ、その際、ビア１０８に埋め込まれた金属の機械的安定性は、シード層を電気化学的に形成しない従来のメタライゼーション・シーケンスのものと基本的に同程度となり、場合によっては、金属層１１３の特性の改善により、スパッタ堆積によって高アスペクト比のビアに形成したシード層と比べて優れた安定性を示しさえする。上で指摘したように、ＣＭＰプロセスおよびその後実施する任意のプロセス段階において、バリア層１０９の密着性が実質的に低下しないように、バリア層１０９中の触媒層部分１１２の形成が調整し得る。
上記の例示的な実施形態は、金属層１１３をシード層として使用して、電気めっきプロセスによってメタライゼーション構造を形成することに言及しており、これは、電気めっきプロセスの既に確立されている「ボトムアップ」方式のため、特にディープ・サブミクロン・サイズの特徴を有する高度な超小形構造に有利である。しかし、特にメタライゼーション構造１００の形状がさほどクリティカルではない場合には、金属層１１４も無電解めっきによって形成してもよく、その場合、層１１３は、最初の堆積段階において、または１つの堆積段階でビア１０８に埋め込む場合は最初の期間に形成できることを理解されたい。
上記に記載した特定の実施形態は例に過ぎず、本発明は、本開示の教示の利益を得る当業者にとって明らかな、均等な別法によって変更および実施されてもよい。例えば、上記のプロセス工程を異なる順序で実施してもよい。さらに、添付の特許請求の範囲以外によって、ここに記載した構成または設計の詳細に本発明が限定されることはない。このため、上記に記載した特定の実施形態を変形または変更することが可能であり、このような変形例はすべて本発明の範囲ならびに趣旨に含まれることが意図されることが明らかである。したがって、ここに保護を請求する対象は、添付の特許請求の範囲に記載したとおりである。
本発明の例示的な実施形態による、各種製造段階における銅含有メタライゼーション構造の断面図を概略的に示す。 本発明の例示的な実施形態による、各種製造段階における銅含有メタライゼーション構造の断面図を概略的に示す。 本発明の例示的な実施形態による、各種製造段階における銅含有メタライゼーション構造の断面図を概略的に示す。 図１ａ〜１ｃに示すメタライゼーション構造を形成するために使用できる、ＣＶＤまたはＡＬＤ用の堆積装置を概略的に示す。 図１ａ〜１ｃに示すメタライゼーション構造を形成するための触媒物質層を形成するよう好適に構成されたＰＶＤ装置を概略的に示す。

Claims (11)

  1. 処理チャンバ内において、基板に形成されたパターン化された絶縁体であって、前記基板に形成された金属領域の一部を露出する少なくとも一つの開口部を備えた該パターン化された絶縁体に、第１金属層及び第２金属層からなる金属層を形成するための方法において、
    触媒物質を少なくとも一時的に含む気体状の堆積雰囲気において、前記パターン化された絶縁体に前記触媒物質が取り込まれた第１材料層を堆積し、もって前記少なくとも一つの開口部の表面に前記第１材料層が形成されるステップであって、前記気体状の堆積雰囲気は前記処理チャンバに２種類以上の前駆体ガスを供給することによって生成され、前記前駆体ガスの少なくとも１つは前記触媒物質を含むところのステップと、
    堆積しようとしている前記金属のイオンを含むめっき液に前記第１材料層を曝して前記第１材料層上に前記第１金属層を形成するステップと、
    前記触媒物質を含有する前駆体ガスの流量および供給時間の少なくとも一方を制御することによって、前記第１材料層の表面部分に前記触媒物質を取り込むように前記第１材料層に取り込まれる触媒物質の量を制御するステップと、
    電気めっきによって前記第１金属層上に前記第２金属層を形成するステップとを含み、
    前記第１材料層は、前記第１材料層で覆われた前記基板部分への前記金属の拡散を実質的に防止するバリア層であり、
    前記第１金属層は、前記第２金属層を形成するステップにおいてシード層として作用する、方法。
  2. 前記触媒物質は、白金又はパラジウムを含んでおり、
    前記第１材料層に取り込まれる触媒物質の量を制御するステップは、前記触媒物質を含有する前駆体ガスを２〜１０秒の範囲の時間間隔にわたり１０〜１００ｓｃｃｍの流量で供給し、もって前記第１材料層に対する化学量論的比で０．０１の前記触媒物質を前記第１材料層に取り込ませるステップを含む、請求項１記載の方法。
  3. 前記第１材料層を堆積するステップは、前記第１材料の原子をターゲットからスパッタすることによって前記気体状の堆積雰囲気を生成するステップと、前記触媒物質を含有する前駆体を供給するステップとを含む、請求項１記載の方法。
  4. 前記気体状の堆積雰囲気中の前記第１材料の原子と前記触媒物質の原子との比率を調整するステップをさらに含む、請求項１記載の方法。
  5. 前記触媒物質を含有する前駆体ガスは、前記第１材料層が所定の厚さに堆積された後に供給される、請求項１記載の方法。
  6. 前記触媒物質を含有する前駆体ガスは前記第１材料層の堆積を停止した後に供給される、請求項１または３記載の方法。
  7. 前記第１材料層を堆積するため少なくとも２種類の異なる前駆体ガスがデジタル制御方式で順次供給される、請求項１記載の方法。
  8. 前記第１金属層及び前記第２金属層は銅を含む、請求項１記載の方法。
  9. 前記第１材料層を堆積するステップは、前記第１材料の原子および少なくとも一時的に触媒原子をターゲットからスパッタリングすることによって前記気体状の堆積雰囲気を生成するステップを含む、請求項１または６記載の方法。
  10. 前記触媒物質は前記ターゲットに実質的に均一に分散している、請求項９記載の方法。
  11. 前記ターゲットはバリア層の１つ以上の部分および触媒物質の１つ以上の部分から形成され、前記バリア層の１つ以上の部分および前記触媒物質の１つ以上の部分の表面領域の比は、実質的に前記ターゲットから放出されるスパッタ原子の比を決める、請求項９記載の方法。
JP2004567443A 2003-01-23 2003-12-22 触媒を用いた無電解めっきによりパターン化された絶縁体上に金属層を形成する方法 Expired - Lifetime JP5214092B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE10302644A DE10302644B3 (de) 2003-01-23 2003-01-23 Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels stromloser Abscheidung unter Verwendung eines Katalysators
DE10302644.4 2003-01-23
US10/602,192 2003-06-24
US10/602,192 US6951816B2 (en) 2003-01-23 2003-06-24 Method of forming a metal layer over patterned dielectric by electroless deposition using a catalyst
PCT/US2003/041185 WO2004068576A2 (en) 2003-01-23 2003-12-22 Method of forming a catalyst containing layer over a patterned dielectric

Publications (3)

Publication Number Publication Date
JP2006513325A JP2006513325A (ja) 2006-04-20
JP2006513325A5 JP2006513325A5 (ja) 2009-01-15
JP5214092B2 true JP5214092B2 (ja) 2013-06-19

Family

ID=32826166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004567443A Expired - Lifetime JP5214092B2 (ja) 2003-01-23 2003-12-22 触媒を用いた無電解めっきによりパターン化された絶縁体上に金属層を形成する方法

Country Status (5)

Country Link
JP (1) JP5214092B2 (ja)
KR (1) KR101098568B1 (ja)
AU (1) AU2003299875A1 (ja)
GB (1) GB2417132B (ja)
WO (1) WO2004068576A2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943106B1 (en) * 2004-02-20 2005-09-13 Micron Technology, Inc. Methods of fabricating interconnects for semiconductor components including plating solder-wetting material and solder filling
JP2006128288A (ja) * 2004-10-27 2006-05-18 Tokyo Electron Ltd 成膜方法、半導体装置の製造方法、半導体装置、プログラムおよび記録媒体
JP4376958B2 (ja) 2007-07-31 2009-12-02 日鉱金属株式会社 無電解めっきにより金属薄膜を形成しためっき物及びその製造方法
WO2010087392A1 (ja) * 2009-01-30 2010-08-05 日鉱金属株式会社 バリア機能を有する金属元素と触媒能を有する金属元素との合金膜を有する基板
US20220344205A1 (en) * 2019-09-25 2022-10-27 Tokyo Electron Limited Substrate liquid processing method and substate liquid processing apparatus

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4574095A (en) * 1984-11-19 1986-03-04 International Business Machines Corporation Selective deposition of copper
JPH0762545A (ja) * 1993-08-30 1995-03-07 Mitsubishi Cable Ind Ltd 配線基板およびその製造方法
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US6197688B1 (en) * 1998-02-12 2001-03-06 Motorola Inc. Interconnect structure in a semiconductor device and method of formation
US6461675B2 (en) * 1998-07-10 2002-10-08 Cvc Products, Inc. Method for forming a copper film on a substrate
US6380083B1 (en) * 1998-08-28 2002-04-30 Agere Systems Guardian Corp. Process for semiconductor device fabrication having copper interconnects
US6610596B1 (en) * 1999-09-15 2003-08-26 Samsung Electronics Co., Ltd. Method of forming metal interconnection using plating and semiconductor device manufactured by the method
JP2001240960A (ja) * 1999-12-21 2001-09-04 Nippon Sheet Glass Co Ltd 光触媒膜が被覆された物品、その物品の製造方法及びその膜を被覆するために用いるスパッタリングターゲット
KR100338112B1 (ko) * 1999-12-22 2002-05-24 박종섭 반도체 소자의 구리 금속 배선 형성 방법
WO2001049898A1 (fr) * 2000-01-07 2001-07-12 Nikko Materials Co., Ltd. Procede de galvanoplastie, agent de pretraitement et tranche de semi-conducteurs et dispositif semi-conducteur utilisant cette derniere
JP2001335952A (ja) * 2000-05-31 2001-12-07 Rikogaku Shinkokai 無電解めっき方法、並びに、配線装置およびその製造方法
JP2002004081A (ja) * 2000-06-16 2002-01-09 Learonal Japan Inc シリコンウエハーへの電気めっき方法
US6479902B1 (en) * 2000-06-29 2002-11-12 Advanced Micro Devices, Inc. Semiconductor catalytic layer and atomic layer deposition thereof
JP2002025943A (ja) * 2000-07-12 2002-01-25 Ebara Corp 基板成膜方法
JP2002053971A (ja) * 2000-08-03 2002-02-19 Sony Corp めっき方法及びめっき構造、並びに半導体装置の製造方法及び半導体装置
EP1180553A1 (en) * 2000-08-15 2002-02-20 Air Products And Chemicals, Inc. CVD process for depositing copper on a barrier layer
JP4083968B2 (ja) * 2000-11-02 2008-04-30 株式会社東芝 半導体装置の製造方法
US20020064592A1 (en) * 2000-11-29 2002-05-30 Madhav Datta Electroless method of seed layer depostion, repair, and fabrication of Cu interconnects
US6596344B2 (en) * 2001-03-27 2003-07-22 Sharp Laboratories Of America, Inc. Method of depositing a high-adhesive copper thin film on a metal nitride substrate

Also Published As

Publication number Publication date
GB2417132B (en) 2007-04-04
JP2006513325A (ja) 2006-04-20
GB0513698D0 (en) 2005-08-10
KR101098568B1 (ko) 2011-12-26
GB2417132A (en) 2006-02-15
KR20050088363A (ko) 2005-09-05
AU2003299875A1 (en) 2004-08-23
WO2004068576A3 (en) 2004-09-10
WO2004068576A2 (en) 2004-08-12

Similar Documents

Publication Publication Date Title
JP6998945B2 (ja) ルテニウムライナーと共に銅のエレクトロマイグレーションを改善するドープされた選択的な金属キャップ
JP5503147B2 (ja) 無電解フェーズと電流供給フェーズとを含むウェット化学堆積によりパターニングされた絶縁体上の金属層
JP4055319B2 (ja) 半導体装置の製造方法
US7737028B2 (en) Selective ruthenium deposition on copper materials
TWI545653B (zh) 利用平滑的未凝聚之銅晶種層對於凹陷特徵部施行之無孔隙銅填充
US6951816B2 (en) Method of forming a metal layer over patterned dielectric by electroless deposition using a catalyst
US8058164B2 (en) Methods of fabricating electronic devices using direct copper plating
US20050014359A1 (en) Semiconductor device manufacturing method
TW200422440A (en) Methods for forming copper interconnect structures by co-plating of noble metals and structures formed thereby
JP2023182638A (ja) 銅配線のためのシード層
US20070066081A1 (en) Catalytic activation technique for electroless metallization of interconnects
US7479687B2 (en) Deep via seed repair using electroless plating chemistry
JP5214092B2 (ja) 触媒を用いた無電解めっきによりパターン化された絶縁体上に金属層を形成する方法
JP2002053971A (ja) めっき方法及びめっき構造、並びに半導体装置の製造方法及び半導体装置
JP2001144089A (ja) 半導体装置の製造方法
TW200915486A (en) Method of forming a metal wiring
US7465652B2 (en) Method of forming a catalyst layer on the barrier layer of a conductive interconnect of a semiconductor device
JP2008118063A (ja) 半導体装置及び半導体装置の製造方法
WO2007078790A1 (en) Metal layer over a patterned dielectric by wet chemical deposition including an electroless and a powered phase
TW201608691A (zh) 經改良之直通矽貫穿孔

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090902

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090909

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091002

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091009

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091102

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091202

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100804

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110401

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110518

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110624

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120607

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120612

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120702

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120705

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120807

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120907

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130227

R150 Certificate of patent or registration of utility model

Ref document number: 5214092

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term