KR100338112B1 - 반도체 소자의 구리 금속 배선 형성 방법 - Google Patents
반도체 소자의 구리 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR100338112B1 KR100338112B1 KR1019990060561A KR19990060561A KR100338112B1 KR 100338112 B1 KR100338112 B1 KR 100338112B1 KR 1019990060561 A KR1019990060561 A KR 1019990060561A KR 19990060561 A KR19990060561 A KR 19990060561A KR 100338112 B1 KR100338112 B1 KR 100338112B1
- Authority
- KR
- South Korea
- Prior art keywords
- temperature
- copper
- vaporizer
- dmb
- reaction chamber
- Prior art date
Links
- 239000010949 copper Substances 0.000 title claims abstract description 339
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 242
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 242
- 238000000034 method Methods 0.000 title claims abstract description 197
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000000151 deposition Methods 0.000 claims abstract description 74
- 229910052751 metal Inorganic materials 0.000 claims abstract description 65
- 239000002184 metal Substances 0.000 claims abstract description 65
- 230000008569 process Effects 0.000 claims abstract description 60
- 230000008021 deposition Effects 0.000 claims abstract description 49
- 238000007747 plating Methods 0.000 claims abstract description 38
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 35
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 32
- 125000002524 organometallic group Chemical group 0.000 claims abstract description 29
- 238000009713 electroplating Methods 0.000 claims abstract description 28
- 238000007772 electroless plating Methods 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 104
- 239000006200 vaporizer Substances 0.000 claims description 72
- 238000006243 chemical reaction Methods 0.000 claims description 71
- 239000007788 liquid Substances 0.000 claims description 56
- 239000001257 hydrogen Substances 0.000 claims description 44
- 229910052739 hydrogen Inorganic materials 0.000 claims description 44
- 239000012159 carrier gas Substances 0.000 claims description 39
- 239000002243 precursor Substances 0.000 claims description 37
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 33
- 239000007789 gas Substances 0.000 claims description 30
- 230000004888 barrier function Effects 0.000 claims description 29
- 238000009792 diffusion process Methods 0.000 claims description 29
- 239000011229 interlayer Substances 0.000 claims description 28
- 230000009467 reduction Effects 0.000 claims description 28
- 238000004140 cleaning Methods 0.000 claims description 27
- 238000010438 heat treatment Methods 0.000 claims description 25
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 24
- 238000011065 in-situ storage Methods 0.000 claims description 24
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 150000002431 hydrogen Chemical class 0.000 claims description 15
- 239000007921 spray Substances 0.000 claims description 13
- 229910052786 argon Inorganic materials 0.000 claims description 12
- 239000001307 helium Substances 0.000 claims description 12
- 229910052734 helium Inorganic materials 0.000 claims description 12
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 230000009977 dual effect Effects 0.000 claims description 6
- 230000008020 evaporation Effects 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 abstract description 49
- 239000012691 Cu precursor Substances 0.000 abstract description 33
- 239000010408 film Substances 0.000 abstract description 33
- 238000005137 deposition process Methods 0.000 abstract description 20
- 239000010409 thin film Substances 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 6
- PKXHXOTZMFCXSH-UHFFFAOYSA-N 3,3-dimethylbut-1-ene Chemical compound CC(C)(C)C=C PKXHXOTZMFCXSH-UHFFFAOYSA-N 0.000 abstract description 3
- 238000009740 moulding (composite fabrication) Methods 0.000 abstract 1
- 239000002994 raw material Substances 0.000 description 29
- 239000000654 additive Substances 0.000 description 26
- 230000000996 additive effect Effects 0.000 description 26
- 230000008016 vaporization Effects 0.000 description 13
- 238000009834 vaporization Methods 0.000 description 9
- 239000002585 base Substances 0.000 description 8
- 238000000354 decomposition reaction Methods 0.000 description 8
- 238000009833 condensation Methods 0.000 description 6
- 230000005494 condensation Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000011068 loading method Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 238000009736 wetting Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000003446 ligand Substances 0.000 description 3
- 239000002879 Lewis base Substances 0.000 description 2
- 239000003708 ampul Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000007527 lewis bases Chemical class 0.000 description 2
- 239000003595 mist Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 239000003381 stabilizer Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910017489 Cu I Inorganic materials 0.000 description 1
- CAMMHIHSPNMDOL-UHFFFAOYSA-N [Cu].CC(C=C)(C)C Chemical compound [Cu].CC(C=C)(C)C CAMMHIHSPNMDOL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- -1 and therefore Substances 0.000 description 1
- 238000009530 blood pressure measurement Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- MBDSOAUNPWENPB-UHFFFAOYSA-N copper 3-methylbut-2-en-2-ylsilane Chemical compound [Cu].CC(C)=C(C)[SiH3] MBDSOAUNPWENPB-UHFFFAOYSA-N 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- GCSJLQSCSDMKTP-UHFFFAOYSA-N ethenyl(trimethyl)silane Chemical compound C[Si](C)(C)C=C GCSJLQSCSDMKTP-UHFFFAOYSA-N 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 239000012705 liquid precursor Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
본 발명은 반도체 소자의 구리 금속 배선 형성 방법에 관한 것으로, 구리 증착 장비의 증착 공정 조건을 최적으로 설정하여 1,1,1,5,5,5-헥사플루오로-2,4-펜타디오네이토(3,3-디메틸-1-부텐)-카파(I) {(hfac)Cu(DMB)} 화합물을 구리 전구체로 이용하여 시드층(seed layer)을 유기금속 화학기상증착법으로 형성한 후, 전기 도금이나 무전해 도금으로 구리를 매립하거나, 물리기상증착법으로 제 1 시드층을 형성하고, (hfac)Cu(DMB) 화합물을 구리 전구체로 이용하여 유기금속 화학기상증착법으로 제 1 시드층상에 제 2 시드층을 형성한 후, 전기 도금이나 무전해 도금으로 구리를 매립하는 공정기술을 확립하므로써, 구리 증착 공정의 재현성을 실현시킬 수 있을 뿐만 아니라, 우수한 막질의 구리 박막을 얻을 수 있는 반도체 소자의 구리 금속 배선 형성 방법에 관하여 기술된다.
Description
본 발명은 반도체 소자의 구리 금속 배선 형성 방법에 관한 것으로, 특히 1,1,1,5,5,5-헥사플루오로-2,4-펜타디오네이토(3,3-디메틸-1-부텐)-카파(I) {1,1,1,5,5,5-hexafluoro-2,4-pentadionato(3,3-dimethyl-1-butene)-copper(I); 이하 (hfac)Cu(DMB))라 칭함} 화합물을 구리 전구체로 이용한 유기금속 화학기상증착(Metal Organic Chemical Vapor Deposition; MOCVD) 공정 기술을 확립시켜 구리 증착 공정의 재현성을 실현시킬 수 있을 뿐만 아니라 우수한 막질의 구리 박막을 얻을 수 있는 반도체 소자의 구리 금속 배선 형성 방법에 관한 것이다.
반도체 산업이 초대규모 집적 회로(Ultra Large Scale Integration; ULSI)로 옮겨 가면서 소자의 지오메트리(geometry)가 서브-하프-마이크로(sub-half-micron) 영역으로 계속 줄어드는 반면, 성능 향상 및 신뢰도 측면에서 회로 밀도(circuit density)는 증가하고 있다. 이러한 요구에 부응하여, 반도체 소자의 금속 배선을 형성함에 있어서 구리 박막은 알루미늄에 비해 녹는점이 높아 전기이동도(electro-migration; EM)에 대한 저항이 커서 반도체 소자의 신뢰성을 향상시킬 수 있고, 비저항이 낮아 신호전달 속도를 증가시킬 수 있어, 집적 회로(integration circuit)에 유용한 상호연결 재료(interconnection material)로 사용되고 있다.
구리 금속 배선 형성 방법에서, 구리 증착 공정은 고속 소자 및 고집적 소자를 실현하는데 중요한 공정으로, 물리기상증착(Physical Vapor Deposition; PVD)법, 전기도금(Electroplating)법, 무전해도금법(Electroless-plating), 유기금속 화학기상증착(MOCVD)법 등 여러 증착 기술이 적용되고 있다. 이러한 구리 증착 기술중 유기금속 화학기상증착법에 의한 구리 증착은 구리 전구체에 영향을 많이 받기 때문에 증착에 용이한 구리 전구체가 개발되어야 하며, 또한 이러한 구리 전구체를 안정하게 운송할 수 있는 딜리버리 시스템(delivery system)의 개발이 필수적이다.
유기금속 화학기상증착법에 의한 구리 증착은 버블러(bubbler) 방식의 리퀴드 딜리버리 시스템(Liquid Delivery System; 이하 'LDS'라 칭함)을 이용하거나, 다이렉트 리퀴드 인젝션(Direct Liquid Injection; 이하 DLI라 칭함)과 같은 LDS를 사용하거나, 컨트롤 에바퍼레이션 믹서(Control Evaporation Mixer; 이하 CEM이라 칭함)와 같은 LDS를 사용하며, 그 이외에도 오리피스(orifice) 방식이나 스프레이(spray) 방식의 베이퍼라이저(vaporizer)를 갖는 LDS 등과 같은 다양한 LDS를 사용하고 있다. 구리 증착은 이러한 LDS에서 전구체라 불리는 구리 금속을 포함하는 화합물을 분해하여 이루어진다. 유기금속 화학기상증착용 구리 전구체는 증기압이 낮은 1,1,1,5,5,5-헥사플루오로-2,4-펜타디오네이토-카파(II) {1,1,1,5, 5,5-hexafluoro-2,4-pentadionato-copper(II); Cu(hfac)2} 화합물과 같은 구리 II가 (CuII) 화합물이 개발된 이후로 구리 II가 화합물에 비해 증기압이 높아 증착속도가 빠르며 150 내지 250℃의 저온에서 고순도의 구리 박막 증착을 가능하게 하는 구리 I가(CuI) 화합물이 개발되었다. 현재까지 개발된 여러 가지 구리 I가 화합물들 중 1,1,1,5,5,5-헥사플루오로-2,4-펜타디오네이토(트리메틸비닐실란)-카파(I) {1,1,1, 5,5,5-hexafluoro-2,4-pentadionato(trimethylvinylsilane)-copper(I); 이하(hfac)Cu(TMVS)라 칭함} 화합물은 상온에서 액상으로 존재하며 고순도 구리 박막을 낮은 온도에서 증착할 수 있게 하여 현재 전 세계적으로 가장 많이 사용되고 있는 대표적인 유기금속 화학기상증착용 구리 전구체이다. 그러나, (hfac)Cu(TMVS) 화합물은 이러한 장점에도 불구하고 상온에서 보관시에 분해(degradation)되는 문제를 안고 있어 반도체 소자의 제조 공정에 적용시 공정의 재현성에 어려움이 있으며, 개발된 여러 전구체 중에서 증기압이 높은 편이나 기존의 LDS에서 재현성을 확보하기에는 증기압이 낮은 편이어서 안정하게 운송할 수 있는 새로운 LDS가 개발되지 않는 한 재현성 확보에 큰 어려움이 있다. 또한, (hfac)Cu(TMVS) 화합물은 기화 (vaporization) 온도와 액화(condensation) 온도의 폭이 매우 좁아서 매우 일정한 온도를 유지해야 하는 어려움이 있으며, 'Schumacher'사에서는 안정제(stabilizer)를 이용하여 (hfac)Cu(TMVS) 화합물을 1년간 안정하게 사용할 수 있다고 발표한 바 있다.
상기한 (hfac)Cu(TMVS) 화합물의 문제점을 해결하기 위하여, 전구체로 (hfac)Cu(DMB) 화합물을 개발하였다. (hfac)Cu(DMB) 화합물은 3,3-디메틸-1-부텐 (3,3-dimethyl-1-butene; 이하 DMB라 칭함)를 루이스 베이스 리간드(Lewis base ligand)로하여 개발된 새로운 화합물로, VTMS의 메틸기(methyl group)대신 분자량이 낮고 증기압이 높은 DMB를 루이스 베이스 리간드로 사용하기 때문에 (hfac)CuTMVS보다 높은 증기압을 갖는다. 따라서, (hfac)Cu(DMB) 화합물은 MOCVD Cu 전구체의 가장 큰 문제점 중의 하나인 열악한 증착속도를 대폭 개선할 수 있어서 큰 장점을 가지는 전구체이다. 그러나, 현재까지 기존의 LDS에서 (hfac)Cu(DMB)전구체를 이용한 유기금속 화학기상증착 공정 기술이 확립되지 않아 상업화되지 않고 있는 실정이다.
따라서, 본 발명은 구리 증착 장비의 증착 공정 조건을 최적으로 설정하여 (hfac)Cu(DMB) 화합물을 구리 전구체로 이용한 유기금속 화학기상증착 공정기술을 확립하므로써, 새로운 LDS 개발없이 구리 증착 공정의 재현성을 실현시킬 수 있을 뿐만 아니라 우수한 막질의 구리 박막을 얻을 수 있는 반도체 소자의 구리 금속 배선 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판상에 층간 절연막을 형성하고, 상기 층간 절연막에 콘택홀 및 트랜치를 형성한 후, 상기 콘택홀 및 트랜치를 포함한 층간 절연막의 표면에 확산 장벽층을 형성하는 단계; 상기 확산 장벽층이 증착된 상기 콘택홀 및 트랜치의 표면에 구리 시드층을 증착하는 단계; 상기 구리 시드층이 증착된 상기 콘택홀 및 트랜치를 구리로 충분히 매립하는 단계; 및 화학적 기계적 연마 처리하여 구리 금속 배선을 형성하는 단계를 포함하여 이루어지는 반도체 소자의 구리 금속 배선 형성 방법에 있어서, 상기 확산 장벽층은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN 중 어느 적어도 어느 하나로 형성되고, 상기 구리 시드층은 상기 확산 장벽층 형성후 인-시튜 방법으로 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 증착되고, 상기 구리 시드층이 증착된 상기 콘택홀 및 트랜치는 구리 도금법에 의해 매립되는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판상에 층간 절연막을 형성하고, 상기 층간 절연막에 콘택홀 및 트랜치를 형성한 후, 상기 콘택홀 및 트랜치를 포함한 층간 절연막의 표면에 확산 장벽층을 형성하는 단계; 인-시튜 방법으로 물리기상증착법으로 상기 확산 장벽층이 증착된 상기 콘택홀 및 트랜치 표면에 제 1 구리 시드층을 증착하는 단계; 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 상기 제 1 구리 시드층이 증착된 콘택홀 및 트랜치의 표면에 제 2 구리 시드층을 증착하는 단계; 전기도금법이나 무전해도금법으로 상기 제 1 및 제 2 구리 시드층이 적층된 상기 콘택홀 및 트랜치가 충분히 매립되도록 구리를 도금하는 단계; 및 화학적 기계적 연마 처리하여 구리 금속 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
상기에서, 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 증착되는 구리 시드층은 반응 챔버와 리퀴드 딜리버리 시스템으로 이루어진 구리 증착 장비를 사용한다. 리퀴드 딜리버리 시스템은 버블러, 다이렉트 리퀴드 인젝션, 컨트롤 에바퍼레이션 믹서, 오리피스 방식의 베이퍼라이저를 갖는 시스템 및 스프레이 방식의 베이퍼라이저를 갖는 시스템이 있다.
구리 시드층 증착 조건은 리퀴드 딜리버리 시스템에서 (hfac)Cu(DMB) 전구체를 기화시키기 위한 수단, 예를 들어, 버블러의 캐니스터, 다이렉트 리퀴드 인젝션의 베이퍼라이저, 컨트롤 에바퍼레이션 믹서의 베이퍼라이저의 컨트롤 밸브 및 오리피스 방식이나 스프레이 방식의 베이퍼라이저의 온도를 20 내지 120℃의 온도 범위로 유지킨다. 또한, 구리 시드층 증착 조건은 리퀴드 딜리버리 시스템으로부터 반응 챔버에 이르는 가스 라인 및 소오스 라인의 온도와, 반응 챔버의 내부 온도 및 상기 반응 챔버의 샤워 헤드 온도를 (hfac)Cu(DMB) 전구체를 기화시키기 위한 온도와 같게 유지시킨다.
그 이외에, 구리 시드층 증착 조건은 반응 챔버의 서셉터 플레이트 온도를 120 내지 280℃의 온도 범위로 하고, 반응 챔버의 내부 압력을 0.1 내지 5torr의 압력 범위로 하고, 반응 챔버의 샤워 헤드와 상기 반응 챔버의 서셉터 플레이트 사이의 간격을 1 내지 50mm의 범위로 하고, (hfac)Cu(DMB) 전구체의 유량 비를 0.1 내지 1.0sccm의 범위로 한다.
도 1은 본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위한 구리 증착 공정의 흐름도.
도 2는 본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위한 반응 챔버가 구비된 버블러의 개략적인 구성도.
도 3은 본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위한 반응 챔버가 구비된 DLI의 개략적인 구성도.
도 4는 본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위한 반응 챔버가 구비된 CEM의 개략적인 구성도.
<도면의 주요 부분에 대한 부호의 설명>
10: 버블러 11: 캐리어 가스 유입 라인
12: 캐니스터 13: 금속 액체 원료
14: 기화 가스 유입/유출 라인 230: 다이렉터 리퀴드 인젝션(DLI)
19: 앰풀 20: 마이크로펌프
21: 제 1 밸브 22: 제 1 스텝핑 모터
23: 제 1 피스톤 24: 제 1 실린더
25: 제 2 밸브 26: 제 2 스텝핑 모터
27: 제 2 피스톤 28: 제 2 실린더
29: 제 3 밸브 30: 베이퍼라이저
31: 딜리버리 밸브 32: 메탈 디스크
33: 히팅 존 34: 액체 원료 유입 라인
35: 캐리어 가스 유입 라인 36: 기화 가스 유입/유출 라인
567: 컨트롤 에바퍼레이션 믹서(CEM) 49: 액체 유량 제어기
50: 베이퍼라이저 60: 컨트롤 밸브
62: 믹서 63: 액츄에이터
64: 액체 유입 라인 65: 캐리어 가스 유입 라인
66: 액체 벤트 라인 70: 히트 익스체인저
71: 스파이어럴 튜브 72: 기화 가스 유입/유출 라인
890: 반응 챔버 80: 샤워 헤드
90: 서셉터 플레이트 111: 웨이퍼
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위한 구리 증착 공정의 흐름도이다.
본 발명의 구리 증착을 위한 공정 단계는, 먼저 시작 단계로부터 구리 증착 장비를 초기화하는 단계(100)를 수행하고, 초기화 단계(100)가 완료되면 구리를 증착할 웨이퍼를 반응 챔버에 적재(loading)하는 단계(200)를 수행하고, 웨이퍼 적재 단계(200)가 완료되면 구리 증착 장비의 증착 공정 조건을 설정하는 단계(300)를 수행하고, 공정 조건 설정 단계(300)가 완료되면 (hfac)Cu(DMB) 전구체를 이용한 유기금속 화학기상증착 공정으로 웨이퍼에 구리를 증착하는 단계(400)를 수행하여구리 증착 공정을 완료한다.
상기 공정 단계중 구리 증착 장비의 증착 공정 조건을 설정하는 단계(300)는 본 발명의 목적을 달성하기 위한 중요한 단계이다. 즉, 증착 공정 조건을 최적으로 설정하여야만 (hfac)Cu(DMB) 화합물을 이용한 유기금속 화학기상증착 공정기술을 확립할 수 있기 때문이다.
구리 증착 장비의 증착 공정 조건을 최적으로 설정하기 위해서는 구리 전구체인 (hfac)Cu(DMB) 화합물의 특성과 함께 구리 증착 장비의 특성을 파악하여야 한다.
먼저, 구리 전구체인 (hfac)Cu(DMB) 화합물의 특성은 다음과 같다.
(hfac)Cu(DMB)는 (hfac)Cu(TMVS)와 구조적으로 비교할 때, 중성 리간드의 중앙에 Si대신 (hfac)Cu(DMB)의 구조에서는 C로 치환되어 있는 차이만 있을 뿐, 다른 구조적인 차이점은 없다. (hfac)Cu(TMVS)와 (hfac)Cu(DMB)의 TGA/DSC 결과를 보면, (hfac)Cu(TMVS)의 경우는 63℃의 온도에서 분해되는 반면, (hfac)Cu(DMB)의 경우는 약 90℃의 온도에서 분해되므로 열적 안정성이 (hfac)Cu(DMB)의 경우가 훨씬 뛰어남을 알 수 있다. 전구체 특성을 좌우하는 열적 안정성과 더불어 중요한 특성 중의 하나는 증기압(vapor pressure)이다. 증기압 측정 결과를 보면 (hfac)Cu(DMB)가 (hfac)Cu(TMVS) 전구체보다 거의 1 오더(order)정도 높은 증기압을 가지고 있음을 알 수 있다. 즉, (hfac)Cu(TMVS)의 증기압은 55℃의 온도에서 0.67torr인 반면, (hfac)Cu(DMB)의 증기압은 43.5℃의 온도에서 2.01torr, 54℃의 온도에서 3.10torr, 66℃의 온도에서 5.26torr, 78℃의 온도에서 8.75torr, 88℃의 온도에서 12.93torr의 매우 높은 증기압을 나타낸다. 또한, 96℃의 온도 부근에서 분해 침전물이 발생한다고 보고되었기 때문에 분해 온도도 (hfac)Cu(TMVS)보다 높음을 알 수 있으며, 이 결과를 토대로 생각하면 (hfac)Cu(DMB)의 분해온도가 (hfac)Cu(TMVS)보다 훨씬 높아서 더욱 높은 기화(vaporizer)온도를 이용할 수 있는 잠재력이 있고, 이를 토대로 매우 높은 증기압을 가지고 있기 때문에 1000Å/min 이상의 높은 증착속도를 용이하게 얻을 수 있다.
이러한 (hfac)Cu(DMB) 화합물을 이용하여 유기금속 화학기상증착 공정을 수행하기 위한 구리 증착 장비의 특성은 다음과 같다.
유기금속 화학기상증착 공정에 사용되는 구리 증착 장비는 일반적으로 LDS와 반응 챔버로 이루어진다. 구리 전구체를 운송하기 위해 현재 적용되고 있는 대표적인 LDS는 버블러, DLI, CEM이 있으며, 그 이외에도 오리피스(orifice) 방식이나 스프레이(spray) 방식의 베이퍼라이저(vaporizer)를 갖는 LDS 등 다양한 LDS가 있다.
도 2는 본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위한 반응 챔버가 구비된 버블러의 개략적인 구성도 이다.
버블러(10)는 캐리어 가스 유입 라인(carrier gas inflow line; 11), 캐니스터(canister; 12), 기화 가스 유입/유출 라인(evaporation gas inflow/outflow line; 14)으로 구성된다. 버블러(10)를 이용한 유기금속 화학기상증착 공정은 캐리어 가스 유입 라인(11)을 통해 캐리어 가스가 캐니스터(12) 내로 유입되고, 유입된 캐리어 가스는 캐니스터(12) 내에 담겨있던 금속 액체 원료(13)와 일정비율로 혼합되어 기화 가스 유입/유출 라인(14)을 통해 반응 챔버(890)으로 유입된다.
반응 챔버(890)는 버블러(10)로부터 공급되는 기화된 원료를 분사하는 샤워 헤드(shower head; 80)와 웨이퍼(111)를 적재하는 서셉터 플레이트(susceptor plate; 90)로 구성된다.
상기한 버블러(10)에서, 캐리어 가스와 금속 액체 원료와의 비율은 캐리어 가스의 유량, 버블러의 온도, 버블러 내의 압력에 의해서 정해진다. 이러한 버블러는 구리 액체 원료와 같은 증기압이 매우 낮은 액체 원료에는 사용이 부적합하며, 특히 버블러의 온도를 일정하게 유지해야 하기 때문에 구리 액체 원료가 분해되면서 입자(particle)가 생성되어 반도체 증착 필름에 악영향을 미칠 뿐만 아니라 재현성이 나쁘며, 또한 매우 낮은 증착속도 등의 문제가 있다.
도 3은 본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위한 반응 챔버가 구비된 DLI의 개략적인 구성도 이다.
DLI(230)는 마이크로펌프(micropump; 20)와 베이퍼라이저(30)로 구성되며, 메탈 디스크(metal disk; 32)에서 액체 원료가 기화되는 구조를 갖는다. 앰풀(ampule; 19)의 액체 원료는 약 20psi의 압력으로 가압되어 제 1 밸브(first valve; 21)를 통해 마이크로펌프(20)에 전달되는데, 이때 제 1 스텝핑 모터(first stepping motor; 22)에 의해 제 1 피스톤(first piston; 23)이 상승하면서 액체 원료가 제 1 실린더(first cylinder; 24)에 채워진다. 제 1 밸브(21)는 잠기고, 제 2 밸브(25)는 열리며, 제 1 피스톤(23)의 하강과 제 2 스텝핑 모터(26)에 의한 제 2 피스톤(27)의 상승이 동시에 이루어지면서 제 1 실린더(24)에 채워진 액체 원료가 제 2 밸브(25)를 통해 제 2 실린더(28)로 들어가 제 2 실린더(28)에 채워진다. 제2 밸브(25)는 잠기고, 제 3 밸브(29)는 열리며, 제 2 피스톤(27)의 하강으로 제 3 밸브(29)를 통해 베이퍼라이저(30)로 액체 원료가 이송된다. 이때, 제 1 밸브(21)는 열리고, 제 1 피스톤(23)은 상승하면서 제 1 실린더(24)에 다시 액체 원료가 채워진다. 이러한 동작이 반복되므로써 액체 원료는 마이크로펌프(20)를 통해 베이퍼라이저(30)에 공급된다. 유량 제어는 제 1 및 제 2 스텝핑 모터(22 및 26)의 사이클(cycle) 수에 의해 결정된다. 이와 같이 마이크로펌프(20)로부터 공급되는 액체 원료는 액체 원료 유입 라인(liquid inflow line; 34)에 구비된 딜리버리 밸브(delivery valve; 31)를 통해 99장의 메탈 디스크(32)로 유입되고, 히팅 존(heating zone; 33)에 의해 기화된다. 기화된 가스는 캐리어 가스 유입 라인(carrier gas inflow line; 35)을 통해 유입되는 캐리어 가스와 함께 기화 가스 유입/유출 라인(evaporation gas inflow/outflow line; 36)을 통해 반응 챔버(890)로 유입된다.
반응 챔버(890)는 DLI(230)으로부터 공급되는 기화된 원료를 분사하는 샤워 헤드(shower head; 80)와 웨이퍼(10)를 적재하는 서셉터 플레이트(susceptor plate; 90)로 구성된다.
상기한 DLI(230)은 베이퍼라이저(30)에 99장이 겹쳐져 있는 메탈 디스크(32) 사이로 액체 원료가 유입되어 기화되므로써, 열 교환 면적이 매우 넓어 열 교환 효율이 우수하고, 유입되는 액체 원료가 유량에 따라서 수십 내지 수백 psi로 전달되며, 반면 베이퍼라이저(30) 내부의 압력은 수 torr 정도의 매우 낮은 압력을 유지하기 때문에 압력차에 따른 부피 팽창 효과를 얻을 수 있어 기화 효율을 극대화시킬 수 있도록 구성된다. 이와 같은 장점을 갖고 있으나, 메탈 디스크(32)의 구동은 유입되는 액체 원료에 의존하며, 마이크로펌프(20)가 압력을 형성할 수 있는 구조로 되어 있어 액체 원료의 압력을 일정하게 유지시키는 것이 매우 어렵고, 액체 원료의 압력이 평형 상태에 도달하는데 매우 장시간(수십분)이 소요되는 단점이 있다. 또한, 초기 상태에서 액체 원료가 흡입(suction)될 경우 메탈 디스크(32)에 다량의 액체 원료가 유입되어 기화되지 못하고 잔류하므로써, 베이퍼라이저(30)가 클로깅(clogging)되는 문제가 있다.
도 4는 본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위한 반응 챔버가 구비된 CEM의 개략적인 구성도 이다.
CEM(567)은 액체 유량 제어기(Liquid Mass Flow Controller; 49, 이하 LMFC라 칭함)와 베이퍼라이저(50)로 구성되며, 히트 익스체인저(heat exchanger; 70)에서 액체 원료가 기화되는 구조를 갖는다. 베이퍼라이저(50)는 컨트롤 밸브(control valve; 60)와 히트 익스체인저(70)로 이루어진다. 컨트롤 밸브(60)는 오리피스(61), 믹서(mixer; 62) 및 액츄에이터(actuator; 63)로 이루어지며, 액체 원료를 공급하는 액체 유입 라인(64), 캐리어 가스를 공급하는 캐리어 가스 유입 라인(65) 및 액체 벤트 라인(liquid vent line; 66)이 구비된다. 히트 익스체인저(70)에는 스파이어럴 튜브(spiral tube; 71)가 구비된다.
캐리어 가스가 믹서(62)를 통과할 때 심한 와류를 형성하여 오리피스(61)를 통과한 액체 원료를 안개(mist) 형태로 히터 익스체인저(70)로 전달하게 된다. 믹서(62)에서 캐리어 가스와 혼합된 액체 원료는 스파이어럴 튜브(71)를 통과하면서기화된다. 기화된 가스는 기화 가스 유입/유출 라인(72)을 통해 반응 챔버(890)로 유입된다.
반응 챔버(890)는 CEM(567)으로부터 공급되는 기화된 원료를 분사하는 샤워 헤드(80)와 웨이퍼(10)를 적재하는 서셉터 플레이트(90)로 구성된다.
CEM(567)의 베이퍼라이저(50)는 오리피스(61)가 직접 가열되지 않기 때문에 오리피스(61)가 클로깅(clogging)될 가능성은 비교적 적으나, 컨덕턴스 (conductance)가 매우 낮고, 긴 스파이어럴 튜브(71)에서 기화가 일어나기 때문에 액체 원료의 응축과 분해에 의해 파티클(particle)이 형성되는 문제점을 안고 있다.
구리 전구체로 (hfac)Cu(DMB) 화합물을 이용하고, 도 2에 도시된 반응 챔버(890)가 구비된 버블러(10)를 사용하여 유기금속 화학기상증착법으로 구리를 증착할 경우, 구리 증착 공정의 재현성을 실현시키기 위한 구리 증착 공정 조건은 다음과 같다.
구리 전구체인 (hfac)Cu(DMB) 화합물을 기화시키기 위해 캐니스터(12)의 온도는 20 내지 120℃의 온도 범위로 유지시킨다. 캐리어 가스 유입 라인(11)을 통해 캐니스터(12)로 유입되는 캐리어 가스는 헬륨(He), 수소(H2), 아르곤(Ar) 등이 가능하며, 그 유량은 10 내지 700sccm 범위로 한다. 캐니스터(12)에서 기화된 (hfac)Cu(DMB) 화합물의 분해 및 응축을 방지하면서 컨덕턴스(conductance)를 좋게하기 위해 캐니스터(12)로부터 반응 챔버(890)에 이르는 모든 가스 라인 및 소오스 라인의 온도는 캐니스터(12)의 온도와 같게 유지시킨다. 반응 챔버(890)로 유입되는 기화된 (hfac)Cu(DMB) 화합물을 분해하여 순수 구리만 웨이퍼(111)에 증착되게 하면서 불순물(impurity)을 완전히 제거(evacuate)할 수 있도록, 반응 챔버(890)의 내부 온도 및 샤워 헤드(80)의 온도는 캐니스터(12)의 온도와 같게 유지시킨다. 웨이퍼(111)가 적재된 서셉터 플레이트(90)의 온도를 120 내지 280℃의 온도 범위로 한다. 반응 챔버(890)의 내부 압력을 0.1 내지 5torr의 압력 범위로 유지시킨다. 샤워 헤드(80)와 서셉터 플레이트(90) 사이의 간격은 1 내지 50mm로 한다. 구리 전구체로 사용하는 (hfac)Cu(DMB) 화합물은 첨가제 없이 사용할 수 있으며, 첨가제를 사용할 경우, 첨가제로 DMB를 0.1 내지 30% 첨가하거나, Hhfac를 0.1 내지 20% 첨가하거나, DMB와 Hhfac를 조합하여 첨가할 수 있다.
구리 전구체로 (hfac)Cu(DMB) 화합물을 이용하고, 도 3에 도시된 반응 챔버(890)가 구비된 DLI(230)를 사용하여 유기금속 화학기상증착법으로 구리를 증착할 경우, 구리 증착 공정의 재현성을 실현시키기 위한 구리 증착 공정 조건은 다음과 같다.
구리 전구체인 (hfac)Cu(DMB) 화합물을 기화시키기 위한 베이퍼라이저(30)의 온도는 20 내지 120℃의 온도 범위로 한다. 베이퍼라이저(30)로 유입되는 캐리어 가스의 온도는 베이퍼라이저(30)의 온도보다 약 20℃정도 높게 설정하여 40 내지 140℃의 온도 범위로 제어시켜 화합물의 완전 기화에 도움을 주도록 한다. 이때 사용 가능한 캐리어 가스는 헬륨(He), 수소(H2), 아르곤(Ar) 등이 가능하며, 그 유량은 10 내지 700sccm 범위로 한다. 베이퍼라이저(30)에서 기화된 (hfac)Cu(DMB) 화합물의 분해 및 응축을 방지하면서 컨덕턴스(conductance)를 좋게하기 위해 베이퍼라이저(30)로부터 반응 챔버(890)에 이르는 모든 가스 라인 및 소오스 라인의 온도는 베이퍼라이저(30)의 온도와 같게 유지시킨다. 반응 챔버(890)로 유입되는 기화된 (hfac)Cu(DMB) 화합물을 분해하여 순수 구리만 웨이퍼(111)에 증착되게 하면서 불순물(impurity)을 완전히 제거(evacuate)할 수 있도록, 반응 챔버(890)의 내부 온도 및 샤워 헤드(80)의 온도는 베이퍼라이저(30)의 온도와 같게 유지시킨다. 웨이퍼(111)가 적재된 서셉터 플레이트(90)의 온도를 120 내지 280℃의 온도 범위로 한다. 반응 챔버(890)의 내부 압력을 0.1 내지 5torr의 압력 범위로 유지시킨다. 샤워 헤드(80)와 서셉터 플레이트(90) 사이의 간격은 1 내지 50mm로 한다. 구리 전구체인 (hfac)Cu(DMB) 화합물의 유량 비(flow rate)를 0.1 내지 1.0sccm의 범위로 한다. 상기한 공정에서 구리 전구체인 (hfac)Cu(DMB) 화합물은 첨가제 없이 사용할 수 있으며, 첨가제를 첨가할 경우, 첨가제로 DMB를 0.1 내지 30% 첨가하거나, Hhfac를 0.1 내지 20% 첨가하거나, DMB와 Hhfac를 조합하여 첨가할 수 있다.
구리 전구체로 (hfac)Cu(DMB) 화합물을 이용하고, 도 4에 도시된 반응 챔버(890)가 구비된 CEM(567)을 사용하여 유기금속 화학기상증착법으로 구리를 증착할 경우, 구리 증착 공정의 재현성을 실현시키기 위한 구리 증착 공정 조건은 다음과 같다.
구리 전구체인 (hfac)Cu(DMB) 화합물을 기화시키기 위한 베이퍼라이저(50)에서 캐리어 가스가 믹서(62)를 통과할 때 심한 와류를 형성하여 오리피스(61)를 통과한 (hfac)Cu(DMB) 화합물을 안개(mist) 형태로 히터 익스체인저(70)로 전달하기 때문에, 컨트롤 밸브(60)의 온도를 상온으로 유지시키면서 히터 익스체인저(70)의 온도를 20 내지 120℃의 온도 범위로 한다. 베이퍼라이저(50)의 컨트롤 밸브(60)로 유입되는 캐리어 가스의 온도는 베이퍼라이저(50)의 히터 익스체인저(70)의 온도보다 낮거나 높게 제어한다. 이때 사용 가능한 캐리어 가스는 헬륨(He), 수소(H2), 아르곤(Ar) 등이 가능하며, 그 유량은 10 내지 700sccm 범위로 한다. 베이퍼라이저(50)의 히터 익스체인저(70)에서 기화된 (hfac)Cu(DMB) 화합물의 분해 및 응축을 방지하면서 컨덕턴스(conductance)를 좋게하기 위해 베이퍼라이저(50)로부터 반응 챔버(890)에 이르는 모든 가스 라인 및 소오스 라인의 온도를 베이퍼라이저(50)의 히터 익스체인저(70)의 온도와 같거나 5 내지 20℃ 정도 높게 유지하도록 한다. 반응 챔버(890)로 유입되는 기화된 (hfac)Cu(DMB) 화합물을 분해하여 순수 구리만 웨이퍼(10)에 증착되게 하면서 불순물을 완전히 제거(evacuate)할 수 있도록, 반응 챔버(890)의 내부 온도 및 샤워 헤드(80)의 온도는 베이퍼라이저(50)의 히터 익스체인저(70)의 온도와 같게 유지시킨다. 웨이퍼(10)가 적재된 서셉터 플레이트(90)의 온도를 120 내지 280℃의 온도 범위로 한다. 반응 챔버(890)의 내부 압력을 0.1 내지 5torr의 압력 범위로 유지시킨다. 샤워 헤드(80)와 서셉터 플레이트(90) 사이의 간격은 1 내지 50mm로 한다. 구리 전구체인 (hfac)Cu(DMB) 화합물의 유량 비(flow rate)는 0.1 내지 1.0sccm의 범위로 한다. 상기한 공정에서 구리 전구체인 (hfac)Cu(DMB) 화합물은 첨가제 없이 사용할 수 있으며, 첨가제를 첨가할 경우, 첨가제로 DMB를 0.1 내지 30% 첨가하거나, Hhfac를 0.1 내지 20% 첨가하거나, DMB와 Hhfac를 조합하여 첨가할 수 있다.
구리 전구체로 (hfac)Cu(DMB) 화합물을 이용하고, 도면으로 도시하지는 않았지만, 반응 챔버가 구비된 오리피스 방식이나 스프레이 방식의 베이퍼라이저를 갖는 리퀴드 딜리버리 시스템을 사용하여 유기금속 화학기상증착법으로 구리를 증착할 수 있으며, 이 경우에 구리 증착 공정의 재현성을 실현시키기 위한 구리 증착 공정 조건은 다음과 같다.
구리 전구체인 (hfac)Cu(DMB) 화합물을 기화시키기 위한 베이퍼라이저의 온도는 20 내지 120℃의 온도 범위로 한다. 베이퍼라이저로 유입되는 캐리어 가스의 온도는 베이퍼라이저의 온도보다 약 20℃정도 높게 설정하여 40 내지 140℃의 온도 범위로 제어시켜 화합물의 완전 기화에 도움을 주도록 한다. 이때 사용 가능한 캐리어 가스는 헬륨(He), 수소(H2), 아르곤(Ar) 등이 가능하며, 그 유량은 10 내지 700sccm 범위로 한다. 베이퍼라이저에서 기화된 (hfac)Cu(DMB) 화합물의 분해 및 응축을 방지하면서 컨덕턴스(conductance)를 좋게하기 위해 베이퍼라이저로부터 반응 챔버에 이르는 모든 가스 라인 및 소오스 라인의 온도는 베이퍼라이저의 온도와 같게 유지시킨다. 반응 챔버로 유입되는 기화된 (hfac)Cu(DMB) 화합물을 분해하여 순수 구리만 웨이퍼에 증착되게 하면서 불순물을 완전히 제거할 수 있도록, 반응챔버의 내부 온도 및 샤워 헤드의 온도는 베이퍼라이저의 온도와 같게 유지시킨다. 웨이퍼가 적재된 서셉터 플레이트의 온도를 120 내지 280℃의 온도 범위로 한다. 반응 챔버의 내부 압력을 0.1 내지 5torr의 압력 범위로 유지시킨다. 샤워 헤드와 서셉터 플레이트 사이의 간격은 1 내지 50mm로 한다. 구리 전구체인 (hfac)Cu(DMB) 화합물의 유량 비(flow rate)를 0.1 내지 1.0sccm의 범위로 한다. 상기한 공정에서 구리 전구체인 (hfac)Cu(DMB) 화합물은 첨가제 없이 사용할 수 있으며, 첨가제를 첨가할 경우, 첨가제로 DMB를 0.1 내지 30% 첨가하거나, Hhfac를 0.1 내지 20% 첨가하거나, DMB와 Hhfac를 조합하여 첨가할 수 있다.
상기한 구리 증착 조건을 토대로 반도체 소자의 구리 금속 배선을 형성하는 방법을 여러 가지 측면에서 설명하기로 한다.
첫째, 인-시튜(in-situ) 방법으로 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 구리 시드층(Cu seed layer)용 구리를 증착하고, 전기도금(Electroplating)법으로 구리 배선용 구리를 증착하는 경우, 본 발명의 반도체 소자의 구리 금속 배선 형성 방법은 다음과 같다.
반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판상에 층간 절연막을 형성하고, 마스크를 이용하여 층간 절연막에 콘택홀 및 트랜치를 형성한 후 클리닝을 실시한다. 콘택홀 및 트랜치를 포함한 층간 절연막의 표면에 확산 장벽층을 형성한 후, 인-시튜(in-situ) 방법으로 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 콘택홀 및 트랜치의 표면에 구리 시드층(Cu seedlayer)을 증착한다. 전기도금(Electroplating)법으로 구리 시드층이 증착된 콘택홀 및 트랜치가 충분히 매립되도록 구리를 도금한다. 구리 도금이 완료되면 수소환원 열처리를 실시한 후, CMP 처리하여 구리 금속 배선을 형성한다.
상기에서, 층간 절연막은 2.7이하의 낮은 유전 상수를 갖는 절연막으로 형성한다. 콘택홀 및 트랜치는 듀얼 다마신(dual damascene) 방식으로 형성한다. 클리닝 공정은 하지층이 텅스텐(W)이나 알루미늄(Al)과 같은 금속일 경우 고주파 플라즈마(RF plasma)를 이용하고, 하지층이 구리(Cu)일 경우 리액티브 클리닝(reactive cleaning) 방식을 적용한다. 확산 장벽층은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN 중 어느 적어도 어느 하나로 형성한다.
구리 시드층은 반응 챔버와 LDS로 이루어진 구리 증착 장비에서 형성한다. LDS는 버블러, DLI, CEM이 있으며, 그 이외에도 오리피스(orifice) 방식이나 스프레이(spray) 방식의 베이퍼라이저(vaporizer)를 갖는 LDS 등 다양한 LDS가 사용된다. 구리 시드층을 증착하기 위한 각 구리 증착 장비의 조건은 전술한 바와 같으므로 상세한 설명은 생략하기로 한다.
구리 전구체로 사용하는 (hfac)Cu(DMB) 화합물은 첨가제 없이 사용할 수 있으며, 첨가제를 사용할 경우, 첨가제로 DMB를 0.1 내지 30% 첨가하거나, Hhfac를 0.1 내지 20% 첨가하거나, DMB와 Hhfac를 조합하여 첨가할 수 있다. 수소환원 열처리 공정은 수소환원 분위기에서 상온 내지 350℃의 온도 범위에서 30분 내지 3시간 열처리하여 그레인 형태(grain morphology)를 바꾸고, 이때 수소환원 분위기는 수소(H2)만을 적용하거나, H2+Ar(1-95%), H2+N2(1-95%) 등과 같은 수소혼합기체를 사용한다. CMP 처리 후에 포스트-클리닝(post-cleaning)을 실시할 수도 있다. 클리닝 공정과 확산 장벽 형성 공정은 시간 지연 없이(no time delay) 인-시튜(in-situ)로 진행할 수 있으며, 또한 구리 도금 공정 및 수소환원 열처리 공정 역시 시간 지연 없이 인-시튜로 진행할 수 있다.
구리 시드층을 형성한 후, 증착 장비로 부터 웨이퍼를 전기 도금 챔버로 이송시켜 킨 후에 구리 전기 도금을 한다. 구리 전기 도금은 구리 시드층에 형성된 산화막 제거 단계와 구리 전기 도금 단계의 2단계로 나누어 실시하거나, 프리-웨팅(pre-wetting)을 포함하는 표면 클리닝 단계와 구리 전기도금 시드층 형성 단계와 구리 전기 도금 단계의 3단계로 나누어 실시한다. 구리 도금 용액은 1 내지 100g/liter의 H2SO4, 1 내지 200g/liter의 CuSO4, 1 내지 500ppm의 HCl등과 1 내지 20ml/liter의 첨가제(additive)등이 포함되며, 전기 도금 온도는 0 내지 80℃로 한다. 프리-웨팅을 포함하는 표면 클리닝 단계는 전해액이 챔버로 유입되어 웨이퍼에 닿는 시점으로 부터 1초 내지 2분 동안 휴지 시간(dwell time)을 갖는 단계이다. 구리 전기 도금 공정에서 전류의 공급 방식은 DC 플레이팅(DC plating)법, 2-스텝 DC 플레이팅(2-step DC plating)법, 멀티-스텝 DC 플레이팅(multi-step DC plating)법, 유니폴라 펄스 플레이팅(unipolar pulse plating)법, 바이폴라 리버스 플레이팅(bipolar reverse plating)법, AC를 이용하는 방법 등이 가능하다.
예를 들어, 멀티-스텝 DC 플레이팅법을 적용할 경우, 웨이퍼를 5 내지100rpm 으로 회전시킨 상태에서 0.1msec 내지 100sec 동안 1 내지 10A의 전류를 흘리다가 전류 공급을 중단하고, 다시 전류를 공급 하는 과정을 2 내지 10회 반복하여 구리를 도금한다. 펄스드 리버스 플레이팅법을 적용할 경우, 순방향 전류(forward current)를 1mA 내지 20A로 1msec 내지 200sec 동안 흘리고, 1msec 내지 30sec 동안 옵 타입(off time)을 가지고, 역방향 전류(reverse current)를 1 내지 10A로 1msec 내지 50s 동안 흘리고, 1msec 내지 30sec 동안 옵 타입(off time)을 가진다. 평균 웨이퍼 전류 밀도(wafer current density)는 1mA/cm2내지 50A/cm2을 유지하도록 한다. 구리 전기도금층을 형성한 후 순수(DI water)를 이용하여 웨이퍼의 회전 속도를 100 내지 2500rpm의 조건에서 스핀 및 린스 드라이(spin and rinse dry) 공정을 진행한다.
둘째, 인-시튜 방법으로 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 구리 시드층용 구리를 증착하고, 무전해도금 (Electroless-plating)법으로 구리 배선용 구리를 증착하는 경우, 본 발명의 반도체 소자의 구리 금속 배선 형성 방법은 다음과 같다.
반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판상에 층간 절연막을 형성하고, 마스크를 이용하여 층간 절연막에 콘택홀 및 트랜치를 형성한 후, 클리닝을 실시한다. 콘택홀 및 트랜치를 포함한 층간 절연막의 표면에 확산 장벽층을 형성한 후, 인-시튜 방법으로 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 콘택홀 및 트랜치의 표면에 구리 시드층(Cu seed layer)을 증착한다. 무전해도금법으로 구리 시드층이 증착된 콘택홀 및 트랜치가 충분히 매립되도록 구리를 도금한다. 구리 도금이 완료되면 수소환원 열처리를 실시한 후, CMP 처리하여 구리 금속 배선을 형성한다.
상기에서, 층간 절연막은 2.7이하의 낮은 유전 상수를 갖는 절연막으로 형성한다. 콘택홀 및 트랜치는 듀얼 다마신(dual damascene) 방식으로 형성한다. 클리닝 공정은 하지층이 텅스텐(W)이나 알루미늄(Al)과 같은 금속일 경우 고주파 플라즈마(RF plasma)를 이용하고, 하지층이 구리(Cu)일 경우 리액티브 클리닝(reactive cleaning) 방식을 적용한다. 확산 장벽층은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN 중 어느 적어도 어느 하나로 형성한다.
구리 시드층은 반응 챔버와 LDS로 이루어진 구리 증착 장비에서 형성한다. LDS는 버블러, DLI, CEM이 있으며, 그 이외에도 오리피스(orifice) 방식이나 스프레이(spray) 방식의 베이퍼라이저(vaporizer)를 갖는 LDS 등 다양한 LDS가 사용된다. 구리 시드층을 증착하기 위한 각 구리 증착 장비의 조건은 전술한 바와 같으므로 상세한 설명은 생략하기로 한다.
구리 전구체로 사용하는 (hfac)Cu(DMB) 화합물은 첨가제 없이 사용할 수 있으며, 첨가제를 사용할 경우, 첨가제로 DMB를 0.1 내지 30% 첨가하거나, Hhfac를 0.1 내지 20% 첨가하거나, DMB와 Hhfac를 조합하여 첨가할 수 있다. 수소환원 열처리 공정은 수소환원 분위기에서 상온 내지 350℃의 온도 범위에서 30분 내지 3시간 열처리하여 그레인 형태(grain morphology)를 바꾸고, 이때 수소환원 분위기는 수소(H2)만을 적용하거나, H2+Ar(1-95%), H2+N2(1-95%) 등과 같은 수소혼합기체를 사용한다. CMP 처리 후에 포스트-클리닝(post-cleaning)을 실시할 수도 있다. 클리닝 공정과 확산 장벽 형성 공정은 시간 지연 없이(no time delay) 인-시튜(in-situ)로 진행할 수 있으며, 또한 구리 도금 공정 및 수소환원 열처리 공정 역시 시간 지연 없이 인-시튜로 진행할 수 있다.
구리 시드층 형성후, 무전해도금법으로 구리를 매립하는 방법에 있어서, 구리 무전해도금은 구리 시드층에 형성된 산화막을 제거하는 단계와 구리 도금하는 단계의 2단계로 나누어 실시한다.
셋째, 인-시튜 방법으로 물리기상증착(PVD)법으로 제 1 구리 시드층용 구리를 증착한 후, 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 제 2 구리 시드층용 구리를 증착하고, 전기도금법으로 구리 박막용 구리를 증착하는 경우, 본 발명의 반도체 소자의 구리 금속 배선 형성 방법은 다음과 같다.
반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판상에 층간 절연막을 형성하고, 마스크를 이용하여 층간 절연막에 콘택홀 및 트랜치를 형성한 후, 클리닝을 실시한다. 콘택홀 및 트랜치를 포함한 층간 절연막의 표면에 확산 장벽층을 형성한 후, 인-시튜 방법으로 물리기상증착법으로 콘택홀 및 트랜치 표면에 제 1 구리 시드층을 형성한다. 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 제 1 구리 시드층이 증착된 콘택홀 및 트랜치의 표면에 제 2 구리 시드층을 증착한다. 전기도금(Electroplating)법으로 제 1 및 제 2 구리 시드층이 적층된 콘택홀 및 트랜치가 충분히 매립되도록 구리를 도금한다. 구리 도금이 완료되면 수소환원 열처리를 실시한 후, CMP 처리하여 구리 금속 배선을 형성한다.
상기에서, 층간 절연막은 2.7이하의 낮은 유전 상수를 갖는 절연막으로 형성한다. 콘택홀 및 트랜치는 듀얼 다마신(dual damascene) 방식으로 형성한다. 클리닝 공정은 하지층이 텅스텐(W)이나 알루미늄(Al)과 같은 금속일 경우 고주파 플라즈마(RF plasma)를 이용하고, 하지층이 구리(Cu)일 경우 리액티브 클리닝(reactive cleaning) 방식을 적용한다. 확산 장벽층은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN 중 어느 적어도 어느 하나로 형성한다.
제 1 구리 시드층은 약 200Å 이내의 두께로 형성하며, 증착 온도는 30 내지 300℃의 온도 범위로 한다.
제 2 구리 시드층은 반응 챔버와 LDS로 이루어진 구리 증착 장비에서 형성한다. LDS는 버블러, DLI, CEM이 있으며, 그 이외에도 오리피스(orifice) 방식이나 스프레이(spray) 방식의 베이퍼라이저(vaporizer)를 갖는 LDS 등 다양한 LDS가 사용된다. 구리 시드층을 증착하기 위한 각 구리 증착 장비의 조건은 전술한 바와 같으므로 상세한 설명은 생략하기로 한다.
구리 전구체로 사용하는 (hfac)Cu(DMB) 화합물은 첨가제 없이 사용할 수 있으며, 첨가제를 사용할 경우, 첨가제로 DMB를 0.1 내지 30% 첨가하거나, Hhfac를 0.1 내지 20% 첨가하거나, DMB와 Hhfac를 조합하여 첨가할 수 있다. 수소환원 열처리 공정은 수소환원 분위기에서 상온 내지 350℃의 온도 범위에서 30분 내지 3시간열처리하여 그레인 형태(grain morphology)를 바꾸고, 이때 수소환원 분위기는 수소(H2)만을 적용하거나, H2+Ar(1-95%), H2+N2(1-95%) 등과 같은 수소혼합기체를 사용한다. CMP 처리 후에 포스트-클리닝(post-cleaning)을 실시할 수도 있다. 클리닝 공정과 확산 장벽 형성 공정은 시간 지연 없이(no time delay) 인-시튜(in-situ)로 진행할 수 있으며, 또한 구리 도금 공정 및 수소환원 열처리 공정 역시 시간 지연 없이 인-시튜로 진행할 수 있다.
제 2 구리 시드층을 형성한 후, 증착 장비로 부터 웨이퍼를 전기 도금 챔버로 이송시켜 킨 후에 구리 전기 도금을 한다. 구리 전기 도금은 구리 시드층에 형성된 산화막 제거 단계와 구리 전기 도금 단계의 2단계로 나누어 실시하거나, 프리-웨팅(pre-wetting)을 포함하는 표면 클리닝 단계와 구리 전기도금 시드층 형성 단계와 구리 전기 도금 단계의 3단계로 나누어 실시한다. 구리 도금 용액은 1 내지 100g/liter의 H2SO4, 1 내지 200g/liter의 CuSO4, 1 내지 500ppm의 HCl등과 1 내지 20ml/liter의 첨가제(additive)등이 포함되며, 전기 도금 온도는 0 내지 80℃로 한다. 프리-웨팅을 포함하는 표면 클리닝 단계는 전해액이 챔버로 유입되어 웨이퍼에 닿는 시점으로 부터 1초 내지 2분 동안 휴지 시간(dwell time)을 갖는 단계이다. 구리 전기 도금 공정에서 전류의 공급 방식은 DC 플레이팅(DC plating)법, 2-스텝 DC 플레이팅(2-step DC plating)법, 멀티-스텝 DC 플레이팅(multi-step DC plating)법, 유니폴라 펄스 플레이팅(unipolar pulse plating)법, 바이폴라 리버스 플레이팅(bipolar reverse plating)법, AC를 이용하는 방법 등이 가능하다.
예를 들어, 멀티-스텝 DC 플레이팅법을 적용할 경우, 웨이퍼를 5 내지 100rpm 으로 회전시킨 상태에서 0.1msec 내지 100sec 동안 1 내지 10A의 전류를 흘리다가 전류 공급을 중단하고, 다시 전류를 공급 하는 과정을 2 내지 10회 반복하여 구리를 도금한다. 펄스드 리버스 플레이팅법을 적용할 경우, 순방향 전류(forward current)를 1mA 내지 20A로 1msec 내지 200sec 동안 흘리고, 1msec 내지 30sec 동안 옵 타입(off time)을 가지고, 역방향 전류(reverse current)를 1 내지 10A로 1msec 내지 50s 동안 흘리고, 1msec 내지 30sec 동안 옵 타입(off time)을 가진다. 평균 웨이퍼 전류 밀도(wafer current density)는 1mA/cm2내지 50A/cm2을 유지하도록 한다. 구리 전기도금층을 형성한 후 순수(DI water)를 이용하여 웨이퍼의 회전 속도를 100 내지 2500rpm의 조건에서 스핀 및 린스 드라이(spin and rinse dry) 공정을 진행한다.
넷째, 인-시튜 방법으로 물리기상증착(PVD)법으로 제 1 구리 시드층용 구리를 증착한 후, 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 제 2 구리 시드층용 구리를 증착하고, 무전해도금법으로 구리 박막용 구리를 증착하는 경우, 본 발명의 반도체 소자의 구리 금속 배선 형성 방법은 다음과 같다.
반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판상에 층간 절연막을 형성하고, 마스크를 이용하여 층간 절연막에 콘택홀 및 트랜치를 형성한 후, 클리닝을 실시한다. 콘택홀 및 트랜치를 포함한 층간 절연막의 표면에 확산 장벽층을 형성한 후, 인-시튜 방법으로 물리기상증착법으로 콘택홀 및 트랜치 표면에제 1 구리 시드층을 형성한다. 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 제 1 구리 시드층이 증착된 콘택홀 및 트랜치의 표면에 제 2 구리 시드층을 증착한다. 무전해도금법으로 제 1 및 제 2 구리 시드층이 적층된 콘택홀 및 트랜치가 충분히 매립되도록 구리를 도금한다. 구리 도금이 완료되면 수소환원 열처리를 실시한 후, CMP 처리하여 구리 금속 배선을 형성한다.
상기에서, 층간 절연막은 2.7이하의 낮은 유전 상수를 갖는 절연막으로 형성한다. 콘택홀 및 트랜치는 듀얼 다마신(dual damascene) 방식으로 형성한다. 클리닝 공정은 하지층이 텅스텐(W)이나 알루미늄(Al)과 같은 금속일 경우 고주파 플라즈마(RF plasma)를 이용하고, 하지층이 구리(Cu)일 경우 리액티브 클리닝(reactive cleaning) 방식을 적용한다. 확산 장벽층은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN 중 어느 적어도 어느 하나로 형성한다.
제 1 구리 시드층은 약 200Å 이내의 두께로 형성하며, 증착 온도는 30 내지 300℃의 온도 범위로 한다.
제 2 구리 시드층은 반응 챔버와 LDS로 이루어진 구리 증착 장비에서 형성한다. LDS는 버블러, DLI, CEM이 있으며, 그 이외에도 오리피스(orifice) 방식이나 스프레이(spray) 방식의 베이퍼라이저(vaporizer)를 갖는 LDS 등 다양한 LDS가 사용된다. 구리 시드층을 증착하기 위한 각 구리 증착 장비의 조건은 전술한 바와 같으므로 상세한 설명은 생략하기로 한다.
구리 전구체로 사용하는 (hfac)Cu(DMB) 화합물은 첨가제 없이 사용할 수 있으며, 첨가제를 사용할 경우, 첨가제로 DMB를 0.1 내지 30% 첨가하거나, Hhfac를 0.1 내지 20% 첨가하거나, DMB와 Hhfac를 조합하여 첨가할 수 있다. 수소환원 열처리 공정은 수소환원 분위기에서 상온 내지 350℃의 온도 범위에서 30분 내지 3시간 열처리하여 그레인 형태(grain morphology)를 바꾸고, 이때 수소환원 분위기는 수소(H2)만을 적용하거나, H2+Ar(1-95%), H2+N2(1-95%) 등과 같은 수소혼합기체를 사용한다. CMP 처리 후에 포스트-클리닝(post-cleaning)을 실시할 수도 있다. 클리닝 공정과 확산 장벽 형성 공정은 시간 지연 없이(no time delay) 인-시튜(in-situ)로 진행할 수 있으며, 또한 구리 도금 공정 및 수소환원 열처리 공정 역시 시간 지연 없이 인-시튜로 진행할 수 있다.
제 2 구리 시드층 형성후, 무전해도금법으로 구리를 매립하는 방법에 있어서, 구리 무전해도금은 구리 시드층에 형성된 산화막을 제거하는 단계와 구리 도금하는 단계의 2단계로 나누어 실시한다.
상술한 바와 같이, 본 발명은 구리 증착 장비의 증착 공정 조건을 최적으로 설정하여 (hfac)Cu(DMB) 화합물을 구리 전구체로 이용한 유기금속 화학기상증착 공정기술을 확립하므로써, 구리 증착 공정의 재현성을 실현시킬 수 있을 뿐만 아니라, 우수한 막질의 구리 박막을 얻을 수 있다.
Claims (31)
- 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판상에 층간 절연막을 형성하고, 상기 층간 절연막에 콘택홀 및 트랜치를 형성한 후, 상기 콘택홀 및 트랜치를 포함한 층간 절연막의 표면에 확산 장벽층을 형성하는 단계;상기 확산 장벽층이 증착된 상기 콘택홀 및 트랜치의 표면에 구리 시드층을 증착하는 단계;상기 구리 시드층이 증착된 상기 콘택홀 및 트랜치를 구리로 충분히 매립하는 단계; 및화학적 기계적 연마 처리하여 구리 금속 배선을 형성하는 단계를 포함하여 이루어지는 반도체 소자의 구리 금속 배선 형성 방법에 있어서,상기 확산 장벽층은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN 중 어느 적어도 어느 하나로 형성되고, 상기 구리 시드층은 상기 확산 장벽층 형성후 인-시튜 방법으로 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 증착되고, 상기 구리 시드층이 증착된 상기 콘택홀 및 트랜치는 구리 도금법에 의해 매립되는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 콘택홀 및 트랜치는 듀얼 다마신 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 삭제
- 제 1 항에 있어서,상기 구리 시드층은 반응 챔버와 리퀴드 딜리버리 시스템으로 이루어진 구리 증착 장비에서 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 증착하며, 상기 리퀴드 딜리버리 시스템은 버블러, 다이렉트 리퀴드 인젝션, 컨트롤 에바퍼레이션 믹서, 오리피스 방식의 베이퍼라이저를 갖는 시스템 및 스프레이 방식의 베이퍼라이저를 갖는 시스템중 어느 하나인 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 4 항에 있어서,상기 버블러를 이용한 상기 구리 시드층 증착 조건은 상기 (hfac)Cu(DMB) 전구체를 기화시키기 위해 상기 버블러의 캐니스터의 온도를 20 내지 120℃의 온도 범위로 하고, 상기 버블러의 캐니스터로 유입되는 캐리어 가스로 헬륨(He), 수소(H2) 및 아르곤(Ar) 가스중 적어도 어느 하나를 사용하되, 그 유량은 10 내지700sccm 범위로 하고, 상기 버블러의 캐니스터로부터 상기 반응 챔버에 이르는 가스 라인 및 소오스 라인의 온도는 상기 버블러의 캐니스터의 온도와 같게 유지시키는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 4 항에 있어서,상기 다이렉트 리퀴드 인젝션을 이용한 상기 구리 시드층 증착 조건은 상기 (hfac)Cu(DMB) 전구체를 기화시키기 위해 상기 다이렉트 리퀴드 인젝션의 베이퍼라이저의 온도를 20 내지 120℃의 온도 범위로 하고, 상기 베이퍼라이저로 유입되는 캐리어 가스의 온도를 상기 베이퍼라이저의 온도보다 약 20℃정도 높게 설정하고, 상기 캐리어 가스로 헬륨(He), 수소(H2) 및 아르곤(Ar) 가스중 적어도 어느 하나를 사용하되, 그 유량은 10 내지 700sccm 범위로 하고, 상기 베이퍼라이저로부터 상기 반응 챔버에 이르는 가스 라인 및 소오스 라인의 온도를 상기 베이퍼라이저의 온도와 같게 유지시키는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 4 항에 있어서,상기 컨트롤 에바퍼레이션 믹서를 이용한 상기 구리 시드층 증착 조건은 상기 (hfac)Cu(DMB) 전구체를 기화시키기 위해 상기 컨트롤 에바퍼레이션 믹서의 베이퍼라이저의 컨트롤 밸브의 온도를 상온으로 유지하고, 상기 베이퍼라이저의 히터 익스체인저의 온도를 20 내지 120℃의 온도 범위로 하고, 상기 컨트롤 밸브로 유입되는 캐리어 가스의 온도를 상기 히터 익스체인저의 온도보다 낮거나 높게 제어하고, 상기 캐리어 가스로 헬륨(He), 수소(H2) 및 아르곤(Ar) 가스중 적어도 어느 하나를 사용하되, 그 유량은 10 내지 700sccm 범위로 하고, 상기 베이퍼라이저로부터 상기 반응 챔버에 이르는 가스 라인 및 소오스 라인의 온도를 상기 히터 익스체인저의 온도와 같거나 5 내지 20℃ 정도 높게 유지시키는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 4 항에 있어서,상기 오리피스 방식이나 스프레이 방식의 베이퍼라이저를 갖는 리퀴드 딜리버리 시스템을 이용한 상기 구리 시드층 증착 조건은 상기 (hfac)Cu(DMB) 전구체를 기화시키기 위해 상기 베이퍼라이저의 온도를 20 내지 120℃의 온도 범위로 하고, 상기 베이퍼라이저로 유입되는 캐리어 가스의 온도를 상기 베이퍼라이저의 온도보다 약 20℃정도 높게 설정하고, 상기 캐리어 가스로 헬륨(He), 수소(H2) 및 아르곤(Ar) 가스중 적어도 어느 하나를 사용하되, 그 유량은 10 내지 700sccm 범위로 하고, 상기 베이퍼라이저로부터 상기 반응 챔버에 이르는 가스 라인 및 소오스 라인의 온도를 상기 베이퍼라이저의 온도와 같게 유지시키는 것을 특징으로 하는반도체 소자의 구리 금속 배선 형성 방법.
- 제 4 항에 있어서,상기 구리 시드층을 증착하기 위한 상기 반응 챔버의 조건은 반응 챔버의 내부 온도 및 상기 반응 챔버의 샤워 헤드 온도를 20 내지 120℃의 온도 범위로 하고, 상기 반응 챔버의 서셉터 플레이트 온도를 120 내지 280℃의 온도 범위로 하고, 상기 반응 챔버의 내부 압력을 0.1 내지 5torr의 압력 범위로 하고, 상기 반응 챔버의 샤워 헤드와 상기 반응 챔버의 서셉터 플레이트 사이의 간격을 1 내지 50mm의 범위로 하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 도금법은 전기도금법 및 무전해도금법중 어느 하나를 적용하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 (hfac)Cu(DMB) 전구체의 유량 비는 0.1 내지 1.0sccm의 범위인 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 (hfac)Cu(DMB) 전구체에 첨가제로 DMB를 0.1 내지 30% 첨가하거나, Hhfac를 0.1 내지 20% 첨가하거나, DMB와 Hhfac를 조합하여 첨가하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 구리 도금 공정 후에 시간 지연 없이 인-시튜로 수소환원 열처리 공정을 실시하고, 상기 수소환원 열처리 공정은 수소환원 분위기에서 상온 내지 350℃의 온도 범위에서 30분 내지 3시간 열처리하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 13 항에 있어서,상기 수소환원 분위기는 H2, H2+Ar(1-95%) 및 H2+N2(1-95%) 중 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 확산 장벽 형성 공정 후에 클리닝 공정을 실시하며, 상기 클리닝 공정과 확산 장벽 형성 공정은 시간 지연 없이 인-시튜로 진행하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판상에 층간 절연막을 형성하고, 상기 층간 절연막에 콘택홀 및 트랜치를 형성한 후, 상기 콘택홀 및 트랜치를 포함한 층간 절연막의 표면에 확산 장벽층을 형성하는 단계;인-시튜 방법으로 물리기상증착법으로 상기 확산 장벽층이 증착된 상기 콘택홀 및 트랜치 표면에 제 1 구리 시드층을 증착하는 단계;유기금속 화학기상증착법으로 (hfac)Cu(VTMOS) 전구체를 이용하여 상기 제 1 구리 시드층이 증착된 콘택홀 및 트랜치의 표면에 제 2 구리 시드층을 증착하는 단계;도금법으로 상기 제 1 및 제 2 구리 시드층이 적층된 상기 콘택홀 및 트랜치가 충분히 매립되도록 구리를 도금하는 단계; 및화학적 기계적 연마 처리하여 구리 금속 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 16 항에 있어서,상기 콘택홀 및 트랜치는 듀얼 다마신 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 16 항에 있어서,상기 확산 장벽층은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN 중 어느 적어도 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 16 항에 있어서,상기 제 1 구리 시드층은 30 내지 300℃의 증착 온도에서 약 200Å 이내의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 16 항에 있어서,상기 제 2 구리 시드층은 반응 챔버와 리퀴드 딜리버리 시스템으로 이루어진 구리 증착 장비에서 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 증착하며, 상기 리퀴드 딜리버리 시스템은 버블러, 다이렉트 리퀴드 인젝션, 컨트롤 에바퍼레이션 믹서, 오리피스 방식의 베이퍼라이저를 갖는 시스템 및 스프레이 방식의 베이퍼라이저를 갖는 시스템중 어느 하나인 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 20 항에 있어서,상기 버블러를 이용한 상기 제 2 구리 시드층 증착 조건은 상기 (hfac)Cu(DMB) 전구체를 기화시키기 위해 상기 버블러의 캐니스터의 온도를 20 내지 120℃의 온도 범위로 하고, 상기 버블러의 캐니스터로 유입되는 캐리어 가스로 헬륨(He), 수소(H2) 및 아르곤(Ar) 가스중 적어도 어느 하나를 사용하되, 그 유량은 10 내지 700sccm 범위로 하고, 상기 버블러의 캐니스터로부터 상기 반응 챔버에 이르는 가스 라인 및 소오스 라인의 온도는 상기 버블러의 캐니스터의 온도와 같게 유지시키는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 20 항에 있어서,상기 다이렉트 리퀴드 인젝션을 이용한 상기 제 2 구리 시드층 증착 조건은 상기 (hfac)Cu(DMB) 전구체를 기화시키기 위해 상기 다이렉트 리퀴드 인젝션의 베이퍼라이저의 온도를 20 내지 120℃의 온도 범위로 하고, 상기 베이퍼라이저로 유입되는 캐리어 가스의 온도를 상기 베이퍼라이저의 온도보다 약 20℃정도 높게 설정하고, 상기 캐리어 가스로 헬륨(He), 수소(H2) 및 아르곤(Ar) 가스중 적어도 어느 하나를 사용하되, 그 유량은 10 내지 700sccm 범위로 하고, 상기 베이퍼라이저로부터 상기 반응 챔버에 이르는 가스 라인 및 소오스 라인의 온도를 상기 베이퍼라이저의 온도와 같게 유지시키는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 20 항에 있어서,상기 컨트롤 에바퍼레이션 믹서를 이용한 상기 제 2 구리 시드층 증착 조건은 상기 (hfac)Cu(DMB) 전구체를 기화시키기 위해 상기 컨트롤 에바퍼레이션 믹서의 베이퍼라이저의 컨트롤 밸브의 온도를 상온으로 유지하고, 상기 베이퍼라이저의 히터 익스체인저의 온도를 20 내지 120℃의 온도 범위로 하고, 상기 컨트롤 밸브로 유입되는 캐리어 가스의 온도를 상기 히터 익스체인저의 온도보다 낮거나 높게 제어하고, 상기 캐리어 가스로 헬륨(He), 수소(H2) 및 아르곤(Ar) 가스중 적어도 어느 하나를 사용하되, 그 유량은 10 내지 700sccm 범위로 하고, 상기 베이퍼라이저로부터 상기 반응 챔버에 이르는 가스 라인 및 소오스 라인의 온도를 상기 히터 익스체인저의 온도와 같거나 5 내지 20℃ 정도 높게 유지시키는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 20 항에 있어서,상기 오리피스 방식이나 스프레이 방식의 베이퍼라이저를 갖는 리퀴드 딜리버리 시스템을 이용한 상기 제 2 구리 시드층 증착 조건은 상기 (hfac)Cu(DMB) 전구체를 기화시키기 위해 상기 베이퍼라이저의 온도를 20 내지 120℃의 온도 범위로 하고, 상기 베이퍼라이저로 유입되는 캐리어 가스의 온도를 상기 베이퍼라이저의 온도보다 약 20℃정도 높게 설정하고, 상기 캐리어 가스로 헬륨(He), 수소(H2) 및 아르곤(Ar) 가스중 적어도 어느 하나를 사용하되, 그 유량은 10 내지 700sccm 범위로 하고, 상기 베이퍼라이저로부터 상기 반응 챔버에 이르는 가스 라인 및 소오스 라인의 온도를 상기 베이퍼라이저의 온도와 같게 유지시키는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 20 항에 있어서,상기 제 2 구리 시드층을 증착하기 위한 상기 반응 챔버의 조건은 반응 챔버의 내부 온도 및 상기 반응 챔버의 샤워 헤드 온도를 20 내지 120℃의 온도 범위로 하고, 상기 반응 챔버의 서셉터 플레이트 온도를 120 내지 280℃의 온도 범위로 하고, 상기 반응 챔버의 내부 압력을 0.1 내지 5torr의 압력 범위로 하고, 상기 반응 챔버의 샤워 헤드와 상기 반응 챔버의 서셉터 플레이트 사이의 간격을 1 내지 50mm의 범위로 하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 16 항에 있어서,상기 도금법은 전기도금법 및 무전해도금법중 어느 하나를 적용하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 16 항에 있어서,상기 (hfac)Cu(DMB) 전구체의 유량 비는 0.1 내지 1.0sccm의 범위인 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 16 항에 있어서,상기 (hfac)Cu(DMB) 전구체에 첨가제로 DMB를 0.1 내지 30% 첨가하거나, Hhfac를 0.1 내지 20% 첨가하거나, DMB와 Hhfac를 조합하여 첨가하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 16 항에 있어서,상기 구리 도금 공정 후에 시간 지연 없이 인-시튜로 수소환원 열처리 공정을 실시하고, 상기 수소환원 열처리 공정은 수소환원 분위기에서 상온 내지 350℃의 온도 범위에서 30분 내지 3시간 열처리하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 29 항에 있어서,상기 수소환원 분위기는 H2, H2+Ar(1-95%) 및 H2+N2(1-95%) 중 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 16 항에 있어서,상기 확산 장벽 형성 공정 후에 클리닝 공정을 실시하며, 상기 클리닝 공정과 확산 장벽 형성 공정은 시간 지연 없이 인-시튜로 진행하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990060561A KR100338112B1 (ko) | 1999-12-22 | 1999-12-22 | 반도체 소자의 구리 금속 배선 형성 방법 |
| US09/721,967 US6492268B1 (en) | 1999-12-22 | 2000-11-27 | Method of forming a copper wiring in a semiconductor device |
| GB0029288A GB2362993A (en) | 1999-12-22 | 2000-12-01 | Method of forming a copper wiring in a semiconductor device |
| JP2000374127A JP4850337B2 (ja) | 1999-12-22 | 2000-12-08 | 半導体素子の銅金属配線形成方法 |
| DE10064041A DE10064041B4 (de) | 1999-12-22 | 2000-12-21 | Verfahren zur Herstellung einer Kupferverdrahtung in einem Halbleiterbauelement |
| CNB001361392A CN1168131C (zh) | 1999-12-22 | 2000-12-21 | 在半导体器件中形成铜配线的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990060561A KR100338112B1 (ko) | 1999-12-22 | 1999-12-22 | 반도체 소자의 구리 금속 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010063476A KR20010063476A (ko) | 2001-07-09 |
| KR100338112B1 true KR100338112B1 (ko) | 2002-05-24 |
Family
ID=19628284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990060561A KR100338112B1 (ko) | 1999-12-22 | 1999-12-22 | 반도체 소자의 구리 금속 배선 형성 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6492268B1 (ko) |
| JP (1) | JP4850337B2 (ko) |
| KR (1) | KR100338112B1 (ko) |
| CN (1) | CN1168131C (ko) |
| DE (1) | DE10064041B4 (ko) |
| GB (1) | GB2362993A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10287681B2 (en) | 2013-12-24 | 2019-05-14 | Up Chemical Co., Ltd. | Copper metal film, method for preparing the same, and method for forming copper interconnect for semiconductor device using the same |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100347838B1 (ko) * | 2000-03-07 | 2002-08-07 | 학교법인 포항공과대학교 | 액상 유기구리 전구체의 열적 안정성 향상방법 |
| KR100413481B1 (ko) * | 2001-06-12 | 2003-12-31 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 박막 증착 장비 |
| US6770976B2 (en) * | 2002-02-13 | 2004-08-03 | Nikko Materials Usa, Inc. | Process for manufacturing copper foil on a metal carrier substrate |
| KR100449026B1 (ko) * | 2002-12-20 | 2004-09-18 | 삼성전자주식회사 | 트렌치를 이용한 금속구조물 제조방법 |
| JP2004221334A (ja) * | 2003-01-15 | 2004-08-05 | Seiko Epson Corp | 金属素子形成方法、半導体装置の製造方法及び電子デバイスの製造方法、半導体装置及び電子デバイス、並びに電子機器 |
| KR101098568B1 (ko) * | 2003-01-23 | 2011-12-26 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 패터닝된 유전체 위에 촉매 함유 층을 형성하는 방법 |
| CN1324540C (zh) * | 2003-06-05 | 2007-07-04 | 三星Sdi株式会社 | 具有多晶硅薄膜晶体管的平板显示装置 |
| KR100521274B1 (ko) * | 2003-06-10 | 2005-10-12 | 삼성에스디아이 주식회사 | 씨모스 박막 트랜지스터 및 이를 사용한 디스플레이디바이스 |
| US8441049B2 (en) | 2003-07-16 | 2013-05-14 | Samsung Display Co., Ltd. | Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same |
| KR100572825B1 (ko) * | 2003-07-31 | 2006-04-25 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 형성방법 |
| US7442285B2 (en) * | 2004-06-17 | 2008-10-28 | Vapor Technologies, Inc. | Common rack for electroplating and PVD coating operations |
| US20060178007A1 (en) * | 2005-02-04 | 2006-08-10 | Hiroki Nakamura | Method of forming copper wiring layer |
| JP2006245558A (ja) * | 2005-02-04 | 2006-09-14 | Advanced Lcd Technologies Development Center Co Ltd | 銅配線層、銅配線層の形成方法、半導体装置、及び半導体装置の製造方法 |
| JP4511414B2 (ja) * | 2005-05-19 | 2010-07-28 | 株式会社リンテック | 気化器 |
| EP2554711B1 (en) * | 2007-07-31 | 2019-05-15 | JX Nippon Mining & Metals Corporation | Plated article having metal thin film formed by electroless plating |
| KR101110397B1 (ko) * | 2007-07-31 | 2012-03-13 | 닛코킨조쿠 가부시키가이샤 | 무전해 도금에 의해 금속 박막을 형성한 도금물 및 그 제조방법 |
| WO2009055989A1 (en) * | 2007-10-30 | 2009-05-07 | Acm Research (Shanghai) Inc. | Method and apparatus to prewet wafer surface for metallization from electrolyte solution |
| US9295167B2 (en) | 2007-10-30 | 2016-03-22 | Acm Research (Shanghai) Inc. | Method to prewet wafer surface |
| US9209134B2 (en) * | 2013-03-14 | 2015-12-08 | Intermolecular, Inc. | Method to increase interconnect reliability |
| CN104900583B (zh) * | 2014-03-06 | 2018-04-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| EP3885474A1 (en) * | 2020-03-25 | 2021-09-29 | Semsysco GmbH | Method for a chemical and/or electrolytic surface treatment of a substrate in a process station |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06281043A (ja) | 1993-03-29 | 1994-10-07 | Japan Steel Works Ltd:The | 比例電磁弁のディザ電流制御方法 |
| US5391517A (en) * | 1993-09-13 | 1995-02-21 | Motorola Inc. | Process for forming copper interconnect structure |
| JP3230389B2 (ja) | 1993-09-20 | 2001-11-19 | 三菱マテリアル株式会社 | 銅薄膜形成用有機銅化合物とそれを用いた銅薄膜選択成長法 |
| US5893752A (en) * | 1997-12-22 | 1999-04-13 | Motorola, Inc. | Process for forming a semiconductor device |
| US5821168A (en) * | 1997-07-16 | 1998-10-13 | Motorola, Inc. | Process for forming a semiconductor device |
| US5989623A (en) * | 1997-08-19 | 1999-11-23 | Applied Materials, Inc. | Dual damascene metallization |
| EP1018149A1 (en) * | 1997-09-18 | 2000-07-12 | CVC Products, Inc. | Method and apparatus for high-performance integrated circuit interconnect fabrication |
| KR100256669B1 (ko) * | 1997-12-23 | 2000-05-15 | 정선종 | 화학기상증착 장치 및 그를 이용한 구리 박막 형성 방법 |
| JP2000087242A (ja) | 1998-09-15 | 2000-03-28 | Sharp Corp | 水を添加して銅の伝導率を向上させるＣｕ（ｈｆａｃ）ＴＭＶＳ前駆体 |
| US6090963A (en) * | 1998-11-10 | 2000-07-18 | Sharp Laboratories Of America, Inc. | Alkene ligand precursor and synthesis method |
| KR100368319B1 (ko) | 1998-12-30 | 2003-03-17 | 주식회사 하이닉스반도체 | 액체운송장치 |
| EP1029948A2 (en) * | 1999-02-19 | 2000-08-23 | Applied Materials, Inc. | Using electroplated cu as cold layer for cold/hot deposition |
| KR100460746B1 (ko) | 1999-04-13 | 2004-12-09 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
| KR100298125B1 (ko) * | 1999-04-15 | 2001-09-13 | 정명식 | 구리의 화학 증착에 유용한 유기 구리 전구체 |
| US6610151B1 (en) * | 1999-10-02 | 2003-08-26 | Uri Cohen | Seed layers for interconnects and methods and apparatus for their fabrication |
| US6207558B1 (en) * | 1999-10-21 | 2001-03-27 | Applied Materials, Inc. | Barrier applications for aluminum planarization |
| KR100358045B1 (ko) * | 1999-12-22 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
-
1999
- 1999-12-22 KR KR1019990060561A patent/KR100338112B1/ko not_active IP Right Cessation
-
2000
- 2000-11-27 US US09/721,967 patent/US6492268B1/en not_active Expired - Fee Related
- 2000-12-01 GB GB0029288A patent/GB2362993A/en not_active Withdrawn
- 2000-12-08 JP JP2000374127A patent/JP4850337B2/ja not_active Expired - Fee Related
- 2000-12-21 CN CNB001361392A patent/CN1168131C/zh not_active Expired - Fee Related
- 2000-12-21 DE DE10064041A patent/DE10064041B4/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10287681B2 (en) | 2013-12-24 | 2019-05-14 | Up Chemical Co., Ltd. | Copper metal film, method for preparing the same, and method for forming copper interconnect for semiconductor device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1168131C (zh) | 2004-09-22 |
| DE10064041B4 (de) | 2009-09-10 |
| KR20010063476A (ko) | 2001-07-09 |
| US6492268B1 (en) | 2002-12-10 |
| JP2001217204A (ja) | 2001-08-10 |
| JP4850337B2 (ja) | 2012-01-11 |
| GB2362993A (en) | 2001-12-05 |
| DE10064041A1 (de) | 2001-06-28 |
| GB0029288D0 (en) | 2001-01-17 |
| CN1308371A (zh) | 2001-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100338112B1 (ko) | 반도체 소자의 구리 금속 배선 형성 방법 | |
| US6074945A (en) | Methods for preparing ruthenium metal films | |
| EP1192292B1 (en) | Plasma treatment of thermal cvd tan films from tantalum halide precursors | |
| US6133159A (en) | Methods for preparing ruthenium oxide films | |
| US6265311B1 (en) | PECVD of TaN films from tantalum halide precursors | |
| JP3417751B2 (ja) | 半導体装置の製造方法 | |
| US20020013052A1 (en) | Methods for preparing ruthenium metal films | |
| JP2001329367A (ja) | 新規な前駆体からの障壁の化学蒸着 | |
| US6410432B1 (en) | CVD of integrated Ta and TaNx films from tantalum halide precursors | |
| KR100460746B1 (ko) | 반도체 소자의 구리 금속 배선 형성 방법 | |
| US20200157680A1 (en) | Peald processes using ruthenium precursor | |
| KR100358045B1 (ko) | 반도체 소자의 구리 금속 배선 형성 방법 | |
| US7041596B1 (en) | Surface treatment using iodine plasma to improve metal deposition | |
| KR19990053234A (ko) | 화학기상증착 장치 및 그를 이용한 구리 박막 형성 방법 | |
| US11371138B2 (en) | Chemical vapor deposition processes using ruthenium precursor and reducing gas | |
| KR100407679B1 (ko) | 반도체 소자의 구리 금속 배선 형성방법 | |
| KR100358047B1 (ko) | 반도체 소자의 구리 금속 배선 형성 방법 | |
| WO2000065126A1 (en) | Cvd tantalum nitride plug formation from tantalum halide precursors | |
| JP4199348B2 (ja) | 薄膜形成方法及び形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120424 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |