KR100407679B1 - 반도체 소자의 구리 금속 배선 형성방법 - Google Patents

반도체 소자의 구리 금속 배선 형성방법 Download PDF

Info

Publication number
KR100407679B1
KR100407679B1 KR10-2000-0032921A KR20000032921A KR100407679B1 KR 100407679 B1 KR100407679 B1 KR 100407679B1 KR 20000032921 A KR20000032921 A KR 20000032921A KR 100407679 B1 KR100407679 B1 KR 100407679B1
Authority
KR
South Korea
Prior art keywords
copper
metal wiring
semiconductor device
copper metal
forming
Prior art date
Application number
KR10-2000-0032921A
Other languages
English (en)
Other versions
KR20010112964A (ko
Inventor
표성규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0032921A priority Critical patent/KR100407679B1/ko
Priority to JP2001172245A priority patent/JP4790156B2/ja
Priority to US09/880,816 priority patent/US6468907B2/en
Publication of KR20010112964A publication Critical patent/KR20010112964A/ko
Application granted granted Critical
Publication of KR100407679B1 publication Critical patent/KR100407679B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Abstract

본 발명은 반도체 소자의 구리 금속 배선 형성방법에 관한 것으로, 구리를 금속배선으로 사용하는 기술에서 소자가 초 미세구조로 되어감에 따라 절연막에 형성된 콘택홀 및 트랜치 내부로의 구리매립 한계를 극복하기 위하여 화학적 강화제층을 형성하고 습식 담금 세정 및 웜 어닐링을 실시하여 콘택홀 및 트랜치 바닥부분에만 화학적 강화제층을 잔류시킨 후, 구리 전구체를 이용한 유기금속 화학기상 증착법을 실시하여, 선택된 콘택홀 및 트랜치내부에서 구리를 성장시키는 자기정렬 구리성장법으로 콘택홀 및 트랜치를 매립하므로써 구리 증착 공정의 재현성을 실현시킬 수 있을 뿐만 아니라, 우수한 막질의 구리 박막을 얻을 수 있는 반도체 소자의 구리 금속 배선 형성방법이 개시된다.

Description

반도체 소자의 구리 금속 배선 형성방법{Method of forming a copper wiring in a semiconductor device}
본 발명은 반도체 소자의 구리 금속 배선 형성 방법에 관한 것으로, 특히1,1,1,5,5,5-헥사플루오로-2,4-펜타디오네이토(3,3-디메틸-1-부텐)-카파(I) 1,1,1,5,5,5-hexafluoro-2,4-pentadionato(3,3-dimethyl-1-butene)-copper(I); 이하 (hfac)Cu(DMB))라 칭함 화합물을 구리 전구체로 이용한 유기금속 화학기상증착(Metal Organic Chemical Vapor Deposition; MOCVD) 공정 기술을 확립시켜 구리 증착 공정의 재현성을 실현시킬 수 있을 뿐만 아니라 우수한 막질의 구리 박막을 얻을 수 있는 반도체 소자의 구리 금속 배선 형성 방법에 관한 것이다.
반도체 산업이 초대규모 집적 회로(Ultra Large Scale Integration; ULSI)로 옮겨 가면서 소자의 지오메트리(geometry)가 서브-하프-미크론(sub-half-micron) 영역으로 계속 줄어드는 반면, 성능 향상 및 신뢰도 측면에서 회로 밀도(circuit density)는 증가하고 있다. 이러한 요구에 부응하여, 반도체 소자의 금속 배선을 형성함에 있어서 구리 박막은 알루미늄에 비해 녹는점이 높아 전기이동도(electro-migration; EM)에 대한 저항이 커서 반도체 소자의 신뢰성을 향상시킬 수 있고, 비저항이 낮아 신호전달 속도를 증가시킬 수 있어, 집적 회로(integration circuit)에 유용한 상호연결 재료(interconnection material)로 사용되고 있다.
구리 금속 배선 형성 방법에서, 구리 증착 공정은 고속 소자 및 고집적 소자를 실현하는데 중요한 공정으로, 물리기상증착(Physical Vapor Deposition; PVD)법, 전기도금(Electroplating)법, 무전해도금법(Electroless-plating), 유기금속 화학기상증착(MOCVD)법 등 여러 증착 기술이 적용되고 있다. 이러한 구리 증착 기술중 유기금속 화학기상증착법에 의한 구리 증착은 구리 전구체에 영향을 많이 받기 때문에 증착에 용이한 구리 전구체가 개발되어야 하며, 또한 이러한 구리 전구체를 안정하게 운송할 수 있는 딜리버리 시스템(delivery system)의 개발이 필수적이다.
유기금속 화학기상증착법에 의한 구리 증착은 버블러(bubbler) 방식의 리퀴드 딜리버리 시스템(Liquid Delivery System; 이하 "LDS"라 칭함)을 이용하거나, 다이렉트 리퀴드 인젝션(Direct Liquid Injection; 이하 DLI라 칭함)과 같은 LDS를 사용하거나, 컨트롤 에바퍼레이션 믹서(Control Evaporation Mixer; 이하 CEM이라 칭함)와 같은 LDS를 사용하며, 그 이외에도 오리피스(orifice) 방식이나 스프레이(spray) 방식의 베이퍼라이저(vaporizer)를 갖는 LDS 등과 같은 다양한 LDS를 사용하고 있다. 구리 증착은 이러한 LDS에서 전구체라 불리는 구리금속을 포함하는 화합물을 분해하여 이루어진다. 유기금속 화학기상증착용 구리 전구체는 증기압이 낮은 1,1,1,5,5,5-헥사플루오로-2,4-펜타디오네이토-카파(II) 1,1,1,5, 5,5-hexafluoro-2,4-pentadionato-copper(II); Cu(hfac)2 화합물과 같은 구리 II가 (CuII) 화합물이 개발된 이후로 구리 II가 화합물에 비해 증기압이 높아 증착속도가 빠르며 150 내지 250℃의 저온에서 고순도의 구리 박막 증착을 가능하게 하는 구리 I가(CuI) 화합물이 개발되었다. 현재까지 개발된 여러 가지 구리 I가 화합물들 중 1,1,1,5,5,5-헥사플루오로-2,4-펜타디오네이토(트리메틸비닐실란)-카파(I) 1,1,1, 5,5,5-hexafluoro-2,4-pentadionato(trimethylvinylsilane)-copper(I); 이하 (hfac)Cu(TMVS)라 칭함 화합물은 상온에서 액상으로 존재하며 고순도 구리 박막을 낮은 온도에서 증착할 수 있게 하여 현재 전 세계적으로 가장 많이 사용되고 있는 대표적인 유기금속 화학기상증착용 구리 전구체이다. 그러나, (hfac)Cu(TMVS) 화합물은 이러한 장점에도 불구하고 상온에서 보관시에 분해(degradation)되는 문제를 안고 있어 반도체 소자의 제조 공정에 적용시 공정의 재현성에 어려움이 있으며, 개발된 여러 전구체 중에서 증기압이 높은 편이나 기존의 LDS에서 재현성을 확보하기에는 증기압이 낮은 편이어서 안정하게 운송할 수 있는 새로운 LDS가 개발되지 않는 한 재현성 확보에 큰 어려움이 있다. 또한, (hfac)Cu(TMVS) 화합물은 기화 (vaporization) 온도와 액화(condensation) 온도의 폭이 매우 좁아서 매우 일정한 온도를 유지해야 하는 어려움이 있으며, "Schumacher"사에서는 안정제(stabilizer)를 이용하여 (hfac)Cu(TMVS) 화합물을 1년간 안정하게 사용할 수 있다고 발표한 바 있다.
상기한 (hfac)Cu(TMVS) 화합물의 문제점을 해결하기 위하여, 전구체로 (hfac)Cu(DMB) 화합물을 개발하였다. (hfac)Cu(DMB) 화합물은 3,3-디메틸-1-부텐 (3,3-dimethyl-1-butene; 이하 DMB라 칭함)를 루이스 베이스 리간드(Lewis base ligand)로하여 개발된 새로운 화합물로, VTMS의 메틸기(methyl group)대신 분자량이 낮고 증기압이 높은 DMB를 루이스 베이스 리간드로 사용하기 때문에 (hfac)CuTMVS보다 높은 증기압을 갖는다. 따라서, (hfac)Cu(DMB) 화합물은 MOCVD Cu 전구체의 가장 큰 문제점 중의 하나인 열악한 증착속도를 대폭 개선할 수 있어서 큰 장점을 가지는 전구체이다. 그러나, 현재까지 기존의 LDS에서 (hfac)Cu(DMB) 전구체를 이용한 유기금속 화학기상증착 공정 기술이 확립되지 않아 상업화되지 않고 있는 실정이다.
따라서, 본 발명은 콘택홀 및 트랜치의 바닥부분에 화학적 강화제층을 형성하고 (hfac)Cu(DMB) 화합물을 구리 전구체로 이용한 유기금속 화학기상증착 공정기술을 이용하여 구리를 선택적으로 형성하므로써 새로운 LDS 개발없이 구리 증착 공정의 재현성을 실현시킬 수 있을 뿐만 아니라 우수한 막질의 구리 박막을 얻을 수 있는 반도체 소자의 구리 금속 배선 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 구리 금속 배선 형성방법은 반도체 기판 상부에 형성된 층간 절연막의 소정 영역을 패터닝하여 다마신 패턴을 형성한 후 세정하는 단계; 상기 다마신 패턴을 포함한 전체 구조상에 확산 방지막을 형성하는 단계; 상기 확산 방지막 표면에 화학적 강화제층을 형성하는 단계; 습식 담금 세정 및 웜 어닐링을 실시하여 상기 다마신 패턴의 바닥부분을 제외한 나머지 부분의 화학적 강화제를 제거하는 단계; 상기 다마신 패턴이 매립되도록 구리층을 형성하는 단계; 및 상기 구리층을 연마하여 구리 금속 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 1f는 본 발명에 따른 반도체 소자의 구리 금속 배선 형성방법을 설명하기 위해 순차적으로 도시한 단면도.
<도면의 주요 부분에 대한 부호 설명>
10 : 반도체 기판 11 : 제 1 절연막
12 : 제 1 금속층 13 : 층간 절연막
14 : 확산 방지막 15 : 화학적 강화제층
16 : 세정 용액 17 : 구리층
17a : 구리 금속 배선
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체기판(10) 상에 제 1 절연막(11), 제 1 금속층(12) 및 층간 절연막(13)을 순차적으로 형성한 후, 층간 절연막(13)에 콘택홀 및 트랜치로 이루어진 다마신 패턴을 형성하고 세정 공정을 실시한다.
층간 절연막(13)은 저유전상수값을 가지는 절연물질을 이용하여 형성한다. 층간 절연막(13)에 형성된 다마신 패턴은 이중 다마신 방식으로 형성된다. 세정 공정은 제 1 금속층(12)이 W 및 Al등의 금속일 경우에는 RF 플라즈마를 이용한다. 제 1 금속층(12)이 Cu일 경우에는 리액티브 세정(reactive cleaning) 방법을 적용하여 실시한다.
도 1b를 참조하면, 다마신 패턴의 측벽을 포함한 전체 구조상에 확산 방지막(14)을 형성한다.
확산 방지막(14)은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN, CVD TiAlN, CVD TiSiN, CVD TaSiN 중 적어도 어느 하나로 형성한다.
도 1c를 참조하면, 트랜치 및 콘택홀을 포함한 전체구조상에 화학적 강화제층(16)을 형성한다.
화학적 강화제층(16)은 I(요오드)함유 액체화합물, Hhfac1/2H2O, Hhfac, TMVS 순수(pure) I2, I(요오드) 함유 가스 및 수증기(water vapor)중 어느 하나를 촉매로 이용하여 CECVD(Chemically Enhanced CVD)공정으로 형성한다. 또한 주기율표상의 7족 원소들인 액체상태의 F, Cl, Br, I, At, 가스상태의 F, Cl, Br, I, At도 촉매로 사용된다. CECVD 공정 시간은 촉매 및 그 화합물을 액체 및 가스 상태의운송이 가능한 리퀴드 딜리버리 시스템(LDS)이 포함된 유기금속 화학기상증착(MOCVD) 장비에서 1 내지 600초 동안 실시된다. CECVD 공정은 -20 내지 300℃에서 실시되기 때문에 유기금속 화학기상증착(MOCVD) 장비 역시 -20 내지 300℃의 온도에서 공정이 가능해야 한다.
도 1d를 참조하면, 화학적 강화제층(15)을 형성한 후, 화학적 강화제층(15)을 용이하게 제거하기 위해 세정 용액(16)을 이용하여 습식 담금 세정(Immersion Wet Cleaning) 공정을 실시한다. 그리고 웜 어닐링(Warm Annealing)을 실시하여 화학적 강화제층(15)이 다마신 패턴의 바닥부분에만 잔류하고 층간 절연막(13)의 표면에는 제거되도록 한다.
습식 담금 세정은 순수(DI), 순수+H2SO4, BOE 및 순수+HF 중 어느 하나를 세정 용액으로 이용하여 1초 내지 5분 동안 실시한다. 습식 담금 세정은 반도체 기판(10)을 세정 용액에 담궈서 1 내지 3000rpm의 회전범위로 회전시키는 스핀 린싱(Spin Rinsing) 방법으로 -20 내지 50℃의 온도에서 실시한다. 습식 담금 세정 공정이 실시된 후에는 잔류하는 세정 용액(16)을 제거하기 위하여 웜 어닐링을 실시한다. 웜 어닐링 공정 역시 잔류하는 세정 용액(16)을 용이하게 제거하기 위하여 반도체 기판(10)을 1 내지 2000rpm으로 회전시키면서 상온 내지 200℃의 온도범위에서 실시한다.
도 1e를 참조하면, 유기금속 화학기상증착법(MOCVD)을 이용한 자기 정렬 성장 공정으로 다마신 패턴내부를 구리(Cu)(17)로 매립한다. 이러한 공정은 상기 도1d의 공정에서 사용된 요오드등의 화학적 강화제가 집중되어 있는 부분을 중심으로 구리(Cu)의 증착이 가속화되기 때문에 다마신 패턴 내부가 구리(Cu)로 쉽게 매립된다. 구리의 매립은 (hfac)CuVTMOS 계열, (hfac)CuDMB 계열 및 (hfac)CuTMVS 계열 등의 hfac를 이용한 모든 종류의 구리 전구체를 이용하여 다이렉트 리퀴드 인젝션(DLI), 컨트롤 에바퍼레이션 믹서(CEM), 오리피스(orifice) 방식 및 스프레이(spray) 방식의 모든 베이퍼라이져(vaporizer)에 적용이 가능하며 이를 이용한 MOCVD법으로 증착한다. 상기의 공정에서 캐리어 가스(Carrier gas)는 He, H2및 Ar 중 어느 하나가 이용되며, 유량은 100 내지 700sccm의 유량범위에서 가능하다. 이 때, 반응 챔버의 압력은 0.5 내지 5Torr의 압력범위에서 실시된다. 증착온도는 50 내지 300℃의 온도범위에서 실시하며 구리 증착 장비(도시되지 않음) 내의 샤워 헤드와 서셉터 플레이트 사이의 간격은 5 내지 50mm로 한다. 또한 구리 전구체인 (hfac)Cu(DMB) 화합물의 유량 비(flow rate)를 0.1 내지 5.0sccm의 범위로 한다. 화학적 강화제를 형성한 후에 구리대신 알루미늄이나 텅스텐으로 매립을 할 수도 있다.
도 1f를 참조하면, MOCVD 공정에 의해 구리매립이 완료된 후, 수소환원 열처리 공정을 실시하고, 화학적 기계적 연마(CMP) 공정을 실시하여 다마신 패턴 내부를 제외한 층간 절연막(13)의 표면에 잔류하는 구리(17) 및 확산 방지막(14)을 제거하여 구리배선(17a)을 형성한다.
수소환원 열처리 공정은 수소환원 분위기에서 상온 내지 450℃의 온도 범위에서 1분 내지 3시간 열처리하여 그레인 형태(grain morphology)를 바꾸고, 이때 수소환원 분위기는 수소(H2)만을 적용하거나, H2+Ar(1-95%), H2+N2(1-95%) 등과 같은 수소혼합기체를 사용한다. CMP 처리 후에 전세정(post-cleaning)을 실시할 수도 있다. 세정 공정과 확산 장벽 형성 공정은 시간 지연 없이(no time delay) 인-시튜(in-situ)로 진행할 수 있으며, 또한 구리 도금 공정 및 수소환원 열처리 공정 역시 시간 지연 없이 인-시튜로 진행할 수 있다.
상술한 바와 같이 본 발명은 습식 담금 세정 및 웜 어닐링공정으로 콘택홀 및 트랜치의 바닥부분에만 화학적 강화제층을 형성하고 유기금속 화학기상증착법을 이용한 자기 정렬 성장 공정으로 구리를 성장시키므로써 초미세구조의 구조에서도 이중 다마신 패턴 내부로 구리의 매립을 용이하게 하므로써 구리 증착 공정의 재현성을 실현시킬 수 있을 뿐만 아니라, 우수한 막질의 구리 박막을 얻을 수 있는 효과가 있다.

Claims (28)

  1. 반도체 기판 상부에 형성된 층간 절연막의 소정 영역을 패터닝하여 콘택홀 및 트렌치로 이루어진 듀얼 다마신 패턴을 형성한 후 세정하는 단계;
    상기 듀얼 다마신 패턴을 포함한 전체 구조상에 확산 방지막을 형성하는 단계;
    상기 확산 방지막 표면에 화학적 강화제층을 형성하는 단계;
    습식 담금 세정 및 웜 어닐링을 실시하여 상기 콘택홀의 측벽 및 저면과 상기 트렌치의 저면에만 상기 화학적 강화제층을 잔류시키는 단계;
    상기 듀얼 다마신 패턴이 매립되도록 구리층을 형성하는 단계; 및
    상기 구리층을 연마하여 구리 금속 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 다마신 패턴은 듀얼 다마신 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 층간 절연막은 저유전 상수값을 가지는 절연물질을 이용하여 형성하는것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  4. 제 1 항에 있어서,
    상기 다마신 패턴 형성 후 실시하는 세정은 노출되는 하부층이 W 및 Al중 어느 하나일 경우에 RF 플라즈마를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  5. 제 1 항에 있어서,
    상기 다마신 패턴 형성 후 실시하는 세정은 노출되는 하부층이 구리일 경우에 리액티브 세정 공정을 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  6. 제 1 항에 있어서,
    상기 확산 방지막은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN, CVD TiAlN, CVD TiSiN, CVD TaSiN 중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  7. 제 1 항에 있어서,
    상기 화학적 강화제층은 1 내지 600초 동안의 CECVD 방법에 의해 형성되는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  8. 제 7 항에 있어서,
    상기 CECVD 공정은 요오드 함유 액체 화합물, Hhfac1/2H2O, Hhfac 및 TMVS중 어느 하나를 촉매로 이용하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  9. 제 7 항에 있어서,
    상기 CECVD 공정은 순수 I2, 요오드 함유 가스 및 수증기중 어느 하나를 촉매로 이용하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  10. 제 7 항에 있어서,
    상기 CECVD 공정은 액체상태의 F, Cl, Br, I, At, 가스상태의 F, Cl, Br, I, At중 어느 하나를 촉매로 이용하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  11. 제 7 항에 있어서,
    상기 CECVD 공정은 상기 액체상태인 F, Cl, Br, I, At와의 화합물 및 가스상태인 F, Cl, Br, I, At와의 화합물을 운송하는 리퀴드 딜리버리 시스템이 포함된 유기금속 화학기상증착장비에서 실시되는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  12. 제 7 항에 있어서,
    상기 CECVD 공정은 -20 내지 300℃에서 실시되는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  13. 제 1 항에 있어서,
    상기 습식 담금 세정은 순수, DI+, H2SO4, BOE 및 DI+HF 중 어느 하나를 세정용액으로 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  14. 제 1 항에 있어서,
    상기 습식 담금 세정은 1 내지 300초 동안 실시하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  15. 제 1 항에 있어서,
    상기 습식 담금 세정은 -20 내지 50℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  16. 제 1 항에 있어서,
    상기 습식 담금 세정은 1 내지 3000rpm의 회전범위로 상기 웨이퍼를 회전시키며 실시하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  17. 제 1 항에 있어서,
    상기 웜 어닐링은 상온 내지 200℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  18. 제 1 항에 있어서,
    상기 웜 어닐링은 1 내지 2000rpm의 회전범위에서 상기 웨이퍼를 회전시키며 실시하는 경우를 포함하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  19. 제 1 항에 있어서,
    상기 구리층은 (hfac)CuVTMOS 계열, (hfac)CuDMB 계열 및 (hfac)CuTMVS 계열의 전구체 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  20. 제 19 항에 있어서,
    상기 전구체의 유량 비는 0.1 내지 1.0sccm의 범위인 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  21. 제 1 항에 있어서,
    상기 구리층은 자기 정렬 성장 공정에 의해 형성되며, 상기 자기 정렬 성장 공정은 다이렉트 리퀴드 인젝션(DLI), 컨트롤 에바퍼레이션 믹서(CEM), 오리피스(orifice) 방식 및 스프레이(spray) 방식중 어느 한 가지의 베이퍼라이저(vaporizer)를 갖는 구리 증착 장비에서 MOCVD법으로 실시되는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  22. 제 21 항에 있어서,
    상기 MOCVD 공정은 He, H2및 Ar중 어느 하나를 캐리어 가스로 사용하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  23. 제 22 항에 있어서,
    상기 캐리어 가스의 유량은 100 내지 700sccm의 범위인 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  24. 제 21 항에 있어서,
    상기 구리 증착 장비의 내부압력은 0.5 내지 5Torr의 압력범위인 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  25. 제 21 항에 있어서,
    상기 자기 정렬 성장 공정은 50 내지 300℃의 온도범위에서 실시하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.
  26. 제 21 항에 있어서,
    상기 구리 증착 장비의 샤워 헤드와 상기 구리 증착 장비의 서셉터 플레이트 사이의 간격은 5 내지 50mm의 범위인 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  27. 제 1 항에 있어서,
    상기 구리 증착 공정 후에 시간 지연 없이 인-시튜로 수소환원 열처리 공정을 실시하고, 상기 수소환원 열처리 공정은 수소환원 분위기에서 상온 내지 450℃의 온도 범위에서 1분 내지 3시간 열처리하는 것을 특징으로 하는 반도체 소자의구리 금속 배선 형성 방법.
  28. 제 27 항에 있어서,
    상기 수소환원 분위기는 H2, H2+Ar(1-95%) 및 H2+N2`(1-95%) 중 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
KR10-2000-0032921A 2000-06-15 2000-06-15 반도체 소자의 구리 금속 배선 형성방법 KR100407679B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2000-0032921A KR100407679B1 (ko) 2000-06-15 2000-06-15 반도체 소자의 구리 금속 배선 형성방법
JP2001172245A JP4790156B2 (ja) 2000-06-15 2001-06-07 半導体素子の銅金属配線形成方法
US09/880,816 US6468907B2 (en) 2000-06-15 2001-06-15 Method of manufacturing a copper wiring in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0032921A KR100407679B1 (ko) 2000-06-15 2000-06-15 반도체 소자의 구리 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR20010112964A KR20010112964A (ko) 2001-12-24
KR100407679B1 true KR100407679B1 (ko) 2003-12-01

Family

ID=19671990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0032921A KR100407679B1 (ko) 2000-06-15 2000-06-15 반도체 소자의 구리 금속 배선 형성방법

Country Status (3)

Country Link
US (1) US6468907B2 (ko)
JP (1) JP4790156B2 (ko)
KR (1) KR100407679B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859380B1 (ko) * 2006-12-13 2008-09-22 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383759B1 (ko) * 2000-06-15 2003-05-14 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
US7022610B2 (en) * 2003-12-22 2006-04-04 Taiwan Semiconductor Manufacturing Company Wet cleaning method to eliminate copper corrosion
US7041596B1 (en) 2004-04-08 2006-05-09 Novellus Systems, Inc. Surface treatment using iodine plasma to improve metal deposition
KR100621630B1 (ko) * 2004-08-25 2006-09-19 삼성전자주식회사 이종 금속을 이용하는 다마신 공정
US7442267B1 (en) 2004-11-29 2008-10-28 Novellus Systems, Inc. Anneal of ruthenium seed layer to improve copper plating
US7553755B2 (en) * 2006-01-18 2009-06-30 Macronix International Co., Ltd. Method for symmetric deposition of metal layer
KR101517579B1 (ko) * 2013-11-27 2015-05-06 롯데알미늄 주식회사 자동판매기의 상품 반출장치
KR101517580B1 (ko) * 2013-11-27 2015-05-06 롯데알미늄 주식회사 자동판매기의 상품 반출장치
CN106887390A (zh) * 2017-04-06 2017-06-23 京东方科技集团股份有限公司 一种电极制作方法、薄膜晶体管、阵列基板及显示面板
CN111834466A (zh) * 2020-07-22 2020-10-27 Oppo广东移动通信有限公司 薄膜晶体管及其制造方法、阵列基板、显示面板及设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283979A (ja) * 1998-03-27 1999-10-15 Sony Corp 半導体装置の製造方法
KR20000003563A (ko) * 1998-06-29 2000-01-15 김영환 반도체 소자의 금속배선 제조방법
US6037258A (en) * 1999-05-07 2000-03-14 Taiwan Semiconductor Manufacturing Company Method of forming a smooth copper seed layer for a copper damascene structure
KR20000022014A (ko) * 1998-09-11 2000-04-25 이지화 표면 촉매를 이용한 화학 증착방법
KR20010096408A (ko) * 2000-04-11 2001-11-07 이경수 금속 배선 형성방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465982B1 (ko) * 1999-12-15 2005-01-13 지니텍 주식회사 촉매와 화학적 기상 증착 방법을 이용하여 구리 배선과박막을 형성하는 방법
KR100407678B1 (ko) * 2000-06-15 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 구리 금속배선 형성 방법
KR100404941B1 (ko) * 2000-06-20 2003-11-07 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283979A (ja) * 1998-03-27 1999-10-15 Sony Corp 半導体装置の製造方法
KR20000003563A (ko) * 1998-06-29 2000-01-15 김영환 반도체 소자의 금속배선 제조방법
KR20000022014A (ko) * 1998-09-11 2000-04-25 이지화 표면 촉매를 이용한 화학 증착방법
US6037258A (en) * 1999-05-07 2000-03-14 Taiwan Semiconductor Manufacturing Company Method of forming a smooth copper seed layer for a copper damascene structure
KR20010096408A (ko) * 2000-04-11 2001-11-07 이경수 금속 배선 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859380B1 (ko) * 2006-12-13 2008-09-22 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
US6468907B2 (en) 2002-10-22
JP4790156B2 (ja) 2011-10-12
KR20010112964A (ko) 2001-12-24
US20020031912A1 (en) 2002-03-14
JP2002033391A (ja) 2002-01-31

Similar Documents

Publication Publication Date Title
KR100407678B1 (ko) 반도체 소자의 구리 금속배선 형성 방법
US7102235B2 (en) Conformal lining layers for damascene metallization
US8026605B2 (en) Interconnect structure and method of manufacturing a damascene structure
KR100407680B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100407679B1 (ko) 반도체 소자의 구리 금속 배선 형성방법
US6346478B1 (en) Method of forming a copper wiring in a semiconductor device
US6436826B1 (en) Method of forming a metal wiring in a semiconductor device
KR100383759B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR100403454B1 (ko) 반도체 소자의 금속 배선 형성 방법
GB2363678A (en) A Method of using a (hfac)Cu(I)(DMB) precursor to form copper wiring
KR100671610B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100576046B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR100612543B1 (ko) 반도체 소자의 구리 금속배선 형성 방법
KR100612542B1 (ko) 반도체 소자의 구리배선 형성방법
KR20020048267A (ko) 반도체 소자의 금속 배선 형성 방법
TW518715B (en) Method of forming metal wiring in a semiconductor device
KR20020000464A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee