KR100358047B1 - 반도체 소자의 구리 금속 배선 형성 방법 - Google Patents

반도체 소자의 구리 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100358047B1
KR100358047B1 KR1019990060564A KR19990060564A KR100358047B1 KR 100358047 B1 KR100358047 B1 KR 100358047B1 KR 1019990060564 A KR1019990060564 A KR 1019990060564A KR 19990060564 A KR19990060564 A KR 19990060564A KR 100358047 B1 KR100358047 B1 KR 100358047B1
Authority
KR
South Korea
Prior art keywords
temperature
copper
vaporizer
reaction chamber
dmb
Prior art date
Application number
KR1019990060564A
Other languages
English (en)
Other versions
KR20010063479A (ko
Inventor
표성규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990060564A priority Critical patent/KR100358047B1/ko
Publication of KR20010063479A publication Critical patent/KR20010063479A/ko
Application granted granted Critical
Publication of KR100358047B1 publication Critical patent/KR100358047B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체 소자의 구리 금속 배선 형성 방법에 관한 것으로, 구리 증착 장비의 증착 공정 조건을 최적으로 설정하여 1,1,1,5,5,5-헥사플루오로-2,4-펜타디오네이토(3,3-디메틸-1-부텐)-카파(I) {(hfac)Cu(DMB)} 화합물을 구리 전구체로 이용하여 시드층(seed layer)을 유기금속 화학기상증착법으로 형성한 후, 물리기상증착법으로 구리를 매립하거나, 물리기상증착법으로 제 1 시드층을 형성하고, (hfac)Cu(DMB) 화합물을 구리 전구체로 이용하여 유기금속 화학기상증착법으로 제 1 시드층상에 제 2 시드층을 형성한 후, 물리기상증착법으로 구리를 매립하는 공정기술을 확립하므로써, 구리 증착 공정의 재현성을 실현시킬 수 있을 뿐만 아니라, 우수한 막질의 구리 박막을 얻을 수 있는 반도체 소자의 구리 금속 배선 형성 방법에 관하여 기술된다.

Description

반도체 소자의 구리 금속 배선 형성 방법 {Method of forming a copper wiring in a semiconductor device}
본 발명은 반도체 소자의 구리 금속 배선 형성 방법에 관한 것으로, 특히 1,1,1,5,5,5-헥사플루오로-2,4-펜타디오네이토(3,3-디메틸-1-부텐)-카파(I) {1,1,1,5,5,5-hexafluoro-2,4-pentadionato(3,3-dimethyl-1-butene)-copper(I); 이하 (hfac)Cu(DMB))라 칭함} 화합물을 구리 전구체로 이용한 유기금속 화학기상증착(Metal Organic Chemical Vapor Deposition; MOCVD) 공정 기술을 확립시켜 구리 증착 공정의 재현성을 실현시킬 수 있을 뿐만 아니라 우수한 막질의 구리 박막을 얻을 수 있는 반도체 소자의 구리 금속 배선 형성 방법에 관한 것이다.
반도체 산업이 초대규모 집적 회로(Ultra Large Scale Integration; ULSI)로 옮겨 가면서 소자의 지오메트리(geometry)가 서브-하프-마이크로(sub-half-micron) 영역으로 계속 줄어드는 반면, 성능 향상 및 신뢰도 측면에서 회로 밀도(circuit density)는 증가하고 있다. 이러한 요구에 부응하여, 반도체 소자의 금속 배선을 형성함에 있어서 구리 박막은 알루미늄에 비해 녹는점이 높아 전기이동도(electro-migration; EM)에 대한 저항이 커서 반도체 소자의 신뢰성을 향상시킬 수 있고, 비저항이 낮아 신호전달 속도를 증가시킬 수 있어, 집적 회로(integration circuit)에 유용한 상호연결 재료(interconnection material)로 사용되고 있다.
구리 금속 배선 형성 방법에서, 구리 증착 공정은 고속 소자 및 고집적 소자를 실현하는데 중요한 공정으로, 물리기상증착(Physical Vapor Deposition; PVD)법, 전기도금(Electroplating)법, 무전해도금법(Electroless-plating), 유기금속 화학기상증착(MOCVD)법 등 여러 증착 기술이 적용되고 있다. 이러한 구리 증착 기술중 유기금속 화학기상증착법에 의한 구리 증착은 구리 전구체에 영향을 많이 받기 때문에 증착에 용이한 구리 전구체가 개발되어야 하며, 또한 이러한 구리 전구체를 안정하게 운송할 수 있는 딜리버리 시스템(delivery system)의 개발이 필수적이다.
유기금속 화학기상증착법에 의한 구리 증착은 버블러(bubbler) 방식의 리퀴드 딜리버리 시스템(Liquid Delivery System; 이하 "LDS"라 칭함)을 이용하거나, 다이렉트 리퀴드 인젝션(Direct Liquid Injection; 이하 DLI라 칭함)과 같은 LDS를 사용하거나, 컨트롤 에바퍼레이션 믹서(Control Evaporation Mixer; 이하 CEM이라 칭함)와 같은 LDS를 사용하며, 그 이외에도 오리피스(orifice) 방식이나 스프레이(spray) 방식의 베이퍼라이저(vaporizer)를 갖는 LDS 등과 같은 다양한 LDS를 사용하고 있다. 구리 증착은 이러한 LDS에서 전구체라 불리는 구리 금속을 포함하는 화합물을 분해하여 이루어진다. 유기금속 화학기상증착용 구리 전구체는 증기압이 낮은 1,1,1,5,5,5-헥사플루오로-2,4-펜타디오네이토-카파(II) {1,1,1,5, 5,5-hexafluoro-2,4-pentadionato-copper(II); Cu(hfac)2} 화합물과 같은 구리 II가 (CuII) 화합물이 개발된 이후로 구리 II가 화합물에 비해 증기압이 높아 증착속도가 빠르며 150 내지 250℃의 저온에서 고순도의 구리 박막 증착을 가능하게 하는 구리 I가(CuI) 화합물이 개발되었다. 현재까지 개발된 여러 가지 구리 I가 화합물들 중 1,1,1,5,5,5-헥사플루오로-2,4-펜타디오네이토(트리메틸비닐실란)-카파(I) {1,1,1, 5,5,5-hexafluoro-2,4-pentadionato(trimethylvinylsilane)-copper(I); 이하(hfac)Cu(TMVS)라 칭함} 화합물은 상온에서 액상으로 존재하며 고순도 구리 박막을 낮은 온도에서 증착할 수 있게 하여 현재 전 세계적으로 가장 많이 사용되고 있는 대표적인 유기금속 화학기상증착용 구리 전구체이다. 그러나, (hfac)Cu(TMVS) 화합물은 이러한 장점에도 불구하고 상온에서 보관시에 분해(degradation)되는 문제를 안고 있어 반도체 소자의 제조 공정에 적용시 공정의 재현성에 어려움이 있으며, 개발된 여러 전구체 중에서 증기압이 높은 편이나 기존의 LDS에서 재현성을 확보하기에는 증기압이 낮은 편이어서 안정하게 운송할 수 있는 새로운 LDS가 개발되지 않는 한 재현성 확보에 큰 어려움이 있다. 또한, (hfac)Cu(TMVS) 화합물은 기화 (vaporization) 온도와 액화(condensation) 온도의 폭이 매우 좁아서 매우 일정한 온도를 유지해야 하는 어려움이 있으며, "Schumacher"사에서는 안정제(stabilizer)를 이용하여 (hfac)Cu(TMVS) 화합물을 1년간 안정하게 사용할 수 있다고 발표한 바 있다.
상기한 (hfac)Cu(TMVS) 화합물의 문제점을 해결하기 위하여, 전구체로 (hfac)Cu(DMB) 화합물을 개발하였다. (hfac)Cu(DMB) 화합물은 3,3-디메틸-1-부텐 (3,3-dimethyl-1-butene; 이하 DMB라 칭함)를 루이스 베이스 리간드(Lewis base ligand)로하여 개발된 새로운 화합물로, VTMS의 메틸기(methyl group)대신 분자량이 낮고 증기압이 높은 DMB를 루이스 베이스 리간드로 사용하기 때문에 (hfac)CuTMVS보다 높은 증기압을 갖는다. 따라서, (hfac)Cu(DMB) 화합물은 MOCVD Cu 전구체의 가장 큰 문제점 중의 하나인 열악한 증착속도를 대폭 개선할 수 있어서 큰 장점을 가지는 전구체이다. 그러나, 현재까지 기존의 LDS에서 (hfac)Cu(DMB)전구체를 이용한 유기금속 화학기상증착 공정 기술이 확립되지 않아 상업화되지 않고 있는 실정이다.
따라서, 본 발명은 구리 증착 장비의 증착 공정 조건을 최적으로 설정하여 (hfac)Cu(DMB) 화합물을 구리 전구체로 이용한 유기금속 화학기상증착 공정기술을 확립하므로써, 새로운 LDS 개발없이 구리 증착 공정의 재현성을 실현시킬 수 있을 뿐만 아니라 우수한 막질의 구리 박막을 얻을 수 있는 반도체 소자의 구리 금속 배선 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판상에 층간 절연막을 형성하고, 상기 층간 절연막에 콘택홀 및 트랜치를 형성한 후, 상기 콘택홀 및 트랜치를 포함한 층간 절연막의 표면에 확산 장벽층을 형성하는 단계; 인-시튜 방법에 의해 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 상기 확산 장벽층 상에 구리 시드층을 형성하는 단계; 물리기상증착법으로 상기 구리 시드층이 형성된 상기 콘택홀 및 트랜치가 충분히 매립되도록 구리층을 형성하는 단계; 및 화학적 기계적 연마 처리하여 구리 금속 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법은 반도체 소자를형성하기 위한 여러 요소가 형성된 반도체 기판상에 층간 절연막을 형성하고, 상기 층간 절연막에 콘택홀 및 트랜치를 형성한 후, 상기 콘택홀 및 트랜치를 포함한 층간 절연막의 표면에 확산 장벽층을 형성하는 단계; 인-시튜 방법으로 물리기상증착법으로 상기 확산 장벽층 상에 제 1 구리 시드층을 형성하는 단계; 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 상기 제 1 구리 시드층 상에 제 2 구리 시드층을 형성하는 단계; 물리기상증착법으로 상기 제 1 및 제 2 구리 시드층이 적층된 상기 콘택홀 및 트랜치가 충분히 매립되도록 구리층을 형성하는 단계; 및 화학적 기계적 연마 처리하여 구리 금속 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
상기에서, 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하는 구리 증착은 반응 챔버와 리퀴드 딜리버리 시스템으로 이루어진 구리 증착 장비를 사용한다. 리퀴드 딜리버리 시스템은 버블러, 다이렉트 리퀴드 인젝션, 컨트롤 에바퍼레이션 믹서, 오리피스 방식의 베이퍼라이저를 갖는 시스템 및 스프레이 방식의 베이퍼라이저를 갖는 시스템이 있다.
구리 증착 조건은 리퀴드 딜리버리 시스템에서 (hfac)Cu(DMB) 전구체를 기화시키기 위한 수단, 예를 들어, 버블러의 캐니스터, 다이렉트 리퀴드 인젝션의 베이퍼라이저, 컨트롤 에바퍼레이션 믹서의 베이퍼라이저의 컨트롤 밸브 및 오리피스 방식이나 스프레이 방식의 베이퍼라이저의 온도를 20 내지 120℃의 온도 범위로 유지킨다. 또한, 구리 증착 조건은 리퀴드 딜리버리 시스템으로부터 반응 챔버에 이르는 가스 라인 및 소오스 라인의 온도와, 반응 챔버의 내부 온도 및 상기 반응 챔버의 샤워 헤드 온도를 (hfac)Cu(DMB) 전구체를 기화시키기 위한 온도와 같게 유지시킨다.
그 이외에, 구리 증착 조건은 반응 챔버의 서셉터 플레이트 온도를 120 내지 280℃의 온도 범위로 하고, 반응 챔버의 내부 압력을 0.1 내지 5torr의 압력 범위로 하고, 반응 챔버의 샤워 헤드와 상기 반응 챔버의 서셉터 플레이트 사이의 간격을 1 내지 50mm의 범위로 하고, (hfac)Cu(DMB) 전구체의 유량 비를 0.1 내지 1.0sccm의 범위로 한다.
도 1은 본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위한 구리 증착 공정의 흐름도.
도 2는 본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위한 반응 챔버가 구비된 버블러의 개략적인 구성도.
도 3은 본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위한 반응 챔버가 구비된 DLI의 개략적인 구성도.
도 4는 본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위한 반응 챔버가 구비된 CEM의 개략적인 구성도.
<도면의 주요 부분에 대한 부호의 설명>
10: 버블러 11: 캐리어 가스 유입 라인
12: 캐니스터 13: 금속 액체 원료
14: 기화 가스 유입/유출 라인 230: 다이렉터 리퀴드 인젝션(DLI)
19: 앰풀 20: 마이크로펌프
21: 제 1 밸브 22: 제 1 스텝핑 모터
23: 제 1 피스톤 24: 제 1 실린더
25: 제 2 밸브 26: 제 2 스텝핑 모터
27: 제 2 피스톤 28: 제 2 실린더
29: 제 3 밸브 30: 베이퍼라이저
31: 딜리버리 밸브 32: 메탈 디스크
33: 히팅 존 34: 액체 원료 유입 라인
35: 캐리어 가스 유입 라인 36: 기화 가스 유입/유출 라인
567: 컨트롤 에바퍼레이션 믹서(CEM) 49: 액체 유량 제어기
50: 베이퍼라이저 60: 컨트롤 밸브
62: 믹서 63: 액츄에이터
64: 액체 유입 라인 65: 캐리어 가스 유입 라인
66: 액체 벤트 라인 70: 히트 익스체인저
71: 스파이어럴 튜브 72: 기화 가스 유입/유출 라인
890: 반응 챔버 80: 샤워 헤드
90: 서셉터 플레이트 111: 웨이퍼
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위한 구리 증착 공정의 흐름도이다.
본 발명의 구리 증착을 위한 공정 단계는, 먼저 시작 단계로부터 구리 증착 장비를 초기화하는 단계(100)를 수행하고, 초기화 단계(100)가 완료되면 구리를 증착할 웨이퍼를 반응 챔버에 적재(loading)하는 단계(200)를 수행하고, 웨이퍼 적재 단계(200)가 완료되면 구리 증착 장비의 증착 공정 조건을 설정하는 단계(300)를 수행하고, 공정 조건 설정 단계(300)가 완료되면 (hfac)Cu(DMB) 전구체를 이용한 유기금속 화학기상증착 공정으로 웨이퍼에 구리를 증착하는 단계(400)를 수행하여 구리 증착 공정을 완료한다.
상기 공정 단계중 구리 증착 장비의 증착 공정 조건을 설정하는 단계(300)는 본 발명의 목적을 달성하기 위한 중요한 단계이다. 즉, 증착 공정 조건을 최적으로 설정하여야만 (hfac)Cu(DMB) 화합물을 이용한 유기금속 화학기상증착 공정기술을 확립할 수 있기 때문이다.
구리 증착 장비의 증착 공정 조건을 최적으로 설정하기 위해서는 구리 전구체인 (hfac)Cu(DMB) 화합물의 특성과 함께 구리 증착 장비의 특성을 파악하여야 한다.
먼저, 구리 전구체인 (hfac)Cu(DMB) 화합물의 특성은 다음과 같다.
(hfac)Cu(DMB)는 (hfac)Cu(TMVS)와 구조적으로 비교할 때, 중성 리간드의 중앙에 Si대신 (hfac)Cu(DMB)의 구조에서는 C로 치환되어 있는 차이만 있을 뿐, 다른 구조적인 차이점은 없다. (hfac)Cu(TMVS)와 (hfac)Cu(DMB)의 TGA/DSC 결과를 보면, (hfac)Cu(TMVS)의 경우는 63℃의 온도에서 분해되는 반면, (hfac)Cu(DMB)의 경우는 약 90℃의 온도에서 분해되므로 열적 안정성이 (hfac)Cu(DMB)의 경우가 훨씬 뛰어남을 알 수 있다. 전구체 특성을 좌우하는 열적 안정성과 더불어 중요한 특성 중의 하나는 증기압(vapor pressure)이다. 증기압 측정 결과를 보면 (hfac)Cu(DMB)가 (hfac)Cu(TMVS) 전구체보다 거의 1 오더(order)정도 높은 증기압을 가지고 있음을 알 수 있다. 즉, (hfac)Cu(TMVS)의 증기압은 55℃의 온도에서 0.67인 반면, (hfac)Cu(DMB)의 증기압은 43.5℃의 온도에서 2.01, 54℃의 온도에서 3.10, 66℃의 온도에서 5.26, 78℃의 온도에서 8.75, 88℃의 온도에서 12.93의 매우 높은 증기압을 나타낸다. 또한, 96℃의 온도 부근에서 분해 침전물이 발생한다고 보고되었기때문에 분해 온도도 (hfac)Cu(TMVS)보다 높음을 알 수 있으며, 이 결과를 토대로 생각하면 (hfac)Cu(DMB)의 분해온도가 (hfac)Cu(TMVS)보다 훨씬 높아서 더욱 높은 기화(vaporizer)온도를 이용할 수 있는 잠재력이 있고, 이를 토대로 매우 높은 증기압을 가지고 있기 때문에 1000Å/min 이상의 높은 증착속도를 용이하게 얻을 수 있다.
이러한 (hfac)Cu(DMB) 화합물을 이용하여 유기금속 화학기상증착 공정을 수행하기 위한 구리 증착 장비의 특성은 다음과 같다.
유기금속 화학기상증착 공정에 사용되는 구리 증착 장비는 일반적으로 LDS와 반응 챔버로 이루어진다. 구리 전구체를 운송하기 위해 현재 적용되고 있는 대표적인 LDS는 버블러, DLI, CEM이 있으며, 그 이외에도 오리피스(orifice) 방식이나 스프레이(spray) 방식의 베이퍼라이저(vaporizer)를 갖는 LDS 등 다양한 LDS가 있다.
도 2는 본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위한 반응 챔버가 구비된 버블러의 개략적인 구성도 이다.
버블러(10)는 캐리어 가스 유입 라인(carrier gas inflow line; 11), 캐니스터(canister; 12), 기화 가스 유입/유출 라인(evaporation gas inflow/outflow line; 14)으로 구성된다. 버블러(10)를 이용한 유기금속 화학기상증착 공정은 캐리어 가스 유입 라인(11)을 통해 캐리어 가스가 캐니스터(12) 내로 유입되고, 유입된 캐리어 가스는 캐니스터(12) 내에 담겨있던 금속 액체 원료(13)와 일정비율로 혼합되어 기화 가스 유입/유출 라인(14)을 통해 반응 챔버(890)으로 유입된다.
반응 챔버(890)는 버블러(10)로부터 공급되는 기화된 원료를 분사하는 샤워헤드(shower head; 80)와 웨이퍼(111)를 적재하는 서셉터 플레이트(susceptor plate; 90)로 구성된다.
상기한 버블러(10)에서, 캐리어 가스와 금속 액체 원료와의 비율은 캐리어 가스의 유량, 버블러의 온도, 버블러 내의 압력에 의해서 정해진다. 이러한 버블러는 구리 액체 원료와 같은 증기압이 매우 낮은 액체 원료에는 사용이 부적합하며, 특히 버블러의 온도를 일정하게 유지해야 하기 때문에 구리 액체 원료가 분해되면서 입자(particle)가 생성되어 반도체 증착 필름에 악영향을 미칠 뿐만 아니라 재현성이 나쁘며, 또한 매우 낮은 증착속도 등의 문제가 있다.
도 3은 본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위한 반응 챔버가 구비된 DLI의 개략적인 구성도 이다.
DLI(230)는 마이크로펌프(micropump; 20)와 베이퍼라이저(30)로 구성되며, 메탈 디스크(metal disk; 32)에서 액체 원료가 기화되는 구조를 갖는다. 앰풀(ampule; 19)의 액체 원료는 약 20psi의 압력으로 가압되어 제 1 밸브(first valve; 21)를 통해 마이크로펌프(20)에 전달되는데, 이때 제 1 스텝핑 모터(first stepping motor; 22)에 의해 제 1 피스톤(first piston; 23)이 상승하면서 액체 원료가 제 1 실린더(first cylinder; 24)에 채워진다. 제 1 밸브(21)는 잠기고, 제 2 밸브(25)는 열리며, 제 1 피스톤(23)의 하강과 제 2 스텝핑 모터(26)에 의한 제 2 피스톤(27)의 상승이 동시에 이루어지면서 제 1 실린더(24)에 채워진 액체 원료가 제 2 밸브(25)를 통해 제 2 실린더(28)로 들어가 제 2 실린더(28)에 채워진다. 제 2 밸브(25)는 잠기고, 제 3 밸브(29)는 열리며, 제 2 피스톤(27)의 하강으로 제 3밸브(29)를 통해 베이퍼라이저(30)로 액체 원료가 이송된다. 이때, 제 1 밸브(21)는 열리고, 제 1 피스톤(23)은 상승하면서 제 1 실린더(24)에 다시 액체 원료가 채워진다. 이러한 동작이 반복되므로써 액체 원료는 마이크로펌프(20)를 통해 베이퍼라이저(30)에 공급된다. 유량 제어는 제 1 및 제 2 스텝핑 모터(22 및 26)의 사이클(cycle) 수에 의해 결정된다. 이와 같이 마이크로펌프(20)로부터 공급되는 액체 원료는 액체 원료 유입 라인(liquid inflow line; 34)에 구비된 딜리버리 밸브(delivery valve; 31)를 통해 99장의 메탈 디스크(32)로 유입되고, 히팅 존(heating zone; 33)에 의해 기화된다. 기화된 가스는 캐리어 가스 유입 라인(carrier gas inflow line; 35)을 통해 유입되는 캐리어 가스와 함께 기화 가스 유입/유출 라인(evaporation gas inflow/outflow line; 36)을 통해 반응 챔버(890)로 유입된다.
반응 챔버(890)는 DLI(230)으로부터 공급되는 기화된 원료를 분사하는 샤워 헤드(shower head; 80)와 웨이퍼(10)를 적재하는 서셉터 플레이트(susceptor plate; 90)로 구성된다.
상기한 DLI(230)은 베이퍼라이저(30)에 99장이 겹쳐져 있는 메탈 디스크(32) 사이로 액체 원료가 유입되어 기화되므로써, 열 교환 면적이 매우 넓어 열 교환 효율이 우수하고, 유입되는 액체 원료가 유량에 따라서 수십 내지 수백 psi로 전달되며, 반면 베이퍼라이저(30) 내부의 압력은 수 torr 정도의 매우 낮은 압력을 유지하기 때문에 압력차에 따른 부피 팽창 효과를 얻을 수 있어 기화 효율을 극대화시킬 수 있도록 구성된다. 이와 같은 장점을 갖고 있으나, 메탈 디스크(32)의 구동은유입되는 액체 원료에 의존하며, 마이크로펌프(20)가 압력을 형성할 수 있는 구조로 되어 있어 액체 원료의 압력을 일정하게 유지시키는 것이 매우 어렵고, 액체 원료의 압력이 평형 상태에 도달하는데 매우 장시간(수십분)이 소요되는 단점이 있다. 또한, 초기 상태에서 액체 원료가 흡입(suction)될 경우 메탈 디스크(32)에 다량의 액체 원료가 유입되어 기화되지 못하고 잔류하므로써, 베이퍼라이저(30)가 클로깅(clogging)되는 문제가 있다.
도 4는 본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위한 반응 챔버가 구비된 CEM의 개략적인 구성도 이다.
CEM(567)은 액체 유량 제어기(Liquid Mass Flow Controller; 49, 이하 LMFC라 칭함)와 베이퍼라이저(50)로 구성되며, 히트 익스체인저(heat exchanger; 70)에서 액체 원료가 기화되는 구조를 갖는다. 베이퍼라이저(50)는 컨트롤 밸브(control valve; 60)와 히트 익스체인저(70)로 이루어진다. 컨트롤 밸브(60)는 오리피스(61), 믹서(mixer; 62) 및 액츄에이터(actuator; 63)로 이루어지며, 액체 원료를 공급하는 액체 유입 라인(64), 캐리어 가스를 공급하는 캐리어 가스 유입 라인(65) 및 액체 벤트 라인(liquid vent line; 66)이 구비된다. 히트 익스체인저(70)에는 스파이어럴 튜브(spiral tube; 71)가 구비된다.
캐리어 가스가 믹서(62)를 통과할 때 심한 와류를 형성하여 오리피스(61)를 통과한 액체 원료를 안개(mist) 형태로 히터 익스체인저(70)로 전달하게 된다. 믹서(62)에서 캐리어 가스와 혼합된 액체 원료는 스파이어럴 튜브(71)를 통과하면서 기화된다. 기화된 가스는 기화 가스 유입/유출 라인(72)을 통해 반응 챔버(890)로유입된다.
반응 챔버(890)는 CEM(567)으로부터 공급되는 기화된 원료를 분사하는 샤워 헤드(80)와 웨이퍼(10)를 적재하는 서셉터 플레이트(90)로 구성된다.
CEM(567)의 베이퍼라이저(50)는 오리피스(61)가 직접 가열되지 않기 때문에 오리피스(61)가 클로깅(clogging)될 가능성은 비교적 적으나, 컨덕턴스 (conductance)가 매우 낮고, 긴 스파이어럴 튜브(71)에서 기화가 일어나기 때문에 액체 원료의 응축과 분해에 의해 파티클(particle)이 형성되는 문제점을 안고 있다.
구리 전구체로 (hfac)Cu(DMB) 화합물을 이용하고, 도 2에 도시된 반응 챔버(890)가 구비된 버블러(10)를 사용하여 유기금속 화학기상증착법으로 구리를 증착할 경우, 구리 증착 공정의 재현성을 실현시키기 위한 구리 증착 공정 조건은 다음과 같다.
구리 전구체인 (hfac)Cu(DMB) 화합물을 기화시키기 위해 캐니스터(12)의 온도는 20 내지 120℃의 온도 범위로 유지시킨다. 캐리어 가스 유입 라인(11)을 통해 캐니스터(12)로 유입되는 캐리어 가스는 헬륨(He), 수소(H2), 아르곤(Ar) 등이 가능하며, 그 유량은 10 내지 700sccm 범위로 한다. 캐니스터(12)에서 기화된 (hfac)Cu(DMB) 화합물의 분해 및 응축을 방지하면서 컨덕턴스(conductance)를 좋게하기 위해 캐니스터(12)로부터 반응 챔버(890)에 이르는 모든 가스 라인 및 소오스라인의 온도는 캐니스터(12)의 온도와 같게 유지시킨다. 반응 챔버(890)로 유입되는 기화된 (hfac)Cu(DMB) 화합물을 분해하여 순수 구리만 웨이퍼(111)에 증착되게 하면서 불순물(impurity)을 완전히 제거(evacuate)할 수 있도록, 반응 챔버(890)의 내부 온도 및 샤워 헤드(80)의 온도는 캐니스터(12)의 온도와 같게 유지시킨다. 웨이퍼(111)가 적재된 서셉터 플레이트(90)의 온도를 120 내지 280℃의 온도 범위로 한다. 반응 챔버(890)의 내부 압력을 0.1 내지 5torr의 압력 범위로 유지시킨다. 샤워 헤드(80)와 서셉터 플레이트(90) 사이의 간격은 1 내지 50mm로 한다. 구리 전구체로 사용하는 (hfac)Cu(DMB) 화합물은 첨가제 없이 사용할 수 있으며, 첨가제를 사용할 경우, 첨가제로 DMB를 0.1 내지 30% 첨가하거나, Hhfac를 0.1 내지 20% 첨가하거나, DMB와 Hhfac를 조합하여 첨가할 수 있다.
구리 전구체로 (hfac)Cu(DMB) 화합물을 이용하고, 도 3에 도시된 반응 챔버(890)가 구비된 DLI(230)를 사용하여 유기금속 화학기상증착법으로 구리를 증착할 경우, 구리 증착 공정의 재현성을 실현시키기 위한 구리 증착 공정 조건은 다음과 같다.
구리 전구체인 (hfac)Cu(DMB) 화합물을 기화시키기 위한 베이퍼라이저(30)의 온도는 20 내지 120℃의 온도 범위로 한다. 베이퍼라이저(30)로 유입되는 캐리어 가스의 온도는 베이퍼라이저(30)의 온도보다 약 20℃정도 높게 설정하여 40 내지 140℃의 온도 범위로 제어시켜 화합물의 완전 기화에 도움을 주도록 한다. 이때 사용 가능한 캐리어 가스는 헬륨(He), 수소(H2), 아르곤(Ar) 등이 가능하며, 그 유량은 10 내지 700sccm 범위로 한다. 베이퍼라이저(30)에서 기화된 (hfac)Cu(DMB) 화합물의 분해 및 응축을 방지하면서 컨덕턴스(conductance)를 좋게하기 위해 베이퍼라이저(30)로부터 반응 챔버(890)에 이르는 모든 가스 라인 및 소오스 라인의 온도는 베이퍼라이저(30)의 온도와 같게 유지시킨다. 반응 챔버(890)로 유입되는 기화된 (hfac)Cu(DMB) 화합물을 분해하여 순수 구리만 웨이퍼(111)에 증착되게 하면서 불순물(impurity)을 완전히 제거(evacuate)할 수 있도록, 반응 챔버(890)의 내부 온도 및 샤워 헤드(80)의 온도는 베이퍼라이저(30)의 온도와 같게 유지시킨다. 웨이퍼(111)가 적재된 서셉터 플레이트(90)의 온도를 120 내지 280℃의 온도 범위로 한다. 반응 챔버(890)의 내부 압력을 0.1 내지 5torr의 압력 범위로 유지시킨다. 샤워 헤드(80)와 서셉터 플레이트(90) 사이의 간격은 1 내지 50mm로 한다. 구리 전구체인 (hfac)Cu(DMB) 화합물의 유량 비(flow rate)를 0.1 내지 1.0sccm의 범위로 한다. 상기한 공정에서 구리 전구체인 (hfac)Cu(DMB) 화합물은 첨가제 없이 사용할 수 있으며, 첨가제를 첨가할 경우, 첨가제로 DMB를 0.1 내지 30% 첨가하거나, Hhfac를 0.1 내지 20% 첨가하거나, DMB와 Hhfac를 조합하여 첨가할 수 있다.
구리 전구체로 (hfac)Cu(DMB) 화합물을 이용하고, 도 4에 도시된 반응 챔버(890)가 구비된 CEM(567)을 사용하여 유기금속 화학기상증착법으로 구리를 증착할 경우, 구리 증착 공정의 재현성을 실현시키기 위한 구리 증착 공정 조건은 다음과 같다.
구리 전구체인 (hfac)Cu(DMB) 화합물을 기화시키기 위한 베이퍼라이저(50)에서 캐리어 가스가 믹서(62)를 통과할 때 심한 와류를 형성하여 오리피스(61)를 통과한 (hfac)Cu(DMB) 화합물을 안개(mist) 형태로 히터 익스체인저(70)로 전달하기 때문에, 컨트롤 밸브(60)의 온도를 상온으로 유지시키면서 히터 익스체인저(70)의 온도를 40 내지 120℃의 온도 범위로 한다. 베이퍼라이저(50)의 컨트롤 밸브(60)로 유입되는 캐리어 가스의 온도는 베이퍼라이저(50)의 히터 익스체인저(70)의 온도보다 낮거나 높게 20 내지 140℃의 온도 범위로 제어한다. 이때 사용 가능한 캐리어 가스는 헬륨(He), 수소(H2), 아르곤(Ar) 등이 가능하며, 그 유량은 10 내지 700sccm 범위로 한다. 베이퍼라이저(50)의 히터 익스체인저(70)에서 기화된 (hfac)Cu(DMB) 화합물의 분해 및 응축을 방지하면서 컨덕턴스(conductance)를 좋게하기 위해 베이퍼라이저(50)로부터 반응 챔버(890)에 이르는 모든 가스 라인 및 소오스 라인의 온도를 베이퍼라이저(50)의 히터 익스체인저(70)의 온도와 같게 유지하거나 5 내지 20℃ 정도 높게 유지하도록 한다. 반응 챔버(890)로 유입되는 기화된 (hfac)Cu(DMB) 화합물을 분해하여 순수 구리만 웨이퍼(111)에 증착되게 하면서 불순물을 완전히 제거(evacuate)할 수 있도록, 반응 챔버(890)의 내부 온도 및 샤워 헤드(80)의 온도는 베이퍼라이저(50)의 히터 익스체인저(70)의 온도와 같게 유지시킨다. 웨이퍼(111)가 적재된 서셉터 플레이트(90)의 온도를 120 내지 280℃의 온도 범위로 한다. 반응 챔버(890)의 내부 압력을 0.1 내지 5torr의 압력 범위로 유지시킨다. 샤워 헤드(80)와 서셉터 플레이트(90) 사이의 간격은 1 내지 50mm로 한다. 구리 전구체인 (hfac)Cu(DMB) 화합물의 유량 비(flow rate)는 0.1 내지 1.0sccm의 범위로 한다. 상기한 공정에서 구리 전구체인 (hfac)Cu(DMB) 화합물은 첨가제 없이사용할 수 있으며, 첨가제를 첨가할 경우, 첨가제로 DMB를 0.1 내지 30% 첨가하거나, Hhfac를 0.1 내지 20% 첨가하거나, DMB와 Hhfac를 조합하여 첨가할 수 있다.
구리 전구체로 (hfac)Cu(DMB) 화합물을 이용하고, 도면으로 도시하지는 않았지만, 반응 챔버가 구비된 오리피스 방식이나 스프레이 방식의 베이퍼라이저를 갖는 리퀴드 딜리버리 시스템을 사용하여 유기금속 화학기상증착법으로 구리를 증착할 수 있으며, 이 경우에 구리 증착 공정의 재현성을 실현시키기 위한 구리 증착 공정 조건은 다음과 같다.
구리 전구체인 (hfac)Cu(DMB) 화합물을 기화시키기 위한 베이퍼라이저의 온도는 20 내지 120℃의 온도 범위로 한다. 베이퍼라이저로 유입되는 캐리어 가스의 온도는 베이퍼라이저의 온도보다 약 20℃정도 높게 설정하여 40 내지 140℃의 온도 범위로 제어시켜 화합물의 완전 기화에 도움을 주도록 한다. 이때 사용 가능한 캐리어 가스는 헬륨(He), 수소(H2), 아르곤(Ar) 등이 가능하며, 그 유량은 10 내지 700sccm 범위로 한다. 베이퍼라이저에서 기화된 (hfac)Cu(DMB) 화합물의 분해 및 응축을 방지하면서 컨덕턴스(conductance)를 좋게하기 위해 베이퍼라이저로부터 반응 챔버에 이르는 모든 가스 라인 및 소오스 라인의 온도는 베이퍼라이저의 온도와 같게 유지시킨다. 반응 챔버로 유입되는 기화된 (hfac)Cu(DMB) 화합물을 분해하여 순수 구리만 웨이퍼에 증착되게 하면서 불순물을 완전히 제거할 수 있도록, 반응 챔버의 내부 온도 및 샤워 헤드의 온도는 베이퍼라이저의 온도와 같게 유지시킨다. 웨이퍼가 적재된 서셉터 플레이트의 온도를 120 내지 280℃의 온도 범위로 한다.반응 챔버의 내부 압력을 0.1 내지 5torr의 압력 범위로 유지시킨다. 샤워 헤드와 서셉터 플레이트 사이의 간격은 1 내지 50mm로 한다. 구리 전구체인 (hfac)Cu(DMB) 화합물의 유량 비(flow rate)를 0.1 내지 1.0sccm의 범위로 한다. 상기한 공정에서 구리 전구체인 (hfac)Cu(DMB) 화합물은 첨가제 없이 사용할 수 있으며, 첨가제를 첨가할 경우, 첨가제로 DMB를 0.1 내지 30% 첨가하거나, Hhfac를 0.1 내지 20% 첨가하거나, DMB와 Hhfac를 조합하여 첨가할 수 있다.
상기한 구리 증착 조건을 토대로 반도체 소자의 구리 금속 배선을 형성하는 방법을 여러 가지 측면에서 설명하기로 한다.
첫째, 인-시튜(in-situ) 방법에 의한 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 구리 시드층(Cu seed layer)용 구리를 증착하고, 물리기상증착(PVD)법으로 구리 배선용 구리를 증착하는 경우, 본 발명의 반도체 소자의 구리 금속 배선 형성 방법은 다음과 같다.
반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판상에 층간 절연막을 형성하고, 마스크를 이용하여 층간 절연막에 콘택홀 및 트랜치를 형성한 후 클리닝을 실시한다. 콘택홀 및 트랜치를 포함한 층간 절연막의 표면에 확산 장벽층을 형성한 후, 인-시튜 방법에 의한 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 확산 장벽층 상에 구리 시드층(Cu seed layer)을 형성한다. 물리기상증착법으로 구리 시드층이 증착된 콘택홀 및 트랜치가 충분히 매립되도록 구리층을 형성한다. 구리층 형성이 완료되면 수소환원 열처리를 실시한 후, CMP 처리하여 콘택홀 및 트랜치 내에 구리 금속 배선을 형성한다.
상기에서, 층간 절연막은 2.7이하의 낮은 유전 상수를 갖는 절연막으로 형성한다. 콘택홀 및 트랜치는 듀얼 다마신(dual damascene) 방식으로 형성한다. 클리닝 공정은 하지층이 텅스텐(W)이나 알루미늄(Al)과 같은 금속일 경우 고주파 플라즈마(RF plasma)를 이용하고, 하지층이 구리(Cu)일 경우 리액티브 클리닝(reactive cleaning) 방식을 적용한다. 확산 장벽층은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN 중 어느 적어도 어느 하나로 형성한다.
구리 시드층은 반응 챔버와 LDS로 이루어진 구리 증착 장비에서 형성한다. LDS는 버블러, DLI, CEM이 있으며, 그 이외에도 오리피스(orifice) 방식이나 스프레이(spray) 방식의 베이퍼라이저(vaporizer)를 갖는 LDS 등 다양한 LDS가 사용된다. 구리 시드층을 증착하기 위한 각 구리 증착 장비의 조건은 전술한 바와 같으므로 상세한 설명은 생략하기로 한다.
물리기상증착법에 의한 구리 증착 온도는 -30 내지 300℃의 온도이다.
수소환원 열처리 공정은 수소환원 분위기에서 상온 내지 350℃의 온도 범위에서 30분 내지 3시간 열처리하여 그레인 형태(grain morphology)를 바꾸고, 이때 수소환원 분위기는 수소(H2)만을 적용하거나, H2+Ar(1-95%), H2+N2(1-95%) 등과 같은 수소혼합기체를 사용한다. CMP 처리 후에 포스트-클리닝(post-cleaning)을 실시할 수도 있다. 클리닝 공정과 확산 장벽 형성 공정은 시간 지연 없이(no time delay)인-시튜(in-situ)로 진행할 수 있으며, 또한 물리기상증착법에 의한 구리층 형성 공정 및 수소환원 열처리 공정 역시 시간 지연 없이 인-시튜로 진행할 수 있다.
둘째, 인-시튜 방법으로 물리기상증착법에 의해 제 1 구리 시드층용 구리를 증착하고, 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 제 2 구리 시드층용 구리를 증착하고, 다시 물리기상증착법으로 구리 배선용 구리를 증착하는 경우, 본 발명의 반도체 소자의 구리 금속 배선 형성 방법은 다음과 같다.
반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판상에 층간 절연막을 형성하고, 마스크를 이용하여 층간 절연막에 콘택홀 및 트랜치를 형성한 후, 클리닝을 실시한다. 콘택홀 및 트랜치를 포함한 층간 절연막의 표면에 확산 장벽층을 형성한 후, 인-시튜 방법에 의한 물리기상증착법으로 확산 장벽층 상에 제 1 구리 시드층(Cu seed layer)을 형성한다. 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 제 1 구리 시드층 상에 제 2 구리 시드층을 형성한다. 다시 물리기상증착법으로 제 1 및 제 2 구리 시드층이 증착된 콘택홀 및 트랜치가 충분히 매립되도록 구리층을 형성한다. 구리층 형성 공정이 완료되면 수소환원 열처리를 실시한 후, CMP 처리하여 콘택홀 및 트랜치 내에 구리 금속 배선을 형성한다.
상기에서, 층간 절연막은 2.7이하의 낮은 유전 상수를 갖는 절연막으로 형성한다. 콘택홀 및 트랜치는 듀얼 다마신(dual damascene) 방식으로 형성한다. 클리닝 공정은 하지층이 텅스텐(W)이나 알루미늄(Al)과 같은 금속일 경우 고주파 플라즈마(RF plasma)를 이용하고, 하지층이 구리(Cu)일 경우 리액티브 클리닝(reactivecleaning) 방식을 적용한다. 확산 장벽층은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN 중 어느 적어도 어느 하나로 형성한다.
물리기상증착법에 의해 형성되는 제 1 구리 시드층 및 구리층은 -30 내지 300℃의 온도에서 증착이 이루어진다. 제 1 구리 시드층은 200Å 두께 이내로 형성한다.
제 2 구리 시드층은 반응 챔버와 LDS로 이루어진 구리 증착 장비에서 형성한다. LDS는 버블러, DLI, CEM이 있으며, 그 이외에도 오리피스(orifice) 방식이나 스프레이(spray) 방식의 베이퍼라이저(vaporizer)를 갖는 LDS 등 다양한 LDS가 사용된다. 구리 시드층을 증착하기 위한 각 구리 증착 장비의 조건은 전술한 바와 같으므로 상세한 설명은 생략하기로 한다.
수소환원 열처리 공정은 수소환원 분위기에서 상온 내지 350℃의 온도 범위에서 30분 내지 3시간 열처리하여 그레인 형태(grain morphology)를 바꾸고, 이때 수소환원 분위기는 수소(H2)만을 적용하거나, H2+Ar(1-95%), H2+N2(1-95%) 등과 같은 수소혼합기체를 사용한다. CMP 처리 후에 포스트-클리닝(post-cleaning)을 실시할 수도 있다. 클리닝 공정과 확산 장벽 형성 공정은 시간 지연 없이(no time delay) 인-시튜(in-situ)로 진행할 수 있으며, 또한 구리 형성 공정 및 수소환원 열처리 공정 역시 시간 지연 없이 인-시튜로 진행할 수 있다.
상술한 바와 같이, 본 발명은 구리 증착 장비의 증착 공정 조건을 최적으로 설정하여 (hfac)Cu(DMB) 화합물을 구리 전구체로 이용한 유기금속 화학기상증착 공정기술을 확립하므로써, 구리 증착 공정의 재현성을 실현시킬 수 있을 뿐만 아니라, 우수한 막질의 구리 박막을 얻을 수 있다.

Claims (30)

  1. 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판상에 층간 절연막을 형성하고, 상기 층간 절연막에 콘택홀 및 트랜치를 형성한 후, 상기 콘택홀 및 트랜치를 포함한 층간 절연막의 표면에 확산 장벽층을 형성하는 단계;
    인-시튜 방식에 의해 반응 챔버와 리퀴드 딜리버리 시스템으로 이루어진 구리 증착 장비에서 (hfac)Cu(DMB) 전구체를 이용한 유기 금속 화학기상증착법의 버블러 방식으로 리퀴드 딜리버리 시스템을 이용하여 형성하되, 상기 (hfac)Cu(DMB) 전구체를 기화시키기 위해 상기 버블러의 캐니스터의 온도를 20 내지 120℃의 온도 범위로 하고, 상기 버블러의 캐니스터로 유입되는 캐리어 가스로 헬륨(He), 수소(H2) 및 아르곤(Ar) 가스 중 적어도 어느 하나를 사용하며, 그 유량은 10 내지 70sccm 범위로 하고, 상기 버블러의 캐니스터로부터 상기 반응 챔버에 이르는 가스 라인 및 소오스 라인의 온도는 상기 버블러의 캐니스터의 온도와 같게 유지시켜 구리 시드층을 형성하는 단계;
    물리기상증착법으로 상기 구리 시드층이 형성된 상기 콘택홀 및 트랜치가 충분히 매립되도록 구리층을 형성하는 단계; 및
    화학적 기계적 연마 처리하여 구리 금속 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 콘택홀 및 트랜치는 듀얼 다마신 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 확산 장벽층은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta,ionized PVD TaN, CVD Ta, CVD TaN, CVD WN 중 어느 적어도 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 구리 시드층은 상기 버블러 방식 대신 다이렉트 리퀴드 인젝션, 컨트롤 에바퍼레이션 믹서, 오리피스 방식의 베이퍼라이저를 갖는 시스템을 및 스프레이 방식의 베이퍼라이저를 갖는 시스템 중 어느 하나를 이용하여 형성한 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  5. 삭제
  6. 제 4 항에 있어서,
    상기 다이렉트 리퀴드 인젝션을 이용한 상기 구리 시드층 증착 조건은 상기 (hfac)Cu(DMB) 전구체를 기화시키기 위해 상기 다이렉트 리퀴드 인젝션의 베이퍼라이저의 온도를 20 내지 120℃의 온도 범위로 하고, 상기 베이퍼라이저로 유입되는 캐리어 가스의 온도를 상기 베이퍼라이저의 온도보다 약 20℃정도 높게 설정하고, 상기 캐리어 가스로 헬륨(He), 수소(H2) 및 아르곤(Ar) 가스중 적어도 어느 하나를 사용하되, 그 유량은 10 내지 700sccm 범위로 하고, 상기 베이퍼라이저로부터 상기 반응 챔버에 이르는 가스 라인 및 소오스 라인의 온도를 상기 베이퍼라이저의 온도와 같게 유지시키는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  7. 제 4 항에 있어서,
    상기 컨트롤 에바퍼레이션 믹서를 이용한 상기 구리 시드층 증착 조건은 상기 (hfac)Cu(DMB) 전구체를 기화시키기 위해 상기 컨트롤 에바퍼레이션 믹서의 베이퍼라이저의 컨트롤 밸브의 온도를 상온으로 유지하고, 상기 베이퍼라이저의 히터익스체인저의 온도를 20 내지 120℃의 온도 범위로 하고, 상기 컨트롤 밸브로 유입되는 캐리어 가스의 온도를 상기 히터 익스체인저의 온도보다 낮거나 높게 제어하고, 상기 캐리어 가스로 헬륨(He), 수소(H2) 및 아르곤(Ar) 가스중 적어도 어느 하나를 사용하되, 그 유량은 10 내지 700sccm 범위로 하고, 상기 베이퍼라이저로부터 상기 반응 챔버에 이르는 가스 라인 및 소오스 라인의 온도를 상기 히터 익스체인저의 온도와 같거나 5 내지 20℃ 정도 높게 유지시키는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  8. 제 4 항에 있어서,
    상기 오리피스 방식이나 스프레이 방식의 베이퍼라이저를 갖는 리퀴드 딜리버리 시스템을 이용한 상기 구리 시드층 증착 조건은 상기 (hfac)Cu(DMB) 전구체를 기화시키기 위해 상기 베이퍼라이저의 온도를 20 내지 120℃의 온도 범위로 하고, 상기 베이퍼라이저로 유입되는 캐리어 가스의 온도를 상기 베이퍼라이저의 온도보다 약 20℃정도 높게 설정하고, 상기 캐리어 가스로 헬륨(He), 수소(H2) 및 아르곤(Ar) 가스중 적어도 어느 하나를 사용하되, 그 유량은 10 내지 700sccm 범위로 하고, 상기 베이퍼라이저로부터 상기 반응 챔버에 이르는 가스 라인 및 소오스 라인의 온도를 상기 베이퍼라이저의 온도와 같게 유지시키는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  9. 제 1 항에 있어서,
    상기 구리 시드층을 증착하기 위한 상기 반응 챔버의 조건은 반응 챔버의 내부 온도 및 상기 반응 챔버의 샤워 헤드 온도를 20 내지 120℃의 온도 범위로 하고, 상기 반응 챔버의 서셉터 플레이트 온도를 120 내지 280℃의 온도 범위로 하고, 상기 반응 챔버의 내부 압력을 0.1 내지 5torr의 압력 범위로 하고, 상기 반응 챔버의 샤워 헤드와 상기 반응 챔버의 서셉터 플레이트 사이의 간격을 1 내지 50mm의 범위로 하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  10. 제 1 항에 있어서,
    상기 물리기상증착법으로 형성되는 상기 구리층은 -30 내지 300℃의 온도에서 증착하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  11. 제 1 항에 있어서,
    상기 (hfac)Cu(DMB) 전구체의 유량 비는 0.1 내지 1.0sccm의 범위인 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  12. 제 1 항에 있어서,
    상기 (hfac)Cu(DMB) 전구체에 첨가제로 DMB를 0.1 내지 30% 첨가하거나, Hhfac를 0.1 내지 20% 첨가하거나, DMB와 Hhfac를 조합하여 첨가하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  13. 제 1 항에 있어서,
    상기 구리층 형성 공정 후에 시간 지연 없이 인-시튜로 수소환원 열처리 공정을 실시하고, 상기 수소환원 열처리 공정은 수소환원 분위기에서 상온 내지 350℃의 온도 범위에서 30분 내지 3시간 열처리하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  14. 제 13 항에 있어서,
    상기 수소환원 분위기는 H2, H2+Ar(1-95%) 및 H2+N2(1-95%) 중 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  15. 제 1 항에 있어서,
    상기 확산 장벽 형성 공정 후에 클리닝 공정을 실시하며, 상기 클리닝 공정과 확산 장벽 형성 공정은 시간 지연 없이 인-시튜로 진행하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  16. 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판상에 층간 절연막을 형성하고, 상기 층간 절연막에 콘택홀 및 트랜치를 형성한 후, 상기 콘택홀 및 트랜치를 포함한 층간 절연막의 표면에 확산 장벽층을 형성하는 단계;
    인-시튜 방법으로 물리기상증착법으로 상기 확산 장벽층 상에 제 1 구리 시드층을 형성하는 단계;
    유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 상기 제 1 구리 시드층 상에 제 2 구리 시드층을 형성하는 단계;
    물리기상증착법으로 상기 제 1 및 제 2 구리 시드층이 적층된 상기 콘택홀 및 트랜치가 충분히 매립되도록 구리층을 형성하는 단계; 및
    화학적 기계적 연마 처리하여 구리 금속 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  17. 제 16 항에 있어서,
    상기 콘택홀 및 트랜치는 듀얼 다마신 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  18. 제 16 항에 있어서,
    상기 확산 장벽층은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN 중 어느 적어도 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  19. 제 16 항에 있어서,
    상기 제 1 구리 시드층은 -30 내지 300℃의 증착 온도에서 약 200Å 이내의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  20. 제 16 항에 있어서,
    상기 제 2 구리 시드층은 반응 챔버와 리퀴드 딜리버리 시스템으로 이루어진 구리 증착 장비에서 유기금속 화학기상증착법으로 (hfac)Cu(DMB) 전구체를 이용하여 증착하며, 상기 리퀴드 딜리버리 시스템은 버블러, 다이렉트 리퀴드 인젝션, 컨트롤 에바퍼레이션 믹서, 오리피스 방식의 베이퍼라이저를 갖는 시스템 및 스프레이 방식의 베이퍼라이저를 갖는 시스템중 어느 하나인 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  21. 제 20 항에 있어서,
    상기 버블러를 이용한 상기 제 2 구리 시드층 증착 조건은 상기 (hfac)Cu(DMB) 전구체를 기화시키기 위해 상기 버블러의 캐니스터의 온도를 20 내지 120℃의 온도 범위로 하고, 상기 버블러의 캐니스터로 유입되는 캐리어 가스로 헬륨(He), 수소(H2) 및 아르곤(Ar) 가스중 적어도 어느 하나를 사용하되, 그 유량은 10 내지 700sccm 범위로 하고, 상기 버블러의 캐니스터로부터 상기 반응 챔버에 이르는 가스 라인 및 소오스 라인의 온도는 상기 버블러의 캐니스터의 온도와 같게 유지시키는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  22. 제 20 항에 있어서,
    상기 다이렉트 리퀴드 인젝션을 이용한 상기 제 2 구리 시드층 증착 조건은 상기 (hfac)Cu(DMB) 전구체를 기화시키기 위해 상기 다이렉트 리퀴드 인젝션의 베이퍼라이저의 온도를 20 내지 120℃의 온도 범위로 하고, 상기 베이퍼라이저로 유입되는 캐리어 가스의 온도를 상기 베이퍼라이저의 온도보다 약 20℃정도 높게 설정하고, 상기 캐리어 가스로 헬륨(He), 수소(H2) 및 아르곤(Ar) 가스중 적어도 어느 하나를 사용하되, 그 유량은 10 내지 700sccm 범위로 하고, 상기 베이퍼라이저로부터 상기 반응 챔버에 이르는 가스 라인 및 소오스 라인의 온도를 상기 베이퍼라이저의 온도와 같게 유지시키는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  23. 제 20 항에 있어서,
    상기 컨트롤 에바퍼레이션 믹서를 이용한 상기 제 2 구리 시드층 증착 조건은 상기 (hfac)Cu(DMB) 전구체를 기화시키기 위해 상기 컨트롤 에바퍼레이션 믹서의 베이퍼라이저의 컨트롤 밸브의 온도를 상온으로 유지하고, 상기 베이퍼라이저의 히터 익스체인저의 온도를 20 내지 120℃의 온도 범위로 하고, 상기 컨트롤 밸브로 유입되는 캐리어 가스의 온도를 상기 히터 익스체인저의 온도보다 낮거나 높게 제어하고, 상기 캐리어 가스로 헬륨(He), 수소(H2) 및 아르곤(Ar) 가스중 적어도 어느 하나를 사용하되, 그 유량은 10 내지 700sccm 범위로 하고, 상기 베이퍼라이저로부터 상기 반응 챔버에 이르는 가스 라인 및 소오스 라인의 온도를 상기 히터 익스체인저의 온도와 같거나 5 내지 20℃ 정도 높게 유지시키는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  24. 제 20 항에 있어서,
    상기 오리피스 방식이나 스프레이 방식의 베이퍼라이저를 갖는 리퀴드 딜리버리 시스템을 이용한 상기 제 2 구리 시드층 증착 조건은 상기 (hfac)Cu(DMB) 전구체를 기화시키기 위해 상기 베이퍼라이저의 온도를 20 내지 120℃의 온도 범위로 하고, 상기 베이퍼라이저로 유입되는 캐리어 가스의 온도를 상기 베이퍼라이저의 온도보다 약 20℃정도 높게 설정하고, 상기 캐리어 가스로 헬륨(He), 수소(H2) 및 아르곤(Ar) 가스중 적어도 어느 하나를 사용하되, 그 유량은 10 내지 700sccm 범위로 하고, 상기 베이퍼라이저로부터 상기 반응 챔버에 이르는 가스 라인 및 소오스 라인의 온도를 상기 베이퍼라이저의 온도와 같게 유지시키는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  25. 제 20 항에 있어서,
    상기 제 2 구리 시드층을 증착하기 위한 상기 반응 챔버의 조건은 반응 챔버의 내부 온도 및 상기 반응 챔버의 샤워 헤드 온도를 20 내지 120℃의 온도 범위로 하고, 상기 반응 챔버의 서셉터 플레이트 온도를 120 내지 280℃의 온도 범위로 하고, 상기 반응 챔버의 내부 압력을 0.1 내지 5torr의 압력 범위로 하고, 상기 반응 챔버의 샤워 헤드와 상기 반응 챔버의 서셉터 플레이트 사이의 간격을 1 내지 50mm의 범위로 하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  26. 제 16 항에 있어서,
    상기 (hfac)Cu(DMB) 전구체의 유량 비는 0.1 내지 1.0sccm의 범위인 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  27. 제 16 항에 있어서,
    상기 (hfac)Cu(DMB) 전구체에 첨가제로 DMB를 0.1 내지 30% 첨가하거나, Hhfac를 0.1 내지 20% 첨가하거나, DMB와 Hhfac를 조합하여 첨가하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  28. 제 16 항에 있어서,
    상기 구리 도금 공정 후에 시간 지연 없이 인-시튜로 수소환원 열처리 공정을 실시하고, 상기 수소환원 열처리 공정은 수소환원 분위기에서 상온 내지 350℃의 온도 범위에서 30분 내지 3시간 열처리하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  29. 제 28 항에 있어서,
    상기 수소환원 분위기는 H2, H2+Ar(1-95%) 및 H2+N2(1-95%) 중 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
  30. 제 16 항에 있어서,
    상기 확산 장벽 형성 공정 후에 클리닝 공정을 실시하며, 상기 클리닝 공정과 확산 장벽 형성 공정은 시간 지연 없이 인-시튜로 진행하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
KR1019990060564A 1999-12-22 1999-12-22 반도체 소자의 구리 금속 배선 형성 방법 KR100358047B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990060564A KR100358047B1 (ko) 1999-12-22 1999-12-22 반도체 소자의 구리 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990060564A KR100358047B1 (ko) 1999-12-22 1999-12-22 반도체 소자의 구리 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20010063479A KR20010063479A (ko) 2001-07-09
KR100358047B1 true KR100358047B1 (ko) 2002-10-25

Family

ID=19628287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990060564A KR100358047B1 (ko) 1999-12-22 1999-12-22 반도체 소자의 구리 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100358047B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100347838B1 (ko) * 2000-03-07 2002-08-07 학교법인 포항공과대학교 액상 유기구리 전구체의 열적 안정성 향상방법

Also Published As

Publication number Publication date
KR20010063479A (ko) 2001-07-09

Similar Documents

Publication Publication Date Title
KR100338112B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
US6074945A (en) Methods for preparing ruthenium metal films
US6133159A (en) Methods for preparing ruthenium oxide films
US6743473B1 (en) Chemical vapor deposition of barriers from novel precursors
US6265311B1 (en) PECVD of TaN films from tantalum halide precursors
US6491978B1 (en) Deposition of CVD layers for copper metallization using novel metal organic chemical vapor deposition (MOCVD) precursors
EP1192292B1 (en) Plasma treatment of thermal cvd tan films from tantalum halide precursors
JP3417751B2 (ja) 半導体装置の製造方法
US5376409A (en) Process and apparatus for the use of solid precursor sources in liquid form for vapor deposition of materials
US6410432B1 (en) CVD of integrated Ta and TaNx films from tantalum halide precursors
WO2001066819A2 (en) Methods for preparing ruthenium metal films
KR100256669B1 (ko) 화학기상증착 장치 및 그를 이용한 구리 박막 형성 방법
KR100460746B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR100358045B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
US6596888B2 (en) MOCVD of WNx thin films using imido precursors
KR100358047B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
WO2000065126A1 (en) Cvd tantalum nitride plug formation from tantalum halide precursors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee