KR100413481B1 - 반도체 소자의 구리 박막 증착 장비 - Google Patents

반도체 소자의 구리 박막 증착 장비 Download PDF

Info

Publication number
KR100413481B1
KR100413481B1 KR10-2001-0032907A KR20010032907A KR100413481B1 KR 100413481 B1 KR100413481 B1 KR 100413481B1 KR 20010032907 A KR20010032907 A KR 20010032907A KR 100413481 B1 KR100413481 B1 KR 100413481B1
Authority
KR
South Korea
Prior art keywords
chamber
wafer
copper
thin film
deposition
Prior art date
Application number
KR10-2001-0032907A
Other languages
English (en)
Other versions
KR20020094599A (ko
Inventor
표성규
김시범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0032907A priority Critical patent/KR100413481B1/ko
Priority to TW090123315A priority patent/TW504757B/zh
Priority to JP2002155274A priority patent/JP3996804B2/ja
Priority to US10/156,839 priority patent/US6664636B2/en
Publication of KR20020094599A publication Critical patent/KR20020094599A/ko
Priority to US10/697,320 priority patent/US6855632B2/en
Application granted granted Critical
Publication of KR100413481B1 publication Critical patent/KR100413481B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 구리 박막의 증착 속도를 개선하고 코스트를 낮추도록 한 반도체 소자의 구리 박막 증착 장비에 관한 것으로서, 웨이퍼의 공정 전후의 처리를 행하는 로드 록과, 상기 웨이퍼를 원하는 위치로 도달하도록 얼라인을 진행하는 얼라이너와, 상기 웨이퍼의 표면에 가스 등의 이물질을 제거하는 디개스 챔버와, 상기 웨이퍼를 각 챔버에 입/출력시키기 위해 로버트가 장착된 이송 챔버와, 상기 이송 챔버에 의해 이송된 웨이퍼에 플라즈마를 이용하여 패턴의 내 ·외부를 크리닝하는 프리-크리닝 챔버와, 상기 프리-크리닝된 웨이퍼상에 베리어 금속을 증착하는 베리어 금속 증착 챔버와, 상기 베리어 금속위에 구리 박막 증착전에 구리 박막의 접착을 개선하기 위하여 플래시 구리를 증착하는 AGL 플래시 구리 증착 챔버와, 상기 플래시 구리가 증착된 웨이퍼상에 균일한 CE 처리 및 CVD 구리 박막을 증착하는 CECVD 구리 증착 챔버와, 상기 웨이퍼위에 CE 처리후 균일한 슈퍼 필링을 구현하기 위하여 플라즈마 처리 및 CVD 구리 박막 증착후 구리 박막의 표면으로 떠 오른 이물질을 제거하기 위해 플라즈마 처리하는 플라즈마 처리 챔버를 포함하여 구성됨을 특징으로 한다.

Description

반도체 소자의 구리 박막 증착 장비{Cu film deposition equipment of semiconductor device}
본 발명은 반도체 소자의 증착 장비에 관한 것으로, 특히 화학적 강화제(Chemical Enhancer ; 이하, CE라고 한다) 처리에 의한 촉매 증착과 균일한 슈퍼 필링(super filling)을 위한 플라즈마 처리(plasma treatment)를 가능하도록 한 반도체 소자의 구리 박막 증착 장비에 관한 것이다.
일반적으로 반도체 소자의 고성능화 추세로 인하여 반도체 소자의 속도 향상 및 신뢰도(reliability) 측면에서 관심이 높아지고 있다. 특히, 현재 소자의 속도 향상 및 신뢰도를 높이기 위하여 사용되는 구리 배선은 현재 전기 도금(electroplating)법을 이용하여 증착하는 방법을 주로 사용하고 있다.
그러나 상기 전기 도금법은 안정하고 깨끗한 구리 시드층(seed layer) 박막 증착이 필수적인 공정으로 되어 있어서 시드층 의존성이 매우 높으며 또한 0.1㎛Tech급에서는 그 한계에 직면할 것이 예상된다.
따라서 반도체 소자의 급격한 고성능화 추세로 인하여 콘택(contact) 크기의감소와 급격한 단차(aspect ratio)의 증가가 예상되는 차세대 반도체 소자의 구리 배선에는 금속-유기 화학기상증착(Metal Organic Chemical Vapor Deposition : MOCVD) 공정이 유력하다.
그러나 MOCVD법을 이용한 금속 박막의 증착은 구리 박막의 낮은 증착 속도로 인하여 상용화에 대한 문제점이 야기되고 있다.
또한, MOCVD법에 의한 금속 박막의 증착의 경우 현재까지 접합(adhesion) 특성 및 결(texture)이 좋지 못하고 결정적으로 증착 속도가 매우 느려서 현재 널리 적용되고 있는 전기 도금(electroplating)법 보다 코스트(cost) 측면에서 매우 열악한 약점을 지니고 있다.
한편, MOCVD법에 의한 금속 박막의 증착시 촉매 등의 케미컬 첨가(chemical additive)를 균일하게 첨가하여 증착 속도 및 금속 박막 기본 특성을 향상시키는 것이 가능하나 베리어(barrier) 증착 후 인-시튜(in-situ)로 진행되고 플라즈마 가열(plasma treatment)이 가능한 촉매를 사용하는 CVD 장비 클러스터(Cluster)가 없어서 이의 개발이 지연되고 있다.
그러나 상기와 같은 종래의 반도체 소자의 구리 박막 증착 장비에 있어서 다음과 같은 문제점이 있었다.
첫째, MOCVD법을 이용한 구리 박막의 증착은 구리 박막의 낮은 증착 속도로 인하여 상용화에 대한 문제점이 야기되고 있다.
둘째, MOCVD법에 의한 구리 박막의 증착의 경우 현재까지 접합(adhesion) 특성 및 결(texture)이 좋지 못하고 결정적으로 증착 속도가 매우 느려서 현재 널리 적용되고 있는 전기 도금(electroplating)법 보다 코스트(cost) 측면에서 매우 열악한 약점을 지니고 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 CE와 플라즈마 처리를 가능하게 함과 동시에 구리 박막 증착 후 표면으로부터 발생한 잔류물을 플라즈마 처리를 통하여 구리 박막의 증착 속도를 개선하고 코스트를 낮추도록 한 반도체 소자의 구리 박막 증착 장비를 제공하는데 그 목적이 있다.
도 1은 본 발명의 제 1 실시예에 의한 반도체 소자의 구리 박막 증착 장비를 나타낸 구성도
도 2는 본 발명의 제 2 실시예에 의한 반도체 소자의 구리 박막 증착 장비를 나타낸 구성도
도 3은 본 발명의 제 3 실시예에 의한 반도체 소자의 구리 박막 증착 장비를 나타낸 구성도
도 4는 본 발명의 제 4 실시예에 의한 반도체 소자의 구리 박막 증착 장비를 나타낸 구성도
도 5는 본 발명의 제 5 실시예에 의한 반도체 소자의 구리 박막 증착 장비를 나타낸 구성도
도 6은 본 발명의 제 6 실시예에 의한 반도체 소자의 구리 박막 증착 장비를 나타낸 구성도
도 7은 본 발명의 제 7 실시예에 의한 반도체 소자의 구리 박막 증착 장비를 나타낸 구성도
도면의 주요 부분에 대한 부호의 설명
11 : 로드 록 12 : 얼라이너
13 : 디개스부 14 : 이송 챔버
15 : 프리-크리닝부 16 : 베리어 금속 증착 챔버
17 : AGL 플래시 구리 증착 챔버 18 : CECVD 구리 증착 챔버
19 : 플라즈마 처리 챔버
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 구리 박막 증착 장비는 웨이퍼의 공정 전후의 처리를 행하는 로드 록과, 상기 웨이퍼를 원하는 위치로 도달하도록 얼라인을 진행하는 얼라이너와, 상기 웨이퍼의 표면에 가스 등의 이물질을 제거하는 디개스 챔버와, 상기 웨이퍼를 각 챔버에 입/출력시키기 위해 로버트가 장착된 이송 챔버와, 상기 이송 챔버에 의해 이송된 웨이퍼에 플라즈마를 이용하여 패턴의 내 ·외부를 크리닝하는 프리-크리닝 챔버와, 상기 프리-크리닝된 웨이퍼상에 베리어 금속을 증착하는 베리어 금속 증착 챔버와, 상기 베리어 금속위에 구리 박막 증착전에 구리 박막의 접착을 개선하기 위하여 플래시 구리를 증착하는 AGL 플래시 구리 증착 챔버와, 상기 플래시 구리가 증착된 웨이퍼상에 균일한 CE 처리 및 CVD 구리 박막을 증착하는 CECVD 구리 증착 챔버와, 상기 웨이퍼위에 CE 처리후 균일한 슈퍼 필링을 구현하기 위하여 플라즈마 처리 및 CVD 구리 박막 증착후 구리 박막의 표면으로 떠 오른 이물질을 제거하기 위해 플라즈마 처리하는 플라즈마 처리 챔버를 포함하여 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 구리 박막 증착 장비를 상세히 설명하면 다음과 같다.
제 1 실시예
도 1은 본 발명의 제 1 실시예에 의한 반도체 소자의 구리 박막 증착 장비를 나타낸 구성도이다.
도 1에서와 같이, 웨이퍼(도시되지 않음)의 공정 전후(前後)의 처리를 행하는 로드 록(load lock)(11)과, 상기 웨이퍼를 원하는 위치로 도달하도록 얼라인(align)을 진행하는 얼라이너(12)와, 상기 웨이퍼의 표면에 가스 등의 이물질을 제거하는 디개스(degas) 챔버(13)와, 상기 웨이퍼를 각 챔버에 입/출력(in/out)시키기 위해 로버트가 장착된 이송 챔버(14)와, 상기 이송 챔버(14)에 의해 이송된 웨이퍼에 플라즈마를 이용하여 패턴의 내 ·외부를 크리닝하는 프리-크리닝(pre-cleaning) 챔버(15)와, 상기 프리-크리닝된 웨이퍼상에 베리어 금속을 증착하는 베리어 금속 증착 챔버(16)와, 상기 베리어 금속위에 구리 박막 증착전에 구리 박막의 접착을 개선하기 위하여 AGL(Adhesion Glue Layer)로서 플래시(flash) 구리를 증착하는 AGL 플래시 구리 증착 챔버(17)와, 상기 플래시 구리가 증착된 웨이퍼상에 균일한 CE 처리 및 CVD 구리 박막을 증착하는 CECVD 구리 증착 챔버(18)와, 상기 웨이퍼위에 CE 처리후 균일한 슈퍼 필링을 구현하기 위하여 플라즈마 처리 및 CVD 구리 박막 증착후 구리 박막의 표면으로 떠 올라온 요오드(I) 등의 이물질을 제거하기 위해 플라즈마 처리하는 플라즈마 처리챔버(19)를 포함하여 구성된다.
상기와 같이 구성된 본 발명의 제 1 실시예에 의한 반도체 소자의 구리 박막 증착 장비의 동작을 설명하면 다음과 같다.
먼저, 로드 록(11)을 통해 웨이퍼가 챔버내로 들어오면 얼라이너(12)는 웨이퍼를 원하는 위치로 얼라인하고, 상기 얼라인된 웨이퍼의 표면에 발생한 이물질을 디개스부(13)에서 제거한다.
이어, 웨이퍼를 이송 챔버(14)를 통해 프리-크리닝 챔버(15)내로 이동시키어 웨이퍼의 전면에 걸쳐 Ar, He 등을 이용한 DFE(Dual Frequency Etch) 또는 할로겐(Hydrogen)을 포함하는 가스를 이용한 리액티브 크리닝(reactive cleaning)으로 프리-크리닝 공정을 진행한다.
이어, 상기 프리-크리닝된 웨이퍼를 다시 이송 챔버(14)를 이용하여 베리어 금속 증착 챔버(16)내로 이동시키어 웨이퍼의 전면에 PVD 방법, ionized PVD 방법, CVD 방법, ALD(Atomic Layer Deposition) 방법 등을 이용하여 베리어 금속을 증착한다.
여기서 상기 베리어 금속으로는 Ta, TaN, WNx, TiN, TiAlN, TaSiN, TiSiN 등을 증착한다.
이어, 상기 베리어 금속이 증착된 웨이퍼를 이송 챔버(14)를 이용하여 AGL 플래시 구리 증착 챔버(17)로 이동시키어 이후 구리막의 접착을 개선하기 위하여 플래시 구리를 증착한다.
이어, 상기 플래시 구리가 증착된 웨이퍼를 CECVD 구리 증착 챔버(18)로 이송시키어 웨이퍼의 전면에 균일한 CE 처리를 실시하고, 다시 상기 CE 처리된 웨이퍼를 플라즈마 처리 챔버(19)로 이송시키어 균일한 슈퍼 필링을 구현하기 위하여 전면에 플라즈마 처리를 실시한다.
이어, 상기 플라즈마 처리된 웨이퍼를 다시 CECVD 구리 증착 챔버(18)로 이송시키어 웨이퍼의 전면에 구리 박막을 증착하고, 상기 구리 박막이 증착된 웨이퍼를 다시 플라즈마 처리 챔버(19)로 이송시키어 구리 박막의 표면에 잔류하는 CE 및 요오드(I) 등의 이물질을 제거하기 위해 전면에 플라즈마 처리를 실시한다.
여기서, AGL 플래시 구리 증착 챔버(17)는 10~500Å두께로 증착이 가능하며, 1~500kW의 파워(power)를 갖는 챔버로서 long throw, PVD, ionized PVD 방식을 증착 방법을 갖는 챔버를 사용할 수 있다.
한편, 상기 CECVD 구리 증착 챔버(18)는 50~300℃까지 증착이 가능한 온도 범위를 갖는다.
제 2 실시예
도 2는 본 발명의 제 2 실시예에 의한 반도체 소자의 구리 박막 증착 장비를 나타낸 구성도이다.
도 2에서와 같이, 웨이퍼(도시되지 않음)의 공정 전후(前後)의 처리를 행하는 로드 록(load lock)(21)과, 상기 웨이퍼를 원하는 위치로 도달하도록 얼라인(align)을 진행하는 얼라이너(22)와, 상기 웨이퍼의 표면에 가스 등의 이물질 제거 및 증착된 구리막의 접착 향상과 조직을 제어하기 위하여 인-시튜 어닐링(in-situ annealing)공정을 진행하는 디개스(degas) 및 인-시튜 어닐링챔버(23)와, 상기 웨이퍼를 각 챔버에 입/출력(in/out)시키기 위해 로버트가 장착된 이송 챔버(24)와, 상기 이송 챔버(24)에 의해 이송된 웨이퍼에 플라즈마를 이용하여 패턴의 내 ·외부를 크리닝하는 프리-크리닝(pre-cleaning) 챔버(25)와, 상기 프리-크리닝된 웨이퍼상에 PVD, CVD, ALD 방법 등을 이용하여 베리어 금속을 증착하는 베리어 금속 증착 챔버(26)와, 상기 베리어 금속위에 구리 박막 증착전에 구리 박막의 접착을 개선하기 위하여 AGL(Adhesion Glue Layer)로서 플래시(flash) 구리(Cu)를 증착하는 AGL 플래시 구리 증착 챔버(27)와, 상기 플래시 구리가 증착된 웨이퍼상에 CE의 균일한 처리 및 CVD 구리 박막을 증착하는 CECVD 구리 증착 챔버(28)와, 상기 웨이퍼위에 CE 처리후 균일한 슈퍼 필링을 구현하기 위하여 플라즈마 처리 및 CVD 구리 박막 증착후 구리박막의 표면으로 떠 올라온 요오드(I) 등의 이물질을 플라즈마 처리하는 플라즈마 처리 챔버(29)를 포함하여 구성된다.
상기와 같이 구성된 본 발명의 제 2 실시예에 의한 반도체 소자의 구리 박막 증착 장비의 동작을 설명하면 다음과 같다.
먼저, 로드 록(21)을 통해 웨이퍼가 들어오면 얼라이너(22)는 웨이퍼를 원하는 위치로 얼라인하고, 상기 얼라인된 웨이퍼의 표면에 발생한 이물질을 디개스 및 인-시튜 어닐링 챔버(23)에서 제거한다.
이어, 웨이퍼를 이송 챔버(24)를 통해 프리-크리닝 챔버(25)로 이송시키어 웨이퍼의 전면에 걸쳐 Ar, He 등을 이용한 DFE(Dual Frequency Etch) 또는 할로겐(Hydrogen)을 포함하는 가스를 이용한 리액티브 크리닝(reactive cleaning)으로 프리-크리닝 공정을 진행하고, 상기 프리-크리닝된 웨이퍼를 다시 이송챔버(24)를 이용하여 베리어 금속 증착 챔버(26)로 이동시키어 웨이퍼의 전면에 PVD 방법, ionized PVD 방법, CVD 방법, ALD(Atomic Layer Deposition) 방법 등을 이용하여 베리어 금속막을 증착한다.
여기서 상기 베리어 금속막으로는 Ta, TaN, WNx, TiN, TiAlN, TaSiN, TiSiN 등을 증착한다.
이어, 상기 베리어 금속막이 증착된 웨이퍼를 이송 챔버(24)를 이용하여 AGL 플래시 구리 증착 챔버(27)로 이동시키어 이후 구리 박막의 접착을 개선하기 위하여 플래시 구리막을 증착한다.
이어, 상기 플래시 구리막이 증착된 웨이퍼를 CECVD 구리 증착 챔버(28)로 이송시키어 웨이퍼의 전면에 균일한 CE 처리를 실시하고, 상기 CE 처리된 웨이퍼를 플라즈마 처리 챔버(29)로 이송시키어 균일한 슈퍼 필링을 구현하기 위하여 전면에 플라즈마 처리를 실시한다.
이어, 상기 플라즈마 처리된 웨이퍼를 다시 CECVD 구리 증착 챔버(28)로 이송시키어 웨이퍼의 전면에 구리막을 증착하고, 상기 구리막이 증착된 웨이퍼를 다시 플라즈마 처리 챔버(29)로 이송시키어 구리막의 표면에 잔류하는 CE 및 요오드(I) 등의 이물질을 제거하기 위해 전면에 플라즈마 처리를 실시한다.
그리고 상기 플라즈마 처리된 웨이퍼를 디개스 및 인-시튜 어닐링 챔버(23)로 이송시키어 상기 CECVD 구리 증착 챔버(28)에서 증착된 구리 박막의 접착 향상 및 조직 제어를 위하여 인-시튜 어닐링 공정을 진행한다.
여기서, AGL 플래시 구리 증착 챔버(27)는 10~500Å두께로 증착이 가능하며,1~500kW의 파워(power)를 갖는 챔버로서 long throw, PVD, ionized PVD 방식을 증착 방법을 갖는 챔버를 사용할 수 있다.
한편, 상기 CECVD 구리 증착 챔버(28)는 50~300℃까지 증착이 가능한 온도 범위를 갖는다.
제 3 실시예
도 3은 본 발명의 제 3 실시예에 의한 반도체 소자의 구리 박막 증착 장비를 나타낸 구성도이다.
도 3에서와 같이, 웨이퍼(도시되지 않음)의 공정 전후(前後)의 처리를 행하는 로드 록(load lock)(31)과, 상기 웨이퍼를 원하는 위치로 도달하도록 얼라인(align)을 진행하는 얼라이너(32)와, 상기 웨이퍼의 표면에 가스 등의 이물질 제거 및 증착된 구리 박막의 접착 향상과 조직을 제어하기 위하여 인-시튜 어닐링(in-situ annealing)공정을 진행하는 디개스(degas) 및 인-시튜 어닐링 챔버(33)와, 상기 웨이퍼를 각 챔버에 입/출력(in/out)시키기 위해 로버트가 장착된 이송 챔버(34)와, 상기 이송 챔버(34)에 의해 이송된 웨이퍼에 플라즈마를 이용하여 패턴의 내 ·외부를 크리닝하는 프리-크리닝(pre-cleaning) 챔버(35)와, 상기 프리-크리닝된 웨이퍼상에 PVD, CVD, ALD 방법 등을 이용하여 베리어 금속을 증착하는 베리어 금속 증착 챔버(36)와, 상기 베리어 금속위에 구리 박막 증착전에 균일한 CE 흡착 처리를 진행하는 CE 처리 챔버(37)와, 상기 CE 처리된 웨이퍼의 전면에 구리 박막을 증착하는 CVD 구리 증착 챔버(38)와, 상기 CE 처리후 균일한 슈퍼 필링을 구현하기 위하여 플라즈마 처리 및 CVD 구리 박막 증착후 구리 박막의 표면으로떠 올라온 요오드(I) 등의 이물질을 제거하기 위해 플라즈마 처리하는 플라즈마 처리 챔버(39)를 포함하여 구성된다.
상기와 같이 구성된 본 발명의 제 3 실시예에 의한 반도체 소자의 구리 박막 증착 장비의 동작을 설명하면 다음과 같다.
먼저, 로드 록(31)을 통해 웨이퍼가 들어오면 얼라이너(32)는 웨이퍼를 원하는 위치로 얼라인하고, 상기 얼라인된 웨이퍼의 표면에 발생한 이물질을 디개스 및 인-시튜 어닐링 챔버(33)에서 제거한다.
이어, 웨이퍼를 이송 챔버(34)를 통해 프리-크리닝 챔버(35)로 이송시키어 웨이퍼의 전면에 걸쳐 Ar, He 등을 이용한 DFE(Dual Frequency Etch) 또는 할로겐(Hydrogen)을 포함하는 가스를 이용한 리액티브 크리닝(reactive cleaning)으로 프리-크리닝 공정을 진행한다.
이어, 상기 프리-크리닝된 웨이퍼를 다시 이송 챔버(34)를 이용하여 베리어 금속 증착 챔버(36)로 이동시키어 웨이퍼의 전면에 PVD 방법, ionized PVD 방법, CVD 방법, ALD(Atomic Layer Deposition) 방법 등을 이용하여 베리어 금속막을 증착한다.
여기서 상기 베리어 금속막으로는 Ta, TaN, WNx, TiN, TiAlN, TaSiN, TiSiN 등을 증착한다.
이어, 상기 베리어 금속막이 증착된 웨이퍼를 이송 챔버(34)를 이용하여 CE 처리 챔버(37)로 이송시키어 웨이퍼의 전면에 균일한 CE를 흡착시키고, 상기 CE가 흡착된 웨이퍼를 플라즈마 처리 챔버(39)로 이송시키어 상기 CE 흡착후 균일한 슈퍼 필링을 구현하기 위하여 플라즈마 처리를 진행한다.
이어, 상기 플라즈마 처리된 웨이퍼를 CVD 구리 증착 챔버(38)로 이송시키어 상기 웨이퍼의 전면에 구리 박막을 증착하고, 상기 구리 박막이 증착된 웨이퍼를 다시 플라즈마 처리 챔버(39)로 이송시키어 상기 구리 박막 증착후 구리 박막의 표면으로 떠 오른 요오드(I) 등의 이물질을 플라즈마 처리를 통해 제거한다.
제 4 실시예
도 4는 본 발명의 제 4 실시예에 의한 반도체 소자의 구리 박막 증착 장비를 나타낸 구성도이다.
도 4에서와 같이, 웨이퍼(도시되지 않음)의 공정 전후(前後)의 처리를 행하는 로드 록(load lock)(41)과, 상기 웨이퍼를 원하는 위치로 도달하도록 얼라인(align)을 진행하는 얼라이너(42)와, 상기 웨이퍼의 표면에 가스 등의 이물질을 제거하는 디개스 챔버(43)와, 상기 웨이퍼를 각 챔버에 입/출력시키기 위해 로버트가 장착된 제 1 이송 챔버(44)와, 상기 제 1 이송 챔버(44)에 의해 이송된 웨이퍼에 플라즈마를 이용하여 패턴의 내 ·외부를 크리닝하는 프리-크리닝(pre-cleaning) 챔버(45)와, 상기 프리-크리닝된 웨이퍼상에 PVD, CVD, ALD 방법 등을 이용하여 베리어 금속을 증착하는 베리어 금속 증착 챔버(46)와, 상기 베리어 금속위에 CVD 구리의 접착을 개선하기 위하여 AGL(Adhesion Glue Layer)로서 플래시 구리(plash Cu)를 증착하는 PVD 구리 증착 챔버(47)와, 상기 플래시 구리가 증착된 웨이퍼를 이송하는 제 2 이송 챔버(48)와, 상기 제 2 이송 챔버(48)를 통해 이송된 웨이퍼를 각 챔버에 입/출력하는 제 3 이송 챔버(49)와, 상기 제 3 이송 챔버(49)를 통해 삽입된 웨이퍼의 전면에 균일한 CE 처리를 실시하는 CE 처리 챔버(50)와, 상기 CE 처리된 웨이퍼의 전면에 균일한 슈퍼 필링을 구현하기 위하여 플라즈마 처리를 진행하는 플라즈마 처리 챔버(51)와, 상기 플라즈마 처리된 웨이퍼의 전면에 파티클 필링 스텝을 진행하는 CECVD 구리 증착 챔버(52)와, 상기 파티클 필링 처리된 웨이퍼의 전면에 구리 박막을 증착하는 CVD 구리 증착 챔버(53)와, 상기 구리 박막의 접착 향상 및 조직을 제어하는 인-시튜 어닐링 챔버(54)를 포함하여 구성된다.
여기서 상기 플라즈마 처리 챔버(51)는 상기 CECVD 구리 증착 챔버(52)에서 구리 박막을 증착후 막 표면으로 떠 올라온 요오드(I) 등의 CE를 제거한다.
상기와 같이 구성된 본 발명의 제 4 실시예에 의한 반도체 소자의 구리 박막 증착 장비의 동작을 설명하면 다음과 같다.
먼저, 로드 록(41)을 통해 웨이퍼가 들어오면 얼라이너(42)는 웨이퍼를 원하는 위치로 얼라인하고, 상기 얼라인된 웨이퍼의 표면에 발생한 이물질을 디개스부(43)에서 제거한다.
이어, 웨이퍼를 제 1 이송 챔버(44)를 통해 프리-크리닝 챔버(45)로 이동시키어 웨이퍼의 전면에 걸쳐 Ar, He 등을 이용한 DFE(Dual Frequency Etch) 또는 할로겐(Hydrogen)을 포함하는 가스를 이용한 리액티브 크리닝(reactive cleaning)으로 프리-크리닝 공정을 진행한다.
이어, 상기 프리-크리닝된 웨이퍼를 다시 제 1 이송 챔버(44)를 이용하여 베리어 금속 증착 챔버(46)로 이동시키어 웨이퍼의 전면에 PVD 방법, ionized PVD 방법, CVD 방법, ALD(Atomic Layer Deposition) 방법 등을 이용하여 베리어 금속막을 증착한다.
여기서 상기 베리어 금속막으로는 Ta, TaN, WNx, TiN, TiAlN, TaSiN, TiSiN 등을 증착한다.
이어, 상기 베리어 금속막이 증착된 웨이퍼를 제 1 이송 챔버(44)를 이용하여 PVD 구리 증착 챔버(47)로 이송시키어 이후 CVD 구리 증착 챔버(53)에서 증착될 구리막의 접착을 개선하기 위하여 AGL로서 플래시 구리를 증착한다.
이어, 플래시 구리가 증착된 웨이퍼는 제 1 이송 챔버(44) 및 제 2 이송 챔버(48)와 제 3 이송 챔버(49)를 거쳐 CE 처리 챔버(50)로 이송되어 웨이퍼의 전면에 균일한 CE 처리를 실시하고, 상기 CE 처리가 되어진 웨이퍼를 제 3 이송 챔버(49)를 통해 플라즈마 처리 챔버(51)로 이송시키어 웨이퍼의 전면에 이후 증착될 구리 박막의 균일한 슈퍼 필링을 구현하기 위하여 플라즈마 처리를 진행한다.
이어, 상기 플라즈마 처리된 웨이퍼는 다시 제 3 이송 챔버(49)를 통해 CECVD 구리 증착 챔버(52)로 이송되어 파티클 필링 스텝을 진행하고, 계속해서 CVD 구리 증착 챔버(53)로 이동되어 웨이퍼의 전면에 구리 박막을 증착한다.
그리고 구리 박막이 증착된 웨이퍼를 상기 제 3 이송 챔버(49)를 통해 인-시튜 어닐링 챔버(54)내로 이동시키어 구리 박막의 접착 향상 및 조직 제어를 위하여 인-시튜 어닐링 공정을 진행한다.
한편, 상기 PVD 구리 증착 챔버(47)는 10~500Å 두께로의 증착이 가능하며, 1~500kW의 파워를 갖는 챔버로서 long throw, PVD, ionized PVD 방식의 증착 방법을 갖는 챔버이고, 상기 인-시튜 어닐링 챔버(54)는 Ar 분위기 및 수소 환원 분위기에서 가능하며 H2+ He, H2+ Ar 분위기에서도 가능하며 어닐링 온도는 50~450℃까지 가능한 챔버이다.
제 5 실시예
도 5는 본 발명의 제 5 실시예에 의한 반도체 소자의 구리 박막 증착 장비를 나타낸 구성도이다.
도 5에서와 같이, 제 4 실시예에서 CE 처리 챔버 대신에 CECVD 구리 증착 챔버를 구성하여 한 챔버에서 CE 처리 및 CVD 구리 박막 증착을 동시에 진행하여 스루풋(throughput) 감소와 챔버의 오염 문제를 최소화한다.
즉, 웨이퍼(도시되지 않음)의 공정 전후(前後)의 처리를 행하는 로드 록(load lock)(61)과, 상기 웨이퍼를 원하는 위치로 도달하도록 얼라인(align)을 진행하는 얼라이너(62)와, 상기 웨이퍼의 표면에 가스 등의 이물질을 제거하는 디개스 챔버(63)와, 상기 웨이퍼를 각 챔버에 입/출력시키기 위해 로버트가 장착된 제 1 이송 챔버(64)와, 상기 제 1 이송 챔버(64)에 의해 이송된 웨이퍼에 플라즈마를 이용하여 웨이퍼 패턴의 내 ·외부를 크리닝하는 프리-크리닝(pre-cleaning) 챔버(65)와, 상기 프리-크리닝된 웨이퍼상에 PVD, CVD, ALD 방법 등을 이용하여 베리어 금속을 증착하는 베리어 금속 증착 챔버(66)와, 상기 베리어 금속위에 CVD 구리의 접착을 개선하기 위하여 AGL(Adhesion Glue Layer)로서 플래시 구리(plash Cu)를 증착하는 PVD 구리 증착 챔버(67)와, 상기 플래시 구리가 증착된 웨이퍼를 이송하는 제 2 이송 챔버(68)와, 상기 제 2 이송 챔버(68)를 통해 이송된 웨이퍼를 각 챔버에 입/출력하는 제 3 이송 챔버(69)와, 상기 제 3 이송 챔버(69)를 통해 삽입된 웨이퍼의 전면에 1차 파티클 필링 스텝을 진행하는 제 1 CECVD 구리 증착 챔버(70)와, 상기 1차 파티클 필링 스텝을 진행한 웨이퍼의 전면에 균일한 슈퍼 필링을 구현하기 위하여 플라즈마 처리를 진행하는 플라즈마 처리 챔버(71)와, 상기 플라즈마 처리된 웨이퍼의 전면에 2차 파티클 필링 스텝을 진행하는 제 2 CECVD 구리 증착 챔버(72)와, 상기 1,2차로 파티클 필링 처리된 웨이퍼의 전면에 구리 박막을 증착하는 CVD 구리 증착 챔버(73)와, 상기 구리 박막의 접착 향상 및 조직을 제어하는 인-시튜 어닐링 챔버(74)를 포함하여 구성된다.
여기서 상기 플라즈마 처리 챔버(71)는 상기 제 1, 제 2 CECVD 구리 증착 챔버(70,72)에서 구리 박막을 증착후 막 표면으로 떠 올라온 요오드(I) 등의 CE를 제거한다.
제 6 실시예
도 6은 본 발명의 제 6 실시예에 의한 반도체 소자의 구리 박막 증착 장비를 나타낸 구성도이다.
본 발명의 제 6 실시예는 도 6에서와 같이, 제 4 실시예에서 PVD 구리 증착 챔버 대신에 추가로 플라즈마 처리 챔버를 구성하고 있다.
즉, 웨이퍼(도시되지 않음)의 공정 전후(前後)의 처리를 행하는 로드 록(load lock)(81)과, 상기 웨이퍼를 원하는 위치로 도달하도록 얼라인(align)을 진행하는 얼라이너(82)와, 상기 웨이퍼의 표면에 가스 등의 이물질을 제거하는 디개스 챔버(83)와, 상기 웨이퍼를 각 챔버에 입/출력시키기 위해 로버트가 장착된 제 1 이송 챔버(84)와, 상기 제 1 이송 챔버(84)에 의해 이송된 웨이퍼에 플라즈마를 이용하여 패턴의 내 ·외부를 크리닝하는 프리-크리닝(pre-cleaning) 챔버(85)와, 상기 프리-크리닝된 웨이퍼상에 PVD, CVD, ALD 방법 등을 이용하여 베리어 금속을 증착하는 베리어 금속 증착 챔버(86)와, 상기 베리어 금속이 형성된 웨이퍼의 전면에 플라즈마 처리하는 제 1 플라즈마 처리 챔버(87)와, 상기 플라즈마 처리된 웨이퍼를 이송하는 제 2 이송 챔버(88)와, 상기 제 2 이송 챔버(88)를 통해 이송된 웨이퍼를 각 챔버에 입/출력하는 제 3 이송 챔버(89)와, 상기 제 3 이송 챔버(89)를 통해 삽입된 웨이퍼의 전면에 균일한 CE 처리를 실시하는 CE 처리 챔버(90)와, 상기 CE 처리된 웨이퍼의 전면에 균일한 슈퍼 필링을 구현하기 위하여 플라즈마 처리를 진행하는 제 2 플라즈마 처리 챔버(91)와, 상기 플라즈마 처리된 웨이퍼의 전면에 파티클 필링 스텝을 진행하는 CECVD 구리 증착 챔버(92)와, 상기 파티클 필링 처리된 웨이퍼의 전면에 구리 박막을 증착하는 CVD 구리 증착 챔버(93)와, 상기 구리 박막의 접착 향상 및 조직을 제어하는 인-시튜 어닐링 챔버(94)를 포함하여 구성된다.
여기서 상기 제 2 플라즈마 처리 챔버(91)는 상기 CECVD 구리 증착 챔버(92)에서 구리 박막을 증착후 막 표면으로 떠 올라온 요오드(I) 등의 CE를 제거한다.
제 7 실시예
도 7은 본 발명의 제 7 실시예에 의한 반도체 소자의 구리 박막 증착 장비를 나타낸 구성도이다.
본 발명의 제 7 실시예는 도 7에서와 같이, 제 5 실시예에서 PVD 구리 증착 챔버 대신에 추가로 플라즈마 처리 챔버를 구성하고 있다.
즉, 웨이퍼(도시되지 않음)의 공정 전후(前後)의 처리를 행하는 로드 록(load lock)(101)과, 상기 웨이퍼를 원하는 위치로 도달하도록 얼라인(align)을 진행하는 얼라이너(102)와, 상기 웨이퍼의 표면에 가스 등의 이물질을 제거하는 디개스 챔버(103)와, 상기 웨이퍼를 각 챔버에 입/출력시키기 위해 로버트가 장착된 제 1 이송 챔버(104)와, 상기 제 1 이송 챔버(104)에 의해 이송된 웨이퍼에 플라즈마를 이용하여 웨이퍼 패턴의 내 ·외부를 크리닝하는 프리-크리닝(pre-cleaning) 챔버(105)와, 상기 프리-크리닝된 웨이퍼상에 PVD, CVD, ALD 방법 등을 이용하여 베리어 금속을 증착하는 베리어 금속 증착 챔버(106)와, 상기 베리어 금속이 증착된 웨이퍼의 전면에 플라즈마 처리하는 제 1 플라즈마 처리 챔버(107)와, 상기 플라즈마 처리된 웨이퍼를 이송하는 제 2 이송 챔버(108)와, 상기 제 2 이송 챔버(108)를 통해 이송된 웨이퍼를 각 챔버에 입/출력하는 제 3 이송 챔버(109)와, 상기 제 3 이송 챔버(109)를 통해 삽입된 웨이퍼의 전면에 1차 파티클 필링 스텝을 진행하는 제 1 CECVD 구리 증착 챔버(110)와, 상기 1차 파티클 필링 스텝을 진행한 웨이퍼의 전면에 균일한 슈퍼 필링을 구현하기 위하여 플라즈마 처리를 진행하는 제 2 플라즈마 처리 챔버(111)와, 상기 플라즈마 처리된 웨이퍼의 전면에 2차 파티클 필링 스텝을 진행하는 제 2 CECVD 구리 증착 챔버(112)와, 상기 1,2차로 파티클 필링 처리된 웨이퍼의 전면에 구리 박막을 증착하는 CVD 구리 증착 챔버(113)와, 상기 구리 박막의 접착 향상 및 조직을 제어하는 인-시튜 어닐링 챔버(114)를 포함하여 구성된다.
여기서 상기 제 2 플라즈마 처리 챔버(111)는 상기 제 1, 제 2 CECVD 구리 증착 챔버(110,112)에서 구리 박막을 증착후 막 표면으로 떠 올라온 요오드(I) 등의 CE를 제거한다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 구리 박막 증착 장비는 다음과 같은 효과가 있다.
즉, 플라즈마 처리 CECVD Cu 및 CVD Cu와 PVD Cu를 이용하여 전기 도금 공정없이 초미세 고속 반도체 소자의 구리배선에 적용함으로서 전 구리 박막 증착 공정을 인-스튜 프로세스로 진행이 가능하며, 전기 도금 공정에서 존재하던 진공 브레이크 스텝을 제거함으로서 배선의 신뢰성을 향상시킬 수 있다.

Claims (17)

  1. 웨이퍼의 공정 전후의 처리를 행하는 로드 록과,
    상기 웨이퍼를 원하는 위치로 도달하도록 얼라인을 진행하는 얼라이너와,
    상기 웨이퍼의 표면에 가스 등의 이물질을 제거하는 디개스 챔버와,
    상기 웨이퍼를 각 챔버에 입/출력시키기 위해 로버트가 장착된 이송 챔버와,
    상기 이송 챔버에 의해 이송된 웨이퍼에 플라즈마를 이용하여 패턴의 내 ·외부를 크리닝하는 프리-크리닝 챔버와,
    상기 프리-크리닝된 웨이퍼상에 베리어 금속을 증착하는 베리어 금속 증착 챔버와,
    상기 베리어 금속위에 구리 박막 증착전에 구리 박막의 접착을 개선하기 위하여 플래시 구리를 증착하는 AGL 플래시 구리 증착 챔버와,
    상기 플래시 구리가 증착된 웨이퍼상에 균일한 CE 처리 및 CVD 구리 박막을 증착하는 CECVD 구리 증착 챔버와,
    상기 웨이퍼위에 CE 처리후 균일한 슈퍼 필링을 구현하기 위하여 플라즈마 처리 및 CVD 구리 박막 증착후 구리 박막의 표면으로 떠 오른 이물질을 제거하기 위해 플라즈마 처리하는 플라즈마 처리 챔버를 포함하여 구성됨을 특징으로 하는 반도체 소자의 구리 박막 증착 장비.
  2. 제 1 항에 있어서, 상기 프리-크리닝 챔버는 웨이퍼의 전면에 걸쳐 Ar, He등을 이용한 DFE 또는 할로겐을 포함하는 가스를 이용한 리액티브 크리닝으로 프리-크리닝하는 챔버인 것을 특징으로 하는 반도체 소자의 구리 박막 증착 장비.
  3. 제 1 항에 있어서, 상기 베리어 금속 증착 챔버는 프리-크리닝된 웨이퍼상에 PVD, ionized PVD, CVD, ALD 방법 등을 이용하여 베리어 금속을 증착하는 챔버인 것을 특징으로 하는 반도체 소자의 구리 박막 증착 장비.
  4. 제 1 항에 있어서, 상기 베리어 금속은 Ta, TaN, WNx, TiN, TiAlN, TaSiN, TiSiN 중에서 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 구리 박막 증착 장비.
  5. 제 1 항에 있어서, 상기 AGL 플래시 구리 증착 챔버는 10~500Å 두께의 플래시 구리를 증착이 가능하며, 1~500kW의 파워를 갖는 챔버인 것을 특징으로 하는 반도체 소자의 구리 박막 증착 장비.
  6. 제 1 항에 있어서, 상기 AGL 플래시 구리 증착 챔버는 long throw, PVD, ionized PVD 방식의 증착 방법을 이용하는 챔버인 것을 특징으로 하는 반도체 소자의 구리 박막 증착 장비.
  7. 제 1 항에 있어서, 상기 CECVD 구리 증착 챔버는 CE 처리 스텝 및 CVD 구리증착 스텝이 별도의 라인으로 분리되어 있는 것을 특징으로 하는 반도체 소자의 구리 박막 증착 장비.
  8. 제 1 항에 있어서, 상기 CECVD 구리 증착 챔버는 50~300℃까지 증착이 가능한 온도범위를 갖는 챔버인 것을 특징으로 하는 반도체 소자의 구리 박막 증착 장비.
  9. 제 1 항에 있어서, 상기 디개스 챔버는 웨이퍼의 표면에 가스 등의 이물질 제거 및 증착된 구리막의 접착 향상과 조직을 제어하기 위하여 인-시튜 어닐링 공정을 진행하는 디개스 및 인-시튜 어닐링 챔버로 구성되는 것을 특징으로 하는 반도체 소자의 구리 박막 증착 장비.
  10. 제 9 항에 있어서, 상기 디개스 및 인-시튜 어닐링 챔버는 Ar 분위기 및 수소환원 분위기에서 인-시튜 어닐링을 실시하는 것을 특징으로 하는 반도체 소자의 구리 박막 증착 장비.
  11. 제 9 항에 있어서, 상기 디개스 및 인-시튜 어닐링 챔버는 50~450℃까지 어닐링이 가능한 챔버인 것을 특징으로 하는 반도체 소자의 구리 박막 증착 장비.
  12. 제 9 항에 있어서, 상기 디개스 및 인-시튜 어닐링 챔버는 H2+ He 또는 H2+ Ar분위기에서 인-시튜 어닐링을 실시하는 것을 특징으로 하는 반도체 소자의 구리 박막 증착 장비.
  13. 웨이퍼의 공정 전후의 처리를 행하는 로드 록과,
    상기 웨이퍼를 원하는 위치로 도달하도록 얼라인을 진행하는 얼라이너와,
    상기 웨이퍼의 표면에 가스 등의 이물질 제거 및 증착된 구리 박막의 접착 향상과 조직을 제어하기 위하여 인-시튜 어닐링 공정을 진행하는 디개스 및 인-시튜 어닐링 챔버와,
    상기 웨이퍼를 각 챔버에 입/출력시키기 위해 로버트가 장착된 이송 챔버와,
    상기 이송 챔버에 의해 이송된 웨이퍼에 플라즈마를 이용하여 패턴의 내 ·외부를 크리닝하는 프리-크리닝 챔버와,
    상기 프리-크리닝된 웨이퍼상에 베리어 금속을 증착하는 베리어 금속 증착 챔버와,
    상기 베리어 금속위에 구리 박막 증착전에 균일한 CE 흡착 처리를 진행하는 CE 처리 챔버와,
    상기 CE 처리된 웨이퍼의 전면에 구리 박막을 증착하는 CVD 구리 증착 챔버와,
    상기 CE 처리후 균일한 슈퍼 필링을 구현하기 위하여 플라즈마 처리 및 CVD구리 박막 증착후 구리 박막의 표면으로 떠 올라온 요오드(I) 등의 이물질을 제거하기 위해 플라즈마 처리하는 플라즈마 처리 챔버를 포함하여 구성됨을 특징으로 하는 반도체 소자의 구리 박막 증착 장비.
  14. 웨이퍼의 공정 전후의 처리를 행하는 로드 록과,
    상기 웨이퍼를 원하는 위치로 도달하도록 얼라인을 진행하는 얼라이너와,
    상기 웨이퍼의 표면에 가스 등의 이물질을 제거하는 디개스 챔버와,
    상기 웨이퍼를 각 챔버에 입/출력시키기 위해 로버트가 장착된 제 1 이송 챔버와,
    상기 제 1 이송 챔버에 의해 이송된 웨이퍼에 플라즈마를 이용하여 패턴의 내 ·외부를 크리닝하는 프리-크리닝 챔버와,
    상기 프리-크리닝된 웨이퍼상에 베리어 금속을 증착하는 베리어 금속 증착 챔버와,
    상기 베리어 금속위에 CVD 구리의 접착을 개선하기 위하여 플래시 구리를 증착하는 PVD 구리 증착 챔버와,
    상기 플래시 구리가 증착된 웨이퍼를 이송하는 제 2 이송 챔버와,
    상기 제 2 이송 챔버를 통해 이송된 웨이퍼를 각 챔버에 입/출력하는 제 3 이송 챔버와,
    상기 제 3 이송 챔버를 통해 삽입된 웨이퍼의 전면에 균일한 CE 처리를 실시하는 CE 처리 챔버와,
    상기 CE 처리된 웨이퍼의 전면에 균일한 슈퍼 필링을 구현하기 위하여 플라즈마 처리를 진행하는 플라즈마 처리 챔버와,
    상기 플라즈마 처리된 웨이퍼의 전면에 파티클 필링 스텝을 진행하는 CECVD 구리 증착 챔버와,
    상기 파티클 필링 처리된 웨이퍼의 전면에 구리 박막을 증착하는 CVD 구리 증착 챔버와,
    상기 구리 박막의 접착 향상 및 조직을 제어하는 인-시튜 어닐링 챔버를 포함하여 구성됨을 특징으로 하는 반도체 소자의 구리 박막 증착 장비.
  15. 웨이퍼의 공정 전후의 처리를 행하는 로드 록과,
    상기 웨이퍼를 원하는 위치로 도달하도록 얼라인을 진행하는 얼라이너와,
    상기 웨이퍼의 표면에 가스 등의 이물질을 제거하는 디개스 챔버와,
    상기 웨이퍼를 각 챔버에 입/출력시키기 위해 로버트가 장착된 제 1 이송 챔버와,
    상기 제 1 이송 챔버에 의해 이송된 웨이퍼에 플라즈마를 이용하여 웨이퍼 패턴의 내 ·외부를 크리닝하는 프리-크리닝 챔버와,
    상기 프리-크리닝된 웨이퍼상에 베리어 금속을 증착하는 베리어 금속 증착 챔버와,
    상기 베리어 금속위에 CVD 구리의 접착을 개선하기 위하여 플래시 구리를 증착하는 PVD 구리 증착 챔버와,
    상기 플래시 구리가 증착된 웨이퍼를 이송하는 제 2 이송 챔버와,
    상기 제 2 이송 챔버를 통해 이송된 웨이퍼를 각 챔버에 입/출력하는 제 3 이송 챔버와,
    상기 제 3 이송 챔버를 통해 삽입된 웨이퍼의 전면에 1차 파티클 필링 스텝을 진행하는 제 1 CECVD 구리 증착 챔버와,
    상기 1차 파티클 필링 스텝을 진행한 웨이퍼의 전면에 균일한 슈퍼 필링을 구현하기 위하여 플라즈마 처리를 진행하는 플라즈마 처리 챔버와,
    상기 플라즈마 처리된 웨이퍼의 전면에 2차 파티클 필링 스텝을 진행하는 제 2 CECVD 구리 증착 챔버와,
    상기 1,2차로 파티클 필링 처리된 웨이퍼의 전면에 구리 박막을 증착하는 CVD 구리 증착 챔버와,
    상기 구리 박막의 접착 향상 및 조직을 제어하는 인-시튜 어닐링 챔버를 포함하여 구성됨을 특징으로 하는 반도체 소자의 구리 박막 증착 장비.
  16. 웨이퍼의 공정 전후의 처리를 행하는 로드 록과,
    상기 웨이퍼를 원하는 위치로 도달하도록 얼라인을 진행하는 얼라이너와,
    상기 웨이퍼의 표면에 가스 등의 이물질을 제거하는 디개스 챔버와,
    상기 웨이퍼를 각 챔버에 입/출력시키기 위해 로버트가 장착된 제 1 이송 챔버와,
    상기 제 1 이송 챔버에 의해 이송된 웨이퍼에 플라즈마를 이용하여 패턴의내 ·외부를 크리닝하는 프리-크리닝 챔버와,
    상기 프리-크리닝된 웨이퍼상에 베리어 금속을 증착하는 베리어 금속 증착 챔버와,
    상기 베리어 금속이 형성된 웨이퍼의 전면에 플라즈마 처리하는 제 1 플라즈마 처리 챔버와,
    상기 플라즈마 처리된 웨이퍼를 이송하는 제 2 이송 챔버와,
    상기 제 2 이송 챔버를 통해 이송된 웨이퍼를 각 챔버에 입/출력하는 제 3 이송 챔버와,
    상기 제 3 이송 챔버를 통해 삽입된 웨이퍼의 전면에 균일한 CE 처리를 실시하는 CE 처리 챔버와,
    상기 CE 처리된 웨이퍼의 전면에 균일한 슈퍼 필링을 구현하기 위하여 플라즈마 처리를 진행하는 제 2 플라즈마 처리 챔버와,
    상기 플라즈마 처리된 웨이퍼의 전면에 파티클 필링 스텝을 진행하는 CECVD 구리 증착 챔버와,
    상기 파티클 필링 처리된 웨이퍼의 전면에 구리 박막을 증착하는 CVD 구리 증착 챔버와,
    상기 구리 박막의 접착 향상 및 조직을 제어하는 인-시튜 어닐링 챔버를 포함하여 구성됨을 특징으로 하는 반도체 소자의 박막 증착 장비.
  17. 웨이퍼의 공정 전후의 처리를 행하는 로드 록과,
    상기 웨이퍼를 원하는 위치로 도달하도록 얼라인을 진행하는 얼라이너와,
    상기 웨이퍼의 표면에 가스 등의 이물질을 제거하는 디개스 챔버와,
    상기 웨이퍼를 각 챔버에 입/출력시키기 위해 로버트가 장착된 제 1 이송 챔버와,
    상기 제 1 이송 챔버에 의해 이송된 웨이퍼에 플라즈마를 이용하여 패턴의 내 ·외부를 크리닝하는 프리-크리링 챔버와,
    상기 프리-크리닝된 웨이퍼상에 베리어 금속을 증착하는 베리어 금속 증착 챔버와,
    상기 베리어 금속이 증착된 웨이퍼의 전면에 플라즈마 처리하는 제 1 플라즈마 처리 챔버와,
    상기 플라즈마 처리된 웨이퍼를 이송하는 제 2 이송 챔버와,
    상기 제 2 이송 챔버를 통해 이송된 웨이퍼를 각 챔버에 입/출력하는 제 3 이송 챔버와,
    상기 제 3 이송 챔버를 통해 삽입된 웨이퍼의 전면에 1차 파티클 필링 스텝을 진행하는 제 1 CECVD 구리 증착 챔버와,
    상기 1차 파티클 필링 스텝을 진행한 웨이퍼의 전면에 균일한 슈퍼 필링을 구현하기 위하여 플라즈마 처리를 진행하는 제 2 플라즈마 처리 챔버와,
    상기 플라즈마 처리된 웨이퍼의 전면에 2차 파티클 필링 스텝을 진행하는 제 2 CECVD 구리 증착 챔버와,
    상기 1,2차로 파티클 필링 처리된 웨이퍼의 전면에 구리 박막을 증착하는CVD 구리 증착 챔버와,
    상기 구리 박막의 접착 향상 및 조직을 제어하는 인-시튜 어닐링 챔버를 포함하여 구성됨을 특징으로 하는 반도체 소자의 구리 박막 증착 장비.
KR10-2001-0032907A 2001-06-12 2001-06-12 반도체 소자의 구리 박막 증착 장비 KR100413481B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2001-0032907A KR100413481B1 (ko) 2001-06-12 2001-06-12 반도체 소자의 구리 박막 증착 장비
TW090123315A TW504757B (en) 2001-06-12 2001-09-21 Cu film deposition equipment of semiconductor device
JP2002155274A JP3996804B2 (ja) 2001-06-12 2002-05-29 半導体素子の銅薄膜堆積装置
US10/156,839 US6664636B2 (en) 2001-06-12 2002-05-30 Cu film deposition equipment of semiconductor device
US10/697,320 US6855632B2 (en) 2001-06-12 2003-10-31 Cu film deposition equipment of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0032907A KR100413481B1 (ko) 2001-06-12 2001-06-12 반도체 소자의 구리 박막 증착 장비

Publications (2)

Publication Number Publication Date
KR20020094599A KR20020094599A (ko) 2002-12-18
KR100413481B1 true KR100413481B1 (ko) 2003-12-31

Family

ID=19710714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0032907A KR100413481B1 (ko) 2001-06-12 2001-06-12 반도체 소자의 구리 박막 증착 장비

Country Status (4)

Country Link
US (2) US6664636B2 (ko)
JP (1) JP3996804B2 (ko)
KR (1) KR100413481B1 (ko)
TW (1) TW504757B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012141489A2 (ko) * 2011-04-15 2012-10-18 주식회사 원익아이피에스 반도체 제조장치 및 제조방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413482B1 (ko) * 2001-06-12 2003-12-31 주식회사 하이닉스반도체 화학적 강화제(ｃｅ) 처리 챔버
US6790777B2 (en) * 2002-11-06 2004-09-14 Texas Instruments Incorporated Method for reducing contamination, copper reduction, and depositing a dielectric layer on a semiconductor device
US7735451B2 (en) * 2002-11-15 2010-06-15 Ebara Corporation Substrate processing method and apparatus
US6790778B1 (en) * 2003-09-10 2004-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for capping over a copper layer
US7344983B2 (en) * 2005-03-18 2008-03-18 International Business Machines Corporation Clustered surface preparation for silicide and metal contacts
JP4889227B2 (ja) * 2005-03-23 2012-03-07 東京エレクトロン株式会社 基板処理方法および成膜方法
KR20070111165A (ko) * 2006-05-17 2007-11-21 동부일렉트로닉스 주식회사 구리 확산 방지막 제거 방법
US10658161B2 (en) * 2010-10-15 2020-05-19 Applied Materials, Inc. Method and apparatus for reducing particle defects in plasma etch chambers
CN102851733B (zh) * 2012-09-04 2016-08-17 苏州晶湛半导体有限公司 氮化镓基材料及器件的制备系统和制备方法
CN106298585B (zh) * 2015-06-03 2020-10-16 北京北方华创微电子装备有限公司 腔室及半导体加工设备
US10867843B2 (en) * 2016-12-05 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for fabrication semiconductor device
US10529602B1 (en) * 2018-11-13 2020-01-07 Applied Materials, Inc. Method and apparatus for substrate fabrication
US10903112B2 (en) 2018-10-18 2021-01-26 Applied Materials, Inc. Methods and apparatus for smoothing dynamic random access memory bit line metal
US11631680B2 (en) 2018-10-18 2023-04-18 Applied Materials, Inc. Methods and apparatus for smoothing dynamic random access memory bit line metal
US11205589B2 (en) * 2019-10-06 2021-12-21 Applied Materials, Inc. Methods and apparatuses for forming interconnection structures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980041848A (ko) * 1996-11-08 1998-08-17 쯔지 하루오 Cu의 전도성을 증가시키도록 물을 첨가한 Cu(hfac)TMVS 프리커서 및 그의 형성 방법 및 점착성 Cu 전도체 인터페이스
JP2000164532A (ja) * 1998-11-26 2000-06-16 Anelva Corp Ｃｕ配線膜形成方法とＣｕ配線膜形成装置
KR20000062671A (ko) * 1999-03-02 2000-10-25 비센트 비.인그라시아 구리 상호연결부에서 사용될 장벽층을 형성하는 방법
JP2000331957A (ja) * 1999-05-17 2000-11-30 Anelva Corp Ｃｕ配線膜形成方法
KR20020094600A (ko) * 2001-06-12 2002-12-18 주식회사 하이닉스반도체 화학적 강화제(ｃｅ) 처리 챔버 및 이를 이용한 반도체소자의 구리 박막 증착 장비

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362099B1 (en) * 1999-03-09 2002-03-26 Applied Materials, Inc. Method for enhancing the adhesion of copper deposited by chemical vapor deposition
KR100460746B1 (ko) * 1999-04-13 2004-12-09 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
KR100358045B1 (ko) * 1999-12-22 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
KR100338112B1 (ko) * 1999-12-22 2002-05-24 박종섭 반도체 소자의 구리 금속 배선 형성 방법
US6495449B1 (en) * 2000-03-07 2002-12-17 Simplus Systems Corporation Multilayered diffusion barrier structure for improving adhesion property

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980041848A (ko) * 1996-11-08 1998-08-17 쯔지 하루오 Cu의 전도성을 증가시키도록 물을 첨가한 Cu(hfac)TMVS 프리커서 및 그의 형성 방법 및 점착성 Cu 전도체 인터페이스
JP2000164532A (ja) * 1998-11-26 2000-06-16 Anelva Corp Ｃｕ配線膜形成方法とＣｕ配線膜形成装置
KR20000062671A (ko) * 1999-03-02 2000-10-25 비센트 비.인그라시아 구리 상호연결부에서 사용될 장벽층을 형성하는 방법
JP2000331957A (ja) * 1999-05-17 2000-11-30 Anelva Corp Ｃｕ配線膜形成方法
KR20020094600A (ko) * 2001-06-12 2002-12-18 주식회사 하이닉스반도체 화학적 강화제(ｃｅ) 처리 챔버 및 이를 이용한 반도체소자의 구리 박막 증착 장비

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012141489A2 (ko) * 2011-04-15 2012-10-18 주식회사 원익아이피에스 반도체 제조장치 및 제조방법
WO2012141489A3 (ko) * 2011-04-15 2013-01-10 주식회사 원익아이피에스 반도체 제조장치 및 제조방법

Also Published As

Publication number Publication date
TW504757B (en) 2002-10-01
JP3996804B2 (ja) 2007-10-24
US20040092101A1 (en) 2004-05-13
US6855632B2 (en) 2005-02-15
US20020187635A1 (en) 2002-12-12
KR20020094599A (ko) 2002-12-18
US6664636B2 (en) 2003-12-16
JP2003051460A (ja) 2003-02-21

Similar Documents

Publication Publication Date Title
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
KR100413481B1 (ko) 반도체 소자의 구리 박막 증착 장비
US10199235B2 (en) Liner and barrier applications for subtractive metal integration
KR100661194B1 (ko) 플라즈마 처리에 의한 기판으로부터의 산화물 또는 다른 환원가능한 오염물의 제거 방법
KR100904105B1 (ko) 반도체 장치의 제조 방법
US20090050902A1 (en) Semiconductor device having silicon carbide and conductive pathway interface
JP6921990B2 (ja) 超伝導体相互接続のための予洗浄および堆積の方法
JP2004207281A (ja) 多層配線構造およびその形成方法、半導体装置
WO2017062355A2 (en) Methods for depositing dielectric barrier layers and aluminum containing etch stop layers
KR101356332B1 (ko) 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법
EP0849779A2 (en) Process for forming a semiconductor structure comprising ion cleaning and depositing steps and integrated cluster tool for performiong the process
KR102118580B1 (ko) 루테늄 필름들의 화학 기상 증착 (cvd) 및 그 용도들
WO2002046489A1 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US20080150131A1 (en) Semiconductor device manufactured by reducing hillock formation in metal interconnects
US8039400B2 (en) Reducing contamination of semiconductor substrates during BEOL processing by performing a deposition/etch cycle during barrier deposition
KR100351237B1 (ko) 반도체소자의구리금속배선형성장치및이를이용한구리금속배선형성방법
US7488681B2 (en) Method for fabricating Al metal line
TW201517169A (zh) 預清洗半導體結構
US20230010568A1 (en) Methods and apparatus for selective etch stop capping and selective via open for fully landed via on underlying metal
KR20230103914A (ko) Pvd 장치를 동작시키는 방법
KR20040057964A (ko) 반도체 장치의 제조 방법
KR20000038130A (ko) 반도체 소자 제조방법
KR20030049901A (ko) 반도체 소자 제조 방법
KR20080040070A (ko) 스퍼터링을 이용한 반도체 제조장치
KR20010092640A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee