JP3996804B2 - 半導体素子の銅薄膜堆積装置 - Google Patents

半導体素子の銅薄膜堆積装置 Download PDF

Info

Publication number
JP3996804B2
JP3996804B2 JP2002155274A JP2002155274A JP3996804B2 JP 3996804 B2 JP3996804 B2 JP 3996804B2 JP 2002155274 A JP2002155274 A JP 2002155274A JP 2002155274 A JP2002155274 A JP 2002155274A JP 3996804 B2 JP3996804 B2 JP 3996804B2
Authority
JP
Japan
Prior art keywords
chamber
wafer
copper
thin film
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002155274A
Other languages
English (en)
Other versions
JP2003051460A (ja
Inventor
ピョ，スン・ギュ
キム，シ・ブム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2003051460A publication Critical patent/JP2003051460A/ja
Application granted granted Critical
Publication of JP3996804B2 publication Critical patent/JP3996804B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子の堆積装置に関するもので、特に、化学的強化剤(Chemical Enhancer:以下ＣＥとする)処理による触媒堆積と均一なスーパーフィリングのためのプラズマ処理できるようにした半導体素子の銅薄膜堆積装置に関する。
【０００２】
【従来の技術】
一般に、半導体素子の高性能化の傾向に伴って半導体素子の速度向上及び信頼性に関心が集まっている。素子の速度向上及び信頼性を高めるために銅配線が用いられているが、現在その銅配線は電気メッキ法を用いて堆積する方法が主に用いている。
【０００３】
しかしながら、電気メッキ法は、安定で、かつきれいな銅シード層の薄膜を堆積させる工程が必要であり、シード層への依存度が強く、０．１μｍＴｅｃｈ級ではその限界に至ると予想される。
従って、半導体素子の急激な高性能化の傾向によってコンタクトサイズの減少と激しいアスペクト比（asepect ratio)の増加が予想される次世代半導体素子の銅配線には金属有機気相成長（ＭＯＣＶＤ）法が有利である。
【０００４】
しかしながら、ＭＯＣＶＤ法を用いた金属薄膜の堆積は銅薄膜の場合、堆積速度が遅く実用化に対しては問題があった。
また、ＭＯＣＶＤ法による金属薄膜の堆積の場合、接合特性及び表面特性がよくないという問題もあり、堆積速度が非常に遅いという問題と組み合わされて現在広く適用されている電気メッキ法より劣っており、またコスト的にも不利である。
【０００５】
なお、ＭＯＣＶＤ法によって金属薄膜を堆積させるとき、触媒などのケミカル添加材を均一に添加して堆積速度を速め及び金属薄膜基本特性を向上させることが可能であるが、バリア堆積した後ｉｎ−ｓｉｔｕでアニーリングを行い、プラズマ処理ができる触媒を用いなければならないという問題があり、開発が遅れている。
【０００６】
【発明が解決しようとする課題】
本発明は、上記従来技術の問題点を解決するためのもので、ＣＥ処理とプラズマ処理を可能にするとともに銅薄膜堆積後表面に発生した残留物をプラズマ処理によって銅薄膜を除去することで、堆積速度を改善しコストを低下させるようにした半導体素子の銅薄膜堆積装置を提供することが目的である。
【０００７】
【課題を解決するための手段】
上記目的を達成するための本発明は、ウェハを装置へ導入し、かつ装置から取り出すロードロック室と、ウェハを所望の位置にアラインさせるアライナと、ウェハの表面からガスなどの異物を除去する脱ガスチャンバと、ウェハを各チャンバに入れたり出したりするロボットが装着された移送チャンバと、移送チャンバによって移送されたウェハにプラズマを用いてパターンをクリーニングするプリクリーニングチャンバと、プリクリーニングされたウェハ上にバリア金属を堆積するバリア金属堆積チャンバと、バリア金属上に銅薄膜堆積前に銅薄膜の接着性を改善するためにフラッシュ銅を堆積するＡＧＬフラッシュ銅堆積チャンバと、フラッシュ銅が堆積されたウェハ上に均一なＣＥ処理を行い、及びＣＶＤ銅薄膜を堆積するＣＥＣＶＤ銅堆積チャンバと、ウェハ上にＣＥ処理した後均質なスーパーフィリングを実現するためにプラズマ処理し、及びＣＶＤ銅薄膜堆積後銅薄膜の表面に浮かんでいる異物を除去するためにプラズマ処理するプラズマ処理チャンバとからなることを特徴とする。
【０００８】
【発明の実施の形態】
以下、添付の図面を参照して本発明を更に詳細に説明する。
【０００９】
図１は本発明の第１実施形態による半導体素子の銅薄膜堆積装置を示す構成図である。
図１に示すように、本実施形態による装置は、ウェハ（図示せず）の工程前にウェハを装置に導入し、工程終了後ウェハを取り出すロードロック室１１と、ウェハを所望の位置にアラインさせるアライナ１２と、ウェハの表面に生成されたガスなどの異物を除去する脱ガスチャンバ１３と、ウェハを各チャンバに入れたり出したりするロボット付きの移送チャンバ１４と、移送チャンバ１４によって移送されたウェハにプラズマを用いてパターンをクリーニングするプリクリーニングチャンバ１５と、プリクリーニングされたウェハ上にバリア金属を堆積するバリア金属堆積チャンバ１６と、バリア金属上に銅薄膜堆積前に銅薄膜の接着性を改善するために接着剤層（ＡＧＬ）としてフラッシュ銅を堆積するＡＧＬフラッシュ銅堆積チャンバ１７と、フラッシュ銅が堆積されたウェハを均一にＣＥ処理し及びウェハ上にＣＶＤ銅薄膜を堆積するＣＥＣＶＤ銅堆積チャンバ１８と、ウェハ上に均一なスーパーフィリングを実現するためにＣＥ処理後プラズマ処理し、かつＣＶＤ銅薄膜堆積後銅薄膜の表面に浮かんでいるヨード（Ｉ）などの異物を除去するためにプラズマ処理するプラズマ処理チャンバ１９とからなる。
【００１０】
前記のように構成された本発明の第１実施形態による半導体素子の銅薄膜堆積装置の動作を以下説明する。
まず、ロードロック室１１を介してウェハがチャンバ内に入ってくるとアライナ１２はウェハを所望の位置にアラインさせる。アラインされたウェハの表面に発生した異物を脱ガスチャンバ１３内で除去する。
【００１１】
次にウェハを移送チャンバ１４を介してプリクリーニングチャンバ１５内へ移動させてウェハの全面をＡｒ、Ｈｅなどを用いたＤＦＥ(Dual Frequency Etch)又はハロゲンを含むガスを用いたリアクティブクリーニングでプリクリーニング工程を行う。
次に、プリクリーニングされたウェハを更に移送チャンバ１４を用いてバリア金属堆積チャンバ１６内に移動させてウェハの全面にＰＶＤ方法、イオン化ＰＶＤ方法、ＣＶＤ方法、ＡＬＤ方法などを用いてバリア金属を堆積する。
【００１２】
ここで、バリア金属としてはＴａ、ＴａＮ、ＷＮｘ、ＴｉＮ、ＴｉＡｌＮ、ＴａＳＩＮ、ＴｉＳｉＮなどを堆積する。
さらに、バリア金属が堆積されたウェハを移送チャンバ１４を用いてＡＧＬフラッシュ銅堆積チャンバ１７に移動させて銅薄膜の接着性を改善するためにフラッシュ銅を堆積する。
また、フラッシュ銅が堆積されたウェハをＣＥＣＶＤ銅堆積チャンバ１８に移送させてウェハの全面に均一なＣＥ処理を行い、更にそのＣＥ処理されたウェハをプラズマ処理チャンバ１９に移送させて均一なスーパーフィリングを実現するために全面にプラズマ処理を行う。
【００１３】
次に、プラズマ処理されたウェハを更にＣＥＣＶＤ銅堆積チャンバ１８に移送させてウェハの全面に銅薄膜を堆積し、銅薄膜が堆積されたウェハを更にプラズマ処理チャンバ１９に移送させて銅薄膜の表面に残るＣＥ及びヨードなどの異物を除去するために全面にプラズマ処理を行う。
【００１４】
ここで、ＡＧＬフラッシュ銅堆積チャンバ１７は１０〜５００Å厚さに堆積することが可能であり、１〜５００ｋｗのパワーを有するチャンバであってロングスロー、ＰＶＤ、イオン化ＰＶＤ方式で堆積するチャンバならどのようなものでも用いることができる。
なお、ＣＥＣＶＤ銅堆積チャンバ１８は５０〜３００℃の温度範囲で堆積を行うことができる。
【００１５】
「第２実施形態」
図２は本発明の第２実施形態による半導体素子の銅薄膜堆積装置を示す構成図である。
図２のように、本第２実施形態の装置は、ロードロック室２１と、ウェハを所望の位置にアラインさせるアライナ２２と、ウェハの表面からガスなどの異物を除去及び堆積された銅薄膜の接着性向上と組織を制御するためにｉｎ−ｓｉｔｕでアニーリング工程を行う脱ガス及びｉｎ−ｓｉｔｕアニーリング２３と、ウェハを各チャンバに入れたり出したりするロボット付きの移送チャンバ１４と、移送チャンバ２４によって移送されたウェハにプラズマを用いてパターンをクリーニングするプリクリーニングチャンバ２５と、プリクリーニングされたウェハ上にＰＶＤ、ＣＶＤ、ＡＬＤ方法を用いて、バリア金属を堆積するバリア金属堆積チャンバ２６と、バリア金属上に銅薄膜堆積前に銅薄膜の接着性を改善するためにＡＧＬとしてフラッシュ銅を堆積するＡＧＬフラッシュ銅堆積チャンバ２７と、フラッシュ銅が堆積されたウェハ上に均一なＣＥ処理及びＣＶＤ銅薄膜を堆積するＣＥＣＶＤ銅堆積チャンバ２８とウェハ上にＣＥ処理後均一なスーパーフィリングを実現するためにプラズマ処理及びＣＶＤ銅薄膜堆積後銅薄膜の表面に浮かんでいるヨードなどの異物をプラズマ処理するプラズマ処理チャンバ２９とからなる。
【００１６】
前記のように、構成された本発明の第２実施形態による半導体素子の銅薄膜堆積装置の動作を説明する。
先ず、ロードロック室２１を介してウェハが入ってくるとアライナ２２はウェハを所望の位置にアラインさせ、アラインされたウェハの表面に発生した異物を脱ガス及びｉｎ−ｓｉｔｕアニーリングチャンバ２３内で除去する。
次に、ウェハを移送チャンバ２４を介してプリクリーニング２５に移送させてウェハの全面をＡｒ、Ｈｅなどを用いたＤＦＥ又はハロゲンガスを用いたリアクティブクリーニングでプリクリーニング工程を行う。プリクリーニングされたウェハを更に移送チャンバ２４を用いてバリア金属堆積チャンバ２６に移動させてウェハの全面にＰＶＤ方法、イオン化ＰＶＤ方法、ＣＶＤ方法、ＡＬＤ方法を用いてバリア金属膜を堆積する。
【００１７】
ここで、バリア金属膜としてはＴａ、ＴａＮ、ＷＮｘ、ＴｉＮ、ＴｉＡｌＮ、ＴａＳＩＮ、ＴｉＳｉＮなどを堆積する。
【００１８】
また、バリア金属膜が堆積されたウェハを移送チャンバ２４を用いてＡＧＬフラッシュ銅堆積チャンバ２７に移動させ、その後の銅薄膜の接着性を改善するためにフラッシュ銅薄膜を堆積する。
次に、フラッシュ銅薄膜が堆積されたウェハをＣＥＣＶＤ銅堆積チャンバ２８に移送させてウェハの全面に均一なＣＥ処理を行い、ＣＥ処理されたウェハをプラズマ処理チャンバ２９に移送させて均一なスーパーフィリングを実現するために全面にプラズマ処理を行う。
【００１９】
また、プラズマ処理されたウェハを更にＣＥＣＶＤ銅堆積チャンバ２８に移送させてウェハの全面に銅薄膜を堆積し、その銅薄膜が堆積されたウェハを更にプラズマ処理チャンバ２９に移送させて銅膜の表面に残るＣＥ及びヨードなどの異物を除去するために全面にプラズマ処理を行う。
また、前記プラズマ処理されたウェハを脱ガス及びｉｎ−ｓｉｔｕアニーリング２３に移送させてＣＥＣＶＤ銅堆積チャンバ２８で堆積された銅薄膜の接着性の向上を図り及び組織制御のためにｉｎ−ｓｉｔｕでアニーリング工程を行う。
【００２０】
ここで、ＡＧＬフラッシュ銅堆積チャンバ２７は１０〜５００Å厚さで堆積が可能であり、１〜５００ｋＷのパワーを有するチャンバであってロングスロー(long throw)、ＰＶＤ、イオン化ＰＶＤ方式の堆積方法を実施できる任意のチャンバを用いることができる。
ＣＥＣＶＤ銅堆積チャンバ２８は５０〜３００℃の温度範囲で堆積が可能である。
【００２１】
「第３実施形態」
図３は本発明の第３実施形態による半導体素子の銅薄膜堆積装置を示す構成図である。
図３に示すように、本第３実施形態の装置は、ロードロック室３１と、ウェハを所望の位置にアラインさせるアライナ３２と、ウェハの表面からガスなどの異物の除去及び堆積された銅薄膜の接着性向上と組織を制御するためにｉｎ−ｓｉｔｕでアニーリング工程を行う脱ガス及びｉｎ−ｓｉｔｕアニーリングチャンバ３３と、ウェハを各チャンバに入れたり出したりするロボット付きの移送チャンバ３４と、移送チャンバによって移送されたウェハにプラズマを用いてパターンをクリーニングするプリクリーニングチャンバ３５と、プリクリーニングされたウェハ上にＰＶＤ、ＣＶＤ、ＡＬＤ方法などを用いてバリア金属を堆積するバリア金属堆積チャンバ３６と、バリア金属上に銅薄膜堆積前に均一にＣＥ吸着処理を行うＣＥ処理チャンバ３７と、ＣＥ処理されたウェハの全面に銅薄膜を堆積するＣＶＤ銅堆積チャンバ３８と、ＣＥ処理後均一なスーパーフィリングを実現するためにプラズマ処理及びＣＶＤ銅薄膜堆積後銅薄膜の表面に浮かんでいるヨードなどの異物を除去するためにプラズマ処理するプラズマ処理チャンバ３９とからなる。
【００２２】
前記のように構成された本発明の第３実施形態による半導体素子の銅薄膜堆積装置の動作を説明する。
まず、ロードロック室３１を介してウェハが入ってくるとアライナ３２はウェハを所望の位置にアラインさせ、アニーリングチャンバ３３でアラインされたウェハの表面に発生した異物を脱ガス及びｉｎ−ｓｉｔｕで除去する。
また、ウェハを移送チャンバ３４を介してプリクリーニングチャンバ３５に移送させてウェハの全面をＡｒ、Ｈｅなどを用いたＤＦＥ又はハロゲンガスを用いたリアクティブクリーニングでプリクリーニング工程を行う。
【００２３】
また、プリクリーニングされたウェハを更に移送チャンバ３４を用いてバリア金属堆積チャンバ３６に移動させて、ウェハの全面にＰＶＤ方法、イオン化ＰＶＤ方法、ＣＶＤ方法、ＡＬＤ方法などを用いてバリア金属膜を堆積する。
【００２４】
ここで、バリア金属膜としてはＴａ、ＴａＮ、ＷＮｘ、ＴｉＮ、ＴｉＡｌＮ、ＴａＳＩＮ、ＴｉＳｉＮなどを堆積する。
【００２５】
また、バリア金属膜が堆積されたウェハを移送チャンバ３４を用いてＣＥ処理チャンバ３７に移送させてウェハの全面に均一にＣＥを吸着させ、そのＣＥが吸着されたウェハをプラズマ処理チャンバ３９に移送させて、均一なスーパーフィリングを実現するためにプラズマ処理を行う。
次に、プラズマ処理されたウェハをＣＶＤ銅堆積チャンバ３８に移送させてウェハの全面に銅薄膜を堆積し、銅薄膜が堆積されたウェハを更にプラズマ処理チャンバ３９に移送させて銅薄膜堆積後銅薄膜の表面に浮かんでいるヨードなどの異物をプラズマ処理によって除去する。
【００２６】
「第４実施形態」
図４は本発明の第４実施形態による半導体素子の銅薄膜堆積装置を示す構成図である。
図４に示すように、本第４実施形態装置は、ロードロック室４１と、ウェハを所望の位置にアラインさせるアライナ４２と、ウェハの表面からガスなどの異物を除去する脱ガスチャンバ４３と、ウェハを各チャンバに入れたり出したりするロボット付きの第一移送チャンバ４４と、第一移送チャンバ４４によって移送されたウェハにプラズマを用いてパターンをクリーニングするプリクリーニングチャンバ４５と、プリクリーニングされたウェハ上にＰＶＤ、ＣＶＤ、ＡＬＤ方法などを用いてバリア金属を堆積するバリア金属堆積チャンバ４６と、バリア金属上にＣＶＤ銅の接着性を改善するためにＡＧＬとしてフラッシュ銅を堆積するＰＶＤ銅堆積チャンバ４７と、フラッシュ銅が堆積されたウェハを移送する第二移送チャンバ４８と、第二移送チャンバ４８を介して移送されたウェハを各チャンバに出し入れする第三移送チャンバ４９と、第三移送チャンバ４９を介して挿入されたウェハの全面に均一なＣＥ処理を行うＣＥ処理チャンバ５０と、ＣＥ処理されたウェハの全面に均一なスーパーフィリングを実現するためにプラズマ処理を行うプラズマ処理チャンバ５１と、プラズマ処理されたウェハの全面にパーティクルフィリングステップを行うＣＥＣＶＤ銅堆積チャンバ５２と、パーティクルフィリング処理されたウェハの全面に銅薄膜を堆積するＣＶＤ銅堆積チャンバ５３と、銅薄膜の接着性の向上を図り及び組織を制御するｉｎ−ｓｉｔｕアニーリングチャンバ５４とからなる。
【００２７】
ここで、プラズマ処理チャンバ５１はＣＥＣＶＤ銅堆積チャンバ５２で銅薄膜を堆積した後表面に浮かんでいるヨードなどのＣＥを除去する。
【００２８】
前記のように構成された本発明の第４実施形態による半導体素子の銅薄膜堆積装置の動作を説明する。
【００２９】
まず、ロードロック室４１を介してウェハが入ってくるとアライナ４２はウェハを所望の位置にアラインさせ、アラインされたウェハの表面に発生した異物を脱ガスチャンバ４３で除去する。
次に、ウェハを第一移送チャンバ４４を介してプリクリーニングチャンバ４５に移動させてウェハの全面に亘Ａｒ、Ｈｅなどを用いたＤＦＥ又はハロゲンガスを用いたリアクティブクリーニングを行ってプリクリーニング工程を行う。
【００３０】
次に、プリクリーニングされたウェハを更に第一移送チャンバ４４を用いてバリア金属堆積チャンバ４６に移動させてウェハの全面にＰＶＤ方法、イオン化ＰＶＤ方法、ＣＶＤ方法、ＡＬＤ方法などを用いてバリア金属を堆積する。
【００３１】
ここで、バリア金属膜としてはＴａ、ＴａＮ、ＷＮｘ、ＴｉＮ、ＴｉＡｌＮ、ＴａＳＩＮ、ＴｉＳｉＮなどを堆積する。
また、バリア金属膜が堆積されたウェハを第一移送チャンバ４４を用いてＰＶＤ銅堆積チャンバ４７に移送させ、その後のＣＶＤ銅堆積チャンバ５３で堆積される銅薄膜の接着性を改善するためにＡＧＬとしてフラッシュ銅を堆積する。
【００３２】
次に、プラズマ処理されたウェハは第一移送チャンバ４４及び第二移送チャンバ４８と第三移送チャンバ４９を経てＣＥ処理チャンバ５０に移送されてウェハの全面に均一なＣＥ処理を行い、そのＣＥ処理されたウェハを第３移送チャンバ４９を介してプラズマ処理チャンバ５１に移送させてウェハの全面にその後に堆積される銅薄膜の均一なスーパーフィリングを実現するためにプラズマ処理を行う。
【００３３】
また、プラズマ処理されたウェハは更に第三移送チャンバ４９を介してＣＥＣＶＤ銅堆積チャンバ５２に移送されて、そこでパーティクルフィリングステップを行い、引き続きＣＶＤ銅堆積チャンバ５３に移動されてウェハの全面に銅薄膜を堆積する。
また、銅薄膜が堆積されたウェハを第三移送チャンバ４９を介してｉｎ−ｓｉｔｕアニーリングチャンバ５４内に移動させて銅薄膜の接着性の向上を図り及び組織制御のためにｉｎ−ｓｉｔｕでアニーリング工程を行う。
【００３４】
なお、ＰＶＤ銅堆積チャンバ４７は１０〜５００Å厚さで堆積可能であり、１〜５００ｋＷのパワーを有するチャンバであり、ロングスロー、ＰＶＤ、イオン化ＰＶＤ方式の堆積方法を実施できるチャンバならどのようなものでもよい。ｉｎ−ｓｉｔｕアニーリングチャンバ５４は、Ａｒ雰囲気及び水素還元雰囲気で可能であり、Ｈ２＋Ｈｅ、Ｈ２＋Ａｒ雰囲気でも可能であり、アニーリング温度は５０〜４５０℃まで実施可能ならば任意のチャンバでよい。
【００３５】
「第５実施形態」
図５は本発明の第５実施形態による半導体素子の銅薄膜堆積装置を示す構成図である。
図５に示すように、本第５実施形態装置は、第４実施形態のＣＥ処理チャンバに代えてＣＥＣＶＤ銅堆積チャンバを構成させて、一つのチャンバでＣＥ処理とＣＶＤ銅薄膜堆積を同時に行うことによってスループットを改善し、チャンバの汚染問題を最小化する。
【００３６】
即ち、本第５実施形態装置は、ロードロック室６１と、ウェハを所望の位置にアラインさせるアライナ６２と、ウェハの表面のガスなどの異物を除去する脱ガスチャンバ６３と、ウェハを各チャンバに入れたり出したりするロボットが装着された第一移送チャンバ６４と、第一移送チャンバによって移送されたウェハにプラズマを用いてパターンをクリーニングするプリクリーニングチャンバ６５と、プリクリーニングされたウェハ上にＰＶＤ、ＣＶＤ、ＡＬＤ方法などを用いてバリア金属を堆積するバリア金属堆積チャンバ６６と、バリア金属上にＣＶＤ銅の接着性を改善するためにＡＧＬとしてフラッシュ銅を堆積するＰＶＤ銅堆積チャンバ６７と、フラッシュ銅が堆積されたウェハを移送する第２移送チャンバ６８と、第２移送チャンバ６８を介して移送されたウェハを各チャンバに出し入れする第三移送チャンバ６９と、第三移送チャンバ６９を介して挿入されたウェハの全面に１次パーティクルフィリングステップを行う第一ＣＥＣＶＤ銅堆積チャンバ７０、１次パーティクルフィリングステップを行ったウェハの全面に均一なスーパーフィリングを実現するためにプラズマ処理を行うプラズマ処理チャンバ７１と、プラズマ処理されたウェハの全面に２次パーティクルフィリングステップを行う第２ＣＥＣＶＤ銅堆積チャンバ７２と、１、２次とパーティクルフィリング処理されたウェハの全面に銅薄膜を堆積するＣＶＤ銅堆積チャンバ７３と、前記銅薄膜の接着性の向上を図り及び組織を制御するｉｎ−ｓｉｔｕアニーリングチャンバ７４とからなる。
【００３７】
ここで、プラズマ処理チャンバ７１は第１、第２ＣＥＣＶＤ銅堆積チャンバ７０，７２から銅薄膜を堆積した後膜表面に浮かんでいるヨードなどのＣＥを除去する。
【００３８】
「第６実施形態」
図６は本発明の第６実施形態による半導体素子の銅薄膜堆積装置を示す構成図である。
図６に示すように、第６実施形態は第４実施形態におけるＰＶＤ銅堆積チャンバに代えて別のプラズマ処理チャンバを設けている。
即ち、本第６実施形態装置は、ロードロック室８１と、ウェハを所望の位置にアラインさせるアライナ８２と、ウェハの表面からガスなどの異物を除去する脱ガスチャンバ８３と、ウェハを各チャンバに入れたり出したりするロボットが装着された第一移送チャンバ８４と、第一移送チャンバ８４によって移送されたウェハにプラズマを用いてパターンの内外部をクリーニングするプリクリーニングチャンバ８５と、プリクリーニングされたウェハ上にＰＶＤ、ＣＶＤ、ＡＬＤ方法などを用いてバリア金属を堆積するバリア金属堆積チャンバ８６と、バリア金属が形成されたウェハの全面にプラズマ処理する第一プラズマ処理チャンバ８７と、プラズマ処理されたウェハを移送する第２移送チャンバ８８と、第２移送チャンバを介して移送されたウェハを各チャンバに出し入れする第３移送チャンバ８９と、第３移送チャンバ８９を介して挿入されたウェハの全面に均一なＣＥ処理を行うＣＥ処理チャンバ９０と、ＣＥ処理されたウェハの全面に均一なスーパーフィリングを実現するためにプラズマ処理を行う第２プラズマ処理チャンバ９１と、プラズマ処理されたウェハの全面にパーティクルフィリングステップを行うＣＥＣＶＤ銅堆積チャンバ９２と、パーティクルフィリングされたウェハの全面に銅薄膜を堆積するＣＶＤ銅堆積チャンバ９３と、銅薄膜の接着性の向上を図り及び組織を制御するｉｎ−ｓｉｔｕアニーリングチャンバ９４とからなる。
【００３９】
ここで、第２プラズマ処理チャンバ９１はＣＥＣＶＤ銅堆積チャンバ９２から銅薄膜を堆積した後、膜表面に浮かんでいるヨードなどのＣＥを除去する。
【００４０】
「第７実施形態」
図７は本発明の第７実施形態による半導体素子の銅薄膜堆積装置を示す構成図である。
図７に示すように、第７実施形態は、第５実施形態におけるＰＶＤ銅堆積チャンバに代えて別のプラズマ処理チャンバを設けている。
【００４１】
即ち、本第７実施形態装置は、ロードロック室１０１と、ウェハを所望の位置にアラインさせるアライナ１０２と、ウェハの表面からガスなどの異物を除去する脱ガスチャンバ１０３と、ウェハを各チャンバに入れたり出したりするロボット付きの第一移送チャンバ１０４と、第一移送チャンバ１０４によって移送されたウェハにプラズマを用いてパターンをクリーニングするプリクリーニングチャンバ１０５と、プリクリーニングされたウェハ上にＰＶＤ、ＣＶＤ、ＡＬＤ方法などを用いてバリア金属を堆積するバリア金属堆積チャンバ１０６と、バリア金属が形成されたウェハの全面にプラズマ処理する第一プラズマ処理チャンバ１０７と、プラズマ処理されたウェハを移送する第２移送チャンバ１０８と、第２移送チャンバを介して移送されたウェハを各チャンバに出し入れする第３移送チャンバ１０９と、第３移送チャンバ１０９を介して挿入されたウェハの全面に１次パーティクルフィリングステップを行う第一ＣＥＣＶＤ銅堆積チャンバ１１０、１次パーティクルフィリングステップを行ったウェハの全面に均一なスーパーフィリングを実現するためにプラズマ処理を行う第２プラズマ処理チャンバ１１１と、プラズマ処理されたウェハの全面に２次パーティクルフィリングステップを行う第２ＣＥＣＶＤ銅堆積チャンバ１１２と、１、２次にわたってパーティクルフィリング処理されたウェハの全面に銅薄膜を堆積するＣＶＤ銅堆積チャンバ１１３と、銅薄膜の接着性の向上を図り及び組織を制御するｉｎ−ｓｉｔｕアニーリングチャンバ１１４とからなる。
【００４２】
ここで、第２プラズマ処理チャンバ１１１は第１、第２ＣＥＣＶＤ銅堆積チャンバ１１０，１１２から銅薄膜を堆積した後、膜表面に浮かんでいるヨードなどのＣＥを除去する。
【００４３】
【発明の効果】
以上説明したように、本発明の半導体素子の銅薄膜堆積装置は、次のような効果がある。
即ち、ＣＥＣＶＤ銅、ＣＶＤ銅、ＰＶＤ銅のプラズマ処理を用いて、電気メッキ工程を経ることなく、超高細半導体素子の銅配線を行うことができるので、全銅薄膜堆積工程をｉｎ−ｓｉｔｕプロセスで進行できる。また、本発明は、電気メッキ工程で存在していた真空ブレーキステップを除去することができるので配線の信頼線が向上する。
【図面の簡単な説明】
【図１】本発明第１実施形態による半導体素子の銅薄膜堆積装置を示す構成図である。
【図２】本発明第２実施形態による半導体素子の銅薄膜堆積装置を示す構成図である。
【図３】本発明第３実施形態による半導体素子の銅薄膜堆積装置を示す構成図である。
【図４】本発明第４実施形態による半導体素子の銅薄膜堆積装置を示す構成図である。
【図５】本発明第５実施形態による半導体素子の銅薄膜堆積装置を示す構成図である。
【図６】本発明第６実施形態による半導体素子の銅薄膜堆積装置を示す構成図である。
【図７】本発明第７実施形態による半導体素子の銅薄膜堆積装置を示す構成図である。
【符号の説明】
１１ ロードロック室
１２ アライナ
１３ 脱ガス
１４ 移送チャンバ
１５ プリクリーニング
１６ バリア金属堆積チャンバ
１７ ＡＧＬ フラッシュ銅堆積チャンバ
１８ ＣＥＣＶＤ 銅堆積チャンバ
１９ プラズマ処理チャンバ

Claims (17)

  1. ウェハを装置へ導入し、かつ装置から取り出すロードロック室と、
    前記ウェハを所望の位置にアラインさせるアライナと、
    前記ウェハの表面からガスを含む異物を除去する脱ガスチャンバと、
    前記ウェハを各チャンバに入れたり出したりするロボットが装着された移送チャンバと、
    前記移送チャンバによって移送されたウェハにプラズマを用いてパターンをクリーニングするプリクリーニングチャンバと、
    前記プリクリーニングされたウェハ上にバリア金属を堆積するバリア金属堆積チャンバと、
    前記バリア金属上に銅薄膜堆積前に銅薄膜の接着性を改善するフラッシュ銅を堆積するＡＧＬフラッシュ銅堆積チャンバと、
    前記フラッシュ銅が堆積されたウェハ上に均一な化学的強化剤処理を行い、及びＣＶＤ銅薄膜を堆積するＣＥＣＶＤ銅堆積チャンバと、
    前記ウェハ上に化学的強化剤処理した後均質な堆積を実現してＣＶＤ銅薄膜堆積後銅薄膜の表面に浮かんでいる異物を除去するプラズマ処理チャンバとからなることを特徴とする半導体素子の銅薄膜堆積装置。
  2. 前記プリクリーニングチャンバはＤＦＥのためのＡｒ、Ｈｅのガスが注入されるか、またはアクティブクリーニングのためのハロゲンガスが注入されることを特徴とする請求項１に記載の半導体素子の銅薄膜堆積装置。
  3. 前記バリア金属堆積チャンバはプリクリーニングされたウェハ上にＰＶＤ、イオン化ＰＶＤ、ＣＶＤ、ＡＬＤ方法を用いてバリア金属を堆積するチャンバであることを特徴とする請求項１に記載の半導体素子の銅薄膜堆積装置。
  4. 前記バリア金属はＴａ、ＴａＮ、ＷＮｘ、ＴｉＮ、ＴｉＡｌＮ、ＴａＳｉＮ、ＴｉＳｉＮのうち、いずれかの一つを用いることを特徴とする請求項１に記載の半導体素子の銅薄膜堆積装置。
  5. 前記ＡＧＬフラッシュ銅堆積チャンバは１０〜５００Å厚さのフラッシュ銅が堆積でき、１〜５００ｋＷのパワーを有するチャンバであることを特徴とする請求項１に記載の半導体素子の銅薄膜堆積装置。
  6. 前記ＡＧＬフラッシュ銅堆積チャンバはロングスロー、ＰＶＤ、イオン化ＰＶＤ方式の堆積方法を用いるチャンバであることを特徴とする請求項１に記載の半導体素子の銅薄膜堆積装置。
  7. 前記ＣＥＣＶＤ銅堆積チャンバは化学的強化剤処理ステップ及びＣＶＤ銅堆積ステップが別のラインで分離されることを特徴とする請求項１に記載の半導体素子の銅薄膜堆積装置。
  8. 前記ＣＥＣＶＤ銅堆積チャンバは５０〜３００℃までの堆積が可能な温度範囲を有するチャンバであることを特徴とする請求項１に記載の半導体素子の銅薄膜堆積装置。
  9. 前記脱ガスチャンバはウェハの表面のガスを含む異物を除去し、及び堆積された銅薄膜の接着性の向上を図り、かつ組織を制御するｉｎ−ｓｉｔｕでアニーリング工程を行う脱ガス及びｉｎ−ｓｉｔｕアニーリングチャンバとからなることを特徴とする請求項１に記載の半導体素子の銅薄膜堆積装置。
  10. 前記脱ガス及びｉｎ−ｓｉｔｕアニーリングチャンバに注入されるガスは、ＡｒまたはＨ2を含むガスであることを特徴とする請求項９に記載の半導体素子の銅薄膜堆積装置。
  11. 前記脱ガス及びｉｎ−ｓｉｔｕアニーリングチャンバは５０〜４５０℃までアニーリングが可能なチャンバであることを特徴とする請求項９に記載の半導体素子の銅薄膜堆積装置。
  12. 前記脱ガス及びｉｎ−ｓｉｔｕアニーリングチャンバに注入されるガスは、Ｈ2ガスにＨｅまたはＡｒガスを混合した混合ガスであることを特徴とする請求項９に記載の半導体素子の銅薄膜堆積装置。
  13. ウェハを装置へ導入し、かつ装置から取り出すロードロック室と、
    前記ウェハを所望の位置にアラインさせるアライナと、
    前記ウェハの表面のガスを含む異物を除去し、及び堆積された銅薄膜の接着性の向上を図り、かつ組織を制御するｉｎ−ｓｉｔｕでアニーリング工程を行う脱ガス及びｉｎ−ｓｉｔｕアニーリングチャンバと、
    前記ウェハを各チャンバに入れたり出したりするロボット付きの移送チャンバと、
    前記移送チャンバによって移送されたウェハにプラズマを用いてパターンをクリーニングするプリクリーニングチャンバと、
    前記プリクリーニングされたウェハ上にバリア金属を堆積するバリア金属堆積チャンバと、
    前記バリア金属上に銅薄膜堆積前に均一に化学的強化剤吸着処理を行う化学的強化剤処理チャンバと、
    前記化学的強化剤処理されたウェハの全面に銅薄膜を堆積するＣＶＤ銅堆積チャンバと、
    前記化学的強化剤処理後均一な堆積を実現してＣＶＤ銅薄膜堆積後銅薄膜の表面に浮かんでいるヨード（Ｉ）を含む異物を除去するプラズマ処理するプラズマ処理チャンバとからなることを特徴とする半導体素子の銅薄膜堆積装置。
  14. ウェハを装置へ導入し、かつ装置から取り出すロードロック室と、
    前記ウェハを所望の位置にアラインさせるアライナと、
    前記ウェハの表面からガスを含む異物を除去する脱ガスチャンバと、
    前記ウェハを各チャンバに入れたり出したりするロボット付きの第一移送チャンバと、
    前記第一移送チャンバによって移送されたウェハにプラズマを用いてパターンをクリーニングするプリクリーニングチャンバと、
    前記プリクリーニングされたウェハ上にバリア金属を堆積するバリア金属堆積チャンバと、
    前記バリア金属上にＣＶＤ銅の接着性を改善するフラッシュ銅を堆積するＰＶＤ銅堆積チャンバと、
    前記フラッシュ銅が堆積されたウェハを移送する第２移送チャンバと
    前記第２移送チャンバを介して移送されたウェハを各チャンバに出し入れする第３移送チャンバと、
    前記第３移送チャンバを介して挿入されたウェハの全面に均一な化学的強化剤処理を行う化学的強化剤処理チャンバと、
    前記化学的強化剤処理されたウェハの全面に均一な堆積を実現するためにプラズマ処理を行うプラズマ処理チャンバと、
    前記プラズマ処理されたウェハの全面にパーティクルフィリングステップを行うＣＥＣＶＤ銅堆積チャンバと、
    前記パーティクルフィリングされたウェハの全面に銅薄膜を堆積するＣＶＤ銅堆積チャンバと、
    前記銅薄膜の接着性の向上を図り及び組織を制御するｉｎ−ｓｉｔｕアニーリングチャンバとからなることを特徴とする半導体素子の銅薄膜堆積装置。
  15. ウェハを装置へ導入し、かつ装置から取り出すロードロック室と、
    前記ウェハを所望の位置にアラインさせるアライナと、
    前記ウェハの表面からガスを含む異物を除去する脱ガスチャンバと、
    前記ウェハを各チャンバに入れたり出したりするロボット付きの第一移送チャンバと、
    前記第一移送チャンバによって移送されたウェハにプラズマを用いてパターンをクリーニングするプリクリーニングチャンバと、
    前記プリクリーニングされたウェハ上にバリア金属を堆積するバリア金属堆積チャンバと、
    前記バリア金属上にＣＶＤ銅の接着性を改善するフラッシュ銅を堆積するＰＶＤ銅堆積チャンバと、
    前記フラッシュ銅が堆積されたウェハを移送する第２移送チャンバと
    前記第２移送チャンバを介して移送されたウェハを各チャンバに出し入れする第３移送チャンバと、
    前記第３移送チャンバを介して挿入されたウェハの全面に化学的強化剤処理及び一次パーティクルフィリングステップを行う第一ＣＥＣＶＤ銅堆積チャンバと、
    前記１次パーティクルフィリングステップを行ったウェハの全面に均一な堆積を実現するためにプラズマ処理を行うプラズマ処理チャンバと、
    前記プラズマ処理されたウェハの全面に２次パーティクルフィリングステップを行う第２ＣＥＣＶＤ銅堆積チャンバと、
    前記１、２次でパーティクルフィリング処理されたウェハの全面に銅薄膜を堆積するＣＶＤ銅堆積チャンバと、
    前記銅薄膜の接着性の向上を図り及び組織を制御するｉｎ−ｓｉｔｕアニーリングチャンバとからなることを特徴とする半導体素子の銅薄膜堆積装置。
  16. ウェハを装置へ導入し、かつ装置から取り出すロードロック室と、
    前記ウェハを所望の位置にアラインさせるアライナと、
    前記ウェハの表面からガスを含む異物を除去する脱ガスチャンバと、
    前記ウェハを各チャンバに入れたり出したりするロボット付きの第一移送チャンバと、
    前記第一移送チャンバによって移送されたウェハにプラズマを用いてウェハパターンをクリーニングするプリクリーニングチャンバと、
    前記プリクリーニングされたウェハ上にバリア金属を堆積するバリア金属堆積チャンバと、
    前記バリア金属が形成されたウェハの全面にプラズマ処理する第一プラズマ処理チャンバと、
    前記プラズマ処理されたウェハを移送する第２移送チャンバと、
    前記第２移送チャンバを介して移送されたウェハを各チャンバに出し入れする第３移送チャンバと、
    前記第３移送チャンバを介して挿入されたウェハの全面に均一な化学的強化剤処理を行う化学的強化剤処理チャンバと、
    前記化学的強化剤処理されたウェハの全面に均一な堆積を実現するためにプラズマ処理を行う第２プラズマ処理チャンバと、
    前記プラズマ処理されたウェハの全面にパーティクルフィリングステップを行うＣＥＣＶＤ銅堆積チャンバと、
    前記パーティクルフィリング処理されたウェハの全面に銅薄膜を堆積するＣＶＤ銅堆積チャンバと、
    前記銅薄膜の接着性の向上を図り及び組織を制御するｉｎ−ｓｉｔｕアニーリングチャンバとからなることを特徴とする半導体素子の銅薄膜堆積装置。
  17. ウェハを装置へ導入し、かつ装置から取り出すロードロック室と、
    前記ウェハを所望の位置にアラインさせるアライナと、
    前記ウェハの表面からガスを含む異物を除去する脱ガスチャンバと、
    前記ウェハを各チャンバに入れたり出したりするロボット付きの第一移送チャンバと、
    前記第一移送チャンバによって移送されたウェハにプラズマを用いてパターンをクリーニングするプリクリーニングチャンバと、
    前記プリクリーニングされたウェハ上にバリア金属を堆積するバリア金属堆積チャンバと、
    前記バリア金属が堆積されたウェハの全面にプラズマ処理する第一プラズマ処理チャンバと、
    前記プラズマ処理されたウェハを移送する第２移送チャンバと
    前記第２移送チャンバを介して移送されたウェハを各チャンバに出し入れする第３移送チャンバと、
    前記第３移送チャンバを介して挿入されたウェハの全面に一次パーティクルフィリングステップを行う第一ＣＥＣＶＤ銅堆積チャンバと、
    前記１次パーティクルフィリングステップを行ったウェハの全面に均一な堆積を実現するためにプラズマ処理を行うプラズマ処理を行う第２プラズマ処理チャンバと、
    前記プラズマ処理されたウェハの全面に２次パーティクルフィリングステップを行う第２ＣＥＣＶＤ銅堆積チャンバと、
    前記１、２次にわたってパーティクルフィリングされたウェハの全面に銅薄膜を堆積するＣＶＤ銅堆積チャンバと、
    前記銅薄膜の接着性の向上を図り及び組織を制御するｉｎ−ｓｉｔｕアニーリングチャンバとからなることを特徴とする半導体素子の銅薄膜堆積装置。
JP2002155274A 2001-06-12 2002-05-29 半導体素子の銅薄膜堆積装置 Expired - Fee Related JP3996804B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0032907A KR100413481B1 (ko) 2001-06-12 2001-06-12 반도체 소자의 구리 박막 증착 장비
KR2001-32907 2001-06-12

Publications (2)

Publication Number Publication Date
JP2003051460A JP2003051460A (ja) 2003-02-21
JP3996804B2 true JP3996804B2 (ja) 2007-10-24

Family

ID=19710714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002155274A Expired - Fee Related JP3996804B2 (ja) 2001-06-12 2002-05-29 半導体素子の銅薄膜堆積装置

Country Status (4)

Country Link
US (2) US6664636B2 (ja)
JP (1) JP3996804B2 (ja)
KR (1) KR100413481B1 (ja)
TW (1) TW504757B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413482B1 (ko) * 2001-06-12 2003-12-31 주식회사 하이닉스반도체 화학적 강화제(ｃｅ) 처리 챔버
US6790777B2 (en) * 2002-11-06 2004-09-14 Texas Instruments Incorporated Method for reducing contamination, copper reduction, and depositing a dielectric layer on a semiconductor device
US7735451B2 (en) * 2002-11-15 2010-06-15 Ebara Corporation Substrate processing method and apparatus
US6790778B1 (en) * 2003-09-10 2004-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for capping over a copper layer
US7344983B2 (en) * 2005-03-18 2008-03-18 International Business Machines Corporation Clustered surface preparation for silicide and metal contacts
JP4889227B2 (ja) * 2005-03-23 2012-03-07 東京エレクトロン株式会社 基板処理方法および成膜方法
KR20070111165A (ko) * 2006-05-17 2007-11-21 동부일렉트로닉스 주식회사 구리 확산 방지막 제거 방법
US10658161B2 (en) * 2010-10-15 2020-05-19 Applied Materials, Inc. Method and apparatus for reducing particle defects in plasma etch chambers
KR101713799B1 (ko) * 2011-04-15 2017-03-09 주식회사 원익아이피에스 반도체 제조장치 및 제조방법
CN102851733B (zh) * 2012-09-04 2016-08-17 苏州晶湛半导体有限公司 氮化镓基材料及器件的制备系统和制备方法
CN106298585B (zh) * 2015-06-03 2020-10-16 北京北方华创微电子装备有限公司 腔室及半导体加工设备
US10867843B2 (en) * 2016-12-05 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for fabrication semiconductor device
US10529602B1 (en) * 2018-11-13 2020-01-07 Applied Materials, Inc. Method and apparatus for substrate fabrication
US10903112B2 (en) 2018-10-18 2021-01-26 Applied Materials, Inc. Methods and apparatus for smoothing dynamic random access memory bit line metal
US11631680B2 (en) 2018-10-18 2023-04-18 Applied Materials, Inc. Methods and apparatus for smoothing dynamic random access memory bit line metal
US11205589B2 (en) * 2019-10-06 2021-12-21 Applied Materials, Inc. Methods and apparatuses for forming interconnection structures

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744192A (en) * 1996-11-08 1998-04-28 Sharp Microelectronics Technology, Inc. Method of using water vapor to increase the conductivity of cooper desposited with cu(hfac)TMVS
JP2000164532A (ja) * 1998-11-26 2000-06-16 Anelva Corp Ｃｕ配線膜形成方法とＣｕ配線膜形成装置
US6451181B1 (en) * 1999-03-02 2002-09-17 Motorola, Inc. Method of forming a semiconductor device barrier layer
US6362099B1 (en) * 1999-03-09 2002-03-26 Applied Materials, Inc. Method for enhancing the adhesion of copper deposited by chemical vapor deposition
KR100460746B1 (ko) * 1999-04-13 2004-12-09 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
JP2000331957A (ja) * 1999-05-17 2000-11-30 Anelva Corp Ｃｕ配線膜形成方法
KR100358045B1 (ko) * 1999-12-22 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
KR100338112B1 (ko) * 1999-12-22 2002-05-24 박종섭 반도체 소자의 구리 금속 배선 형성 방법
US6495449B1 (en) * 2000-03-07 2002-12-17 Simplus Systems Corporation Multilayered diffusion barrier structure for improving adhesion property
KR100413482B1 (ko) * 2001-06-12 2003-12-31 주식회사 하이닉스반도체 화학적 강화제(ｃｅ) 처리 챔버

Also Published As

Publication number Publication date
JP2003051460A (ja) 2003-02-21
KR100413481B1 (ko) 2003-12-31
US6855632B2 (en) 2005-02-15
KR20020094599A (ko) 2002-12-18
US20040092101A1 (en) 2004-05-13
TW504757B (en) 2002-10-01
US6664636B2 (en) 2003-12-16
US20020187635A1 (en) 2002-12-12

Similar Documents

Publication Publication Date Title
JP3996804B2 (ja) 半導体素子の銅薄膜堆積装置
KR102565626B1 (ko) 루테늄 도핑에 의한 증진된 코발트 내응집성 및 갭 충전 성능
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
JP5207615B2 (ja) 成膜方法および基板処理装置
US10395916B2 (en) In-situ pre-clean for selectivity improvement for selective deposition
IL152376A (en) Method for applying a metal layer and a group device for application that includes a component for drying / cleaning
US7592259B2 (en) Methods and systems for barrier layer surface passivation
KR101739613B1 (ko) Cu 배선의 형성 방법
US20180144973A1 (en) Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces
JP2004207281A (ja) 多層配線構造およびその形成方法、半導体装置
JPH09190986A (ja) 窒化チタンバリア層の形成のための連続プロセス
KR100807066B1 (ko) 반도체 소자 제조 장치 및 이를 이용한 반도체 소자의 제조방법
US20100240214A1 (en) Method of forming multi metal layers thin film on wafer
KR20170026165A (ko) 반도체 장치의 제조 방법 및 기억 매체
JP2012212899A (ja) Ｃｕ膜の形成方法
KR20180003447A (ko) 듀얼 다마신 충진
JP2002329682A (ja) Ｃｕ薄膜作製方法
US11189479B2 (en) Diffusion barrier layer
KR100351237B1 (ko) 반도체소자의구리금속배선형성장치및이를이용한구리금속배선형성방법
US10643889B2 (en) Pre-treatment method to improve selectivity in a selective deposition process
KR101789841B1 (ko) 통합된 무전해 성막 프로세스를 포함하는 프로세스들을 통해 기판을 핸들링하는 방법 및 시스템
JP2001053023A (ja) 半導体装置の製造方法及び製造装置
JPH05291177A (ja) 半導体装置の製造方法
KR20240014523A (ko) 금속 실리사이드들을 준비하기 위한 방법
TW201741484A (zh) Cu膜之形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees