JP4850337B2 - 半導体素子の銅金属配線形成方法 - Google Patents

半導体素子の銅金属配線形成方法 Download PDF

Info

Publication number
JP4850337B2
JP4850337B2 JP2000374127A JP2000374127A JP4850337B2 JP 4850337 B2 JP4850337 B2 JP 4850337B2 JP 2000374127 A JP2000374127 A JP 2000374127A JP 2000374127 A JP2000374127 A JP 2000374127A JP 4850337 B2 JP4850337 B2 JP 4850337B2
Authority
JP
Japan
Prior art keywords
copper
temperature
range
reaction chamber
dmb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000374127A
Other languages
English (en)
Other versions
JP2001217204A (ja
Inventor
成 奎 表
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2001217204A publication Critical patent/JP2001217204A/ja
Application granted granted Critical
Publication of JP4850337B2 publication Critical patent/JP4850337B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子の銅金属配線形成方法に係り、特に1,1,1,5,5,5-ヘキサフルオロ-2,4-ペンタジオネート(3,3-ジメチル-1-ブテン)-銅(I){1,1,1,5,5,5,-hexafluoro-2,4-pentadionato(3,3-dimethyl-1-butene)-copper(I) ;以下、「(hfac)Cu(DMB)」と称する}を銅の前駆体(銅源)として用いる有機金属化学気相蒸着(Metal Organic Chemical Vapor Deposition;MOCVD)工程技術を確立して、銅蒸着工程の高度の再現性を実現するとともに、優れた特性を備えた銅薄膜を得ることができる半導体素子の銅金属配線形成方法に関する。
【0002】
【従来の技術】
半導体産業が超大規模集積回路(Ultra Large Scale Integration;ULSI)の製造に移行するに伴って、半導体素子のジオメトリ(geometry)がサブハーフミクロン(sub-half-micron)領域に縮小し続ける一方において、性能の向上及び信頼度に対するより高度の要求に対応して、回路密度(circuit density)は増加しつつある。このような厳しい技術的要求に応えるべく、半導体素子に金属配線を形成する際に、一般に集積回路(integration circuit)に有用な相互連結材料(interconnection material)として、銅薄膜が用いられている。これは、銅薄膜が、アルミニウム薄膜に比べて融点が高ので、エレクトロマイグレーション(electro-migration:EM)に対する抵抗が大きく、半導体素子の信頼性を向上させることができるとともに、比抵抗が低いので、信号伝達速度を増加させることができるからである。
【0003】
銅金属配線形成方法において、銅薄膜形成工程は、高速度素子及び高集積度素子の実現に重要な役割を果たす工程であり、この工程においては、物理気相蒸着(Physical Vapor Deposition; PVD)、電解めっき法(Electroplating)、無電解めっき法(Electroless-plating)、有機金属化学気相蒸着法など様々な技術が採用されている。このような銅薄膜形成技術の中でも、有機金属化学気相蒸着法による銅蒸着は、銅前駆体である有機金属化合物により大きく影響されるので、容易に蒸着できる銅前駆体の開発が求められており、且つこのような銅前駆体を安定して供給できるデリバリシステム(delivery system)の開発が必要である。
【0004】
有機金属化学気相蒸着法による銅蒸着は、バブラー(bubbler)方式のリキットデリバリシステム(Liquid Delivery System;以下、「LDS」という)を利用するか、ダイレクトリキットインジェクション(Direct Liquid Injection ;以下、「DLI」という)のようなLDSを使用するか、コントロールエバポレイションミキサ(Control Evaporation Mixer;以下、「CEM」という)のようなLDSを使用することができる。その他にも、オリフィス方式またはスプレー方式のべイパライザ(vaporizer)を有するLDSなどの種々のLDSも、使用されている。銅蒸着は、このようなLDSにおいては、前駆体と呼ばれる銅金属を含む化合物を分解することにより、実施される。有機金属化学気相蒸着用の銅前駆体は、蒸気圧の低い1,1,1,5,5,5-ヘキサフルオロ-2,4-ペンタジオネート-銅(II){1,1,1,5,5,5,-hexafluoro-2,4-pentadionato-copper(II) ;以下、「Cu(hfac)2」と称する}化合物のような銅II価(CuII)化合物が開発された後に、銅II価化合物に比べて蒸気圧が高いため蒸着速度が速く、150〜250℃の低温度域で高純度の銅薄膜蒸着を可能とする銅I価(Cu)化合物が開発された。現在まで開発されている各種の銅I価化合物の中で、1,1,1,5,5,5-ヘキサフルオロ-2,4-ペンタジオネート(トリメチルビニルシラン)-銅(I){1,1,1,5,5,5,-hexafluoro-2,4-pentadionato(trimethylvinylsilane)-copper(I) :以下、「(hfac)Cu(TMVS)」と称する}は、常温において液状であり、高純度銅薄膜を低温度で蒸着できるので、現在全世界的に最も広く用いられている代表的な有機金属化学気相蒸着用の銅前駆体である。しかしながら、(hfac)Cu(TMVS)は、このような長所にもかかわらず、常温保管時に次第に分解(degradation)するという問題を抱えているので、半導体素子の製造工程への適用時に工程の再現性が低い。さらに、上記(hfac)Cu(TMVS)は、開発された様々な前駆体の中では、蒸気圧の高い方であるが、既存のLDSにおいて工程の良好な再現性を確保するためには、蒸気圧が低すぎる。従って、安定して実施し得る新しいLDSが開発されない限り、所望の再現性を確保することは、困難である。また、(hfac)Cu(TMVS)は、気化(vaporization)温度と液化(condensation)温度との温度差が非常に小さいので、一定の温度を保持し続けなければならないという操作上の大きな問題がある。
【0005】
前記(hfac)Cu(TMVS)に関連する問題点を解決するために、引き続いて銅前駆体として(hfac)Cu(DMB)が開発された。
(hfac)Cu(DMB)化合物は、3,3-ジメチル-1-ブテン(3,3-dimethyl-1-butene;以下、「DMB」という)をルイス塩基配位子(Lewis base ligand)として開発された化合物であり、TMVSのメチル基に代えて、分子量が低く且つ蒸気圧が高いDMBをルイス塩基配位子として使用するため、(hfac)Cu(TMVS)よりも高い蒸気圧を有する。従って、(hfac)Cu(DMB)は、MOCVDで使用する 銅前駆体の最も大きい問題点の一つである、きわめて低い蒸着速度を大幅に改善することができるという大きい長所をもつ銅前駆体である。しかしながら、現在まで既存のLDSにおいて、(hfac)Cu(DMB)を銅前駆体として用いた有機金属化学気相蒸着工程技術は確立されておらず、商業化には至っていないのが現状である。
【0006】
【発明が解決しようとする課題】
従って、本発明の目的は、銅蒸着装着の蒸着工程条件を最適に設定し、(hfac)Cu(DMB)化合物を銅前駆体として用いる有機金属化学気相蒸着技術を確立することにより、新しいLDSを開発することなく、銅蒸着工程の高度の再現性を実現することができるとともに、優れた膜質の銅薄膜を得ることができる半導体素子の銅金属配線形成方法を提供することにある。
【0007】
【課題を解決するための手段】
前記目的を達成するために、本発明に係る半導体素子の銅金属配線形成方法は、半導体素子を成する要素が形成された半導体基板上に層間絶縁膜を形成し、前記層間絶縁膜にコンタクトホール及びトレンチを形成した後、前記コンタクトホール及びトレンチを含む層間絶縁膜の表面に拡散障壁層を形成する段階と、反応チャンバとリキッドデリバリシステムからなる銅蒸着装置において、インサイチュで(hfac)Cu(DMB)を銅前駆体として用いる有機金属化学気相蒸着法により、前記拡散障壁層が蒸着された前記コンタクトホール及びトレンチの表面に銅シード層を蒸着する段階と、電気めっき法または無電解めっき法により、前記銅シード層が蒸着された前記コンタクトホール及びトレンチが埋め込まれるように銅をめっきする段階と、化学的機械的研磨処理を行なうことにより、銅金属配線を形成する段階とを含み、前記リキッドデリバリシステムとしてコントロールエバポレイションミキサを用い、前記(hfac)Cu(DMB)を銅前駆体として気化させるために、前記コントロールエバポレイションミキサのベイパライザのコントロールバルブの温度を常温に維持し、前記ベイパライザの熱交換器の温度を20〜120℃の範囲とし、前記コントロールバルブに導入するキャリアガスの温度を10〜140℃の範囲に制御し、前記キャリアガスとしてヘリウム、水素及びアルゴンのうちの少なくとも1種を使用し、その流量を10〜700sccmの範囲とし、前記ベイパライザから前記反応チャンバに至るガスライン及びソースラインの温度を前記熱交換器の温度と同一温度〜20℃高い温度範囲に維持することを特徴とする。
【0008】
さらに、本発明に係る半導体素子の金属配線形成方法は、半導体素子を成する要素が形成された半導体基板上に層間絶縁膜を形成し、前記層間絶縁膜にコンタクトホール及びトレンチを形成した後、前記コンタクトホール及びトレンチを含む層間絶縁膜の表面に拡散障壁層を形成する段階と、インサイチュで物理気相蒸着法により、前記拡散障壁層の蒸着された前記コンタクトホール及びトレンチの表面に第1の銅シード層を蒸着する段階と、反応チャンバとリキッドデリバリシステムからなる銅蒸着装置において、(hfac)Cu(DMB)を銅前駆体として用いる有機金属化学気相蒸着法により、前記第1の銅シード層が蒸着されたコンタクトホール及びトレンチの表面に第2の銅シード層を蒸着する段階と、電気めっき法または無電解めっき法により、前記第1及び第2の銅シード層が積層された前記コンタクトホール及びトレンチが埋め込まれるように銅をめっきする段階と、化学的機械的研磨処理を行なって銅金属配線を形成する段階とを含み、前記リキッドデリバリシステムとしてコントロールエバポレイションミキサを用い、前記(hfac)Cu(DMB)を銅前駆体として気化させるために、前記コントロールエバポレイションミキサのべイパライザのコントロールバルブの温度を常温に維持し、前記べイパライザの熱交換器の温度を20〜120℃の範囲とし、前記コントロールバルブに流入するキャリアガスの温度を10〜140℃の範囲に制御し、前記キャリアガスとしてヘリウム、水素及びアルゴンのうちの少なくとも1種を使用し、その流量を10〜700sccmの範囲とし、前記べイパライザから前記反応チャンバに至るガスライン及びソースラインの温度を前記熱交換器の温度と同一温度〜20℃高い温度範囲に維持することを特徴とする。
【0009】
ここで、(hfac)Cu(DMB)を銅前駆体として有機金属化学気相蒸着法により蒸着される銅シード層は、反応チャンバとリキットデリバリシステムとを備えた銅蒸着装置を使用して、形成させる。リキッドデリバリシステムとしては、ダイレクトリキットインジェクター、コントロールエバポレイションミキサ、オリフィス方式のべイパライザを有するシステム及びスプレー方式のべイパライザを有するシステムのいずれかを用いる。
【0010】
銅シード層蒸着条件は、リキッドデリバリシステムにおいて(hfac)Cu(DMB)を銅前駆体として気化させるための手段、例えばバブラーのキャニスタ、ダイレクトリキッドインジェクションのべイパライザ、コントロールエバポレイションミキサのべイパライザのコントロールバルブ及びオリフィス方式又はスプレー方式のべイパライザの温度を20〜120℃の範囲内に維持させることである。また、他の銅シード層蒸着条件は、リキッドデリバリシステムから反応チャンバに至るガスライン及びソースラインの温度、反応チャンバの内部温度及び前記反応チャンバのシャワーヘッド温度を銅前駆体である(hfac)Cu(DMB)を気化させるための温度と実質的に同一に維持させることである。
なお、本明細書において、蒸着温度に関して、「実質的に同一の温度」とは、蒸着操作を阻害しない程度の許容温度範囲内にあることを意味し、より具体的には、±2℃程度の温度変動は、許容される。
【0011】
さらに他の銅シード層蒸着条件は、反応チャンバのサセプタプレート温度を120〜280℃の範囲内とし、反応チャンバの内部圧力を0.1〜5torrの範囲内とし、反応チャンバのシャワーヘッドと前記反応チャンバのサセプタプレートとの間隔を1〜50mmの範囲内とし、銅前駆体である(hfac)Cu(DMB)の流量比を0.1〜1.0sccmの範囲内とすることである。
【0012】
【発明の実施の形態】
以下、本発明を添付図面に基づいてさらに詳細に説明する。各図面において、同一或いは類似の構成要素は、同一符号により示す。
図1は、本発明に係る半導体素子の銅金属配線形成方法を説明するための銅蒸着工程のフローチャートである。
【0013】
本発明に係る銅蒸着のための工程は、まず銅蒸着装置を初期化する段階(100)を行ない、初期化段階(100)が完了すると、銅を蒸着すべきウェーハを反応チャンバに積載する段階(200)を行ない、ウェーハ積載段階(200)が完了すると、銅蒸着装置の蒸着工程条件を設定する段階(300)を行ない、工程条件設定段階(300)が完了すると、銅前駆体である(hfac)Cu(DMB)を用いる有機金属化学気相蒸着工程でウェーハに銅を蒸着する段階(400)を行なうことにより、完了する。
【0014】
前記段階中でも、銅蒸着装置の蒸着工程条件を設定する段階(300)は、本発明の目的を達成するために重要な段階である。即ち、蒸着工程条件を最適に設定しなければ、(hfac)Cu(DMB)を用いる有機金属化学気相蒸着技術を確立できないからである。
【0015】
銅蒸着装置の蒸着工程条件を最適に設定するためには、銅前駆体である(hfac)Cu(DMB)の特性とともに、銅蒸着装置の特性を把握しなければならない。
【0016】
まず、銅前駆体である(hfac)Cu(DMB)の特性は、次の通りである。
【0017】
銅前駆体である(hfac)Cu(DMB)と(hfac)Cu(TMVS)とを構造的に比較すると、中性配位子の中央において、後者のSiが前者ではCに置換されているだけで、他の構造的な差異はない。(hfac)Cu(TMVS) と(hfac)Cu(DMB)のTGA/DSC結果をみると、(hfac)Cu(TMVS)は63℃で分解されるのに対し、(hfac)Cu(DMB)は、約90℃で分解されるので、(hfac)Cu(DMB)の方が熱的安定性に一層優れていることが分かる。前駆体特性を左右する熱的安定性ととともに、重要な特性の一つは、蒸気圧である。蒸気圧測定結果をみれば、(hfac)Cu(DMB)は、(hfac)Cu(TMVS)に比して、ほぼ1桁(order)高い蒸気圧をもっていることが分かる。即ち、(hfac)Cu(TMVS)の蒸気圧は、55℃で0.67torrである。これに対し、(hfac)Cu(DMB)の蒸気圧は、43.5℃で2.01torr、54℃で3.10torr、66℃で5.26torr、78℃で8.75torr、88℃で12.93torrという非常に高い蒸気圧を示す。また、(hfac)Cu(DMB)は、約96℃で分解沈殿物を生成すると報告されているので、その分解温度も、(hfac)Cu(TMVS)の分解温度よりの高いことが分かる。これらの結果を総合的に考慮するならば、(hfac)Cu(DMB)の分解温度は、(hfac)Cu(TMVS)の分解温度よりも著しく高いので、さらに高い気化温度を利用できる可能性がある。さらに、前者は、非常に高い蒸気圧をもっているため、1000Å/min以上の高い蒸着速度を容易に得ることができる。
【0018】
このような(hfac)Cu(DMB)を用いて有機金属化学気相蒸着工程を行なうための銅蒸着装置の特性は、次の通りである。
【0019】
有機金属化学気相蒸着工程に用いられる銅蒸着装置は、一般にLDSと反応チャンバとを備えている。銅前駆体を移送するために現在使用されている代表的なLDSには、バブラー、DLI、CEMなどがあり、その他にもオリフィス方式又はスプレー方式のべイパライザを有するLDSなど多くのLDSがある。
【0020】
図2は、本発明に係る半導体素子の銅金属配線形成方法を説明するための、反応チャンバを備えたバブラーの概略的な構成図である。
【0021】
バブラー10は、キャリアガス流入ライン(carrier gas inflow line)11、キャニスタ(canister)12、気化ガス流出ライン(evaporation gas outflow line)14 を主要構成要素として構成されている。バブラー10を用いる有機金属化学気相蒸着工程においては、キャリアガス流入ライン11を経て、キャリアガスがキャニスタ12内に流入し、流入したキャリアガスは、キャニスタ12内に収容されている金属液体原料である(hfac)Cu(DMB)13と一定比率で混合された後、気化ガス流出ライン14を経て反応チャンバ890に流入する。
【0022】
反応チャンバ890は、バブラー10から供給される気化原料を噴射するシャワーヘッド(shower head)80とウェーハ111を積載するサセプタプレート(susceptor plate)90とを備えている。
【0023】
前記バブラー10において、キャリアガスと金属液体原料との比率は、キャリアガスの流量、バブラーの温度、バブラー内の圧力などに応じて定められる。このようなバブラーは、蒸気圧の非常に低い銅化合物液体原料を使用するためには、適していない。特に、蒸気圧の非常に低い銅化合物液体原料を使用する場合には、バブラーの温度を一定に保たなければならないため、銅化合物液体原料が分解され、パーティクル(particle)が生成されて、半導体上の銅蒸着膜に悪影響を及ぼすだけではなく、工程の再現性を低下させ、また蒸着速度を遅くするなどの問題を生ずる。これに対し、蒸気圧の高い(hfac)Cu(DMB)を銅前駆体として使用する本発明においては、この様な問題は大巾に軽減ないし実質的に解消される。
【0024】
図3は、本発明に係る半導体素子の銅金属配線形成方法を説明するための、反応チャンバを備えたDLIの概略的な構成図である。
【0025】
DLI230は、マイクロポンプ20とべイパライザ30とを主な構成要素としており、メタルディスク(metal disc)32により、液体原料を気化させる構造をもつ。アンプル(ampule)19内の液体原料は、約20psiの圧力で加圧され、第1のバルブ(first valve)21を経て、マイクロポンプ20に送給される。この際、第1のステッピングモータ(first stepping motor)22によって、第1のピストンの(first piston)23が上昇するとともに、液体原料が第1のシリンダ24に供給される。次いで、第1のバルブ21が閉じている間に、第2のバルブ25が開き、第1のピストン23の下降と第2のステッピングモータ26による第2のピストン27の上昇とが同時に行なわれるとともに、第1のシリンダ24内に満たされた液体原料が、第2のバルブ25を通過して第2のシリンダ28に入り、第2のシリンダ28を満たす。次いで、第2のバルブ25が閉じかつ第3のバルブ29が開いた状態で、第2のピストン27の下降により、第3のバルブ29を通過してべイパライザ30に液体原料が移送される。この時点で、第1のバルブ21が開き、第1のピストン23が上昇しつつ、第1のシリンダ24内に再び液体原料が供給される。このような操作が繰り返されることにより、液体原料は、マイクロポンプ20を経てべイパライザ30に供給される。流量制御は、第1及び第2のステッピングモータ22及び26のサイクル数により、行われる。このようにしてマイクロポンプ20から供給される液体原料は、液体原料流入ライン34に備えられたデリバリバルブ31を介してメタルディスク32上に流入し(ディスクの枚数は、必要に応じて適宜定められるが、例えば、図示の装置においては99枚である)、ヒーティングゾーン(heating zone)33において気化する。気化したガスは、キャリアガス流入ライン35から流入するキャリアガスとともに、気化ガス流出ライン36を通過して、反応チャンバ890に流入する。
【0026】
反応チャンバ890は、DLI230からの気化原料を噴射するシャワーヘッド80とウェーハ10を積載するサセプタプレート90とを主要構成要素として、構成されている。
【0027】
前記DLI230では、べイパライザ30内において所定の間隔で99枚が積み上げられているメタルディスク32の間に、液体原料が流入して気化する。DLIは、熱交換面積が非常に広く、熱交換効率に優れているので、流入する液体原料を流量に応じて数十乃至数百psiで移送することができる。一方、べイパライザ30の内部圧力は数torr程度という非常に低い圧力に保たれているので、この圧力差による体積膨張効果を得ることができる。かくして、DLIは、気化効率を最大化させ得るように構成されている。しかしながら、DLIは、このような長所を備えているが、その一方で、メタルディスク32の駆動は流入する液体原料に依存し、マイクロポンプ20が圧力を形成できる構造となっているので、液体原料の圧力を一定に維持させることが非常に難しく、液体原料の圧力が平衡状態に達するまでに非常に長い時間(数十分)がかかるという短所がある。さらに、初期状態で液体原料が吸入(suction)される場合に、メタルディスク32に流入する多量の液体原料が気化されることなく残留するため、べイパライザ30に閉塞状態(clogging)を生じるという問題もある。しかるに、銅蒸着装置の蒸着工程条件を最適に設定し、銅前駆体として(hfac)Cu(DMB)を使用する本発明方法によれば、この様な問題は、回避される。
【0028】
図4は、本発明に係る半導体素子の銅金属配線形成方法を説明するための、反応チャンバを備えたCEMの概略的な構成図である。
【0029】
CEM567は、液体流量制御器(Liquid Mass Flow Controller :以下、「LMC」という)49とべイパライザ50とを主要構成要素としており、熱交換器70で液体原料を気化させる構造をもつ。べイパライザ50は、コントロールバルブ60と熱交換器70とを備えている。コントロールバルブ60は、オリフィス61、ミキサ62及びアクチュエータ63を有しており、さらに液体原料を供給する液体流入ライン64、キャリアガスを供給するキャリアガス流入ライン65及び液体ベントライン(liquid vent line)66を備えている。熱交換器70は、螺旋管(spiral tube)71を備えている。
【0030】
キャリアガスがミキサ62を通過する時に、激しい渦流が形成され、オリフィス61を通過した液体原料は、ミストの形態で熱交換器70に導入される。ミキサ62においてキャリアガスと混合された液体原料は、螺旋管71を通過しながら気化する。気化したガスは、気化ガス流出ライン72を通過して、反応チャンバ890に流入する。
【0031】
反応チャンバ890は、CEM567からの気化した原料を噴射するシャワーヘッド80とウェーハ111を積載するサセプタプレート90とを備えている。
【0032】
CEM567のべイパライザ50においては、オリフィス61は直接加熱されないので、オリフィス61がクロギングされる可能性は殆どない。しかしながら、従来技術においては、オリフィスの熱伝導性(conductance)が非常に低く、気化は長い螺旋管71で生ずるので、液体原料の凝縮と分解とによってパーティクルが形成されやすいという問題がある。しかるに、銅蒸着装置の蒸着工程条件を最適に設定し、銅前駆体として(hfac)Cu(DMB)を使用する本発明方法によれば、この様な問題も、回避される。
【0033】
銅前駆体として(hfac)Cu(DMB)を使用し、図2に示す反応チャンバ890を備えたバブラー10を用いて有機金属化学気相蒸着法により銅を蒸着する場合に、銅蒸着工程の高度の再現性を確実なものとするための条件は、次の通りである。
【0034】
銅前駆体である(hfac)Cu(DMB)を気化させるために、キャニスタ12の温度を20〜120℃の範囲内に維持する。キャリアガス流入ライン11を通過してキャニスタ12に流入するキャリアガスとしては、ヘリウム、水素、アルゴンなどの少なくとも1種が使用可能であり、その流量は10〜700sccmの範囲内とする。キャニスタ12で気化した(hfac)Cu(DMB)の分解及び凝縮を防止し且つコンダクタンスを改善するために、キャニスタ12から反応チャンバ890に至る全てのガスライン及びソースラインの温度をキャニスタ12の温度と実質的に同一に維持する。反応チャンバ890に流入する気化した(hfac)Cu(DMB)を完全に分解しつつ、不純物を完全に除去して、純銅のみをウェーハ111に蒸着させるために、反応チャンバ890の内部温度及びシャワーヘッド80の温度をキャニスタ12の温度と実質的に同一に維持する。この際、ウェーハ111が積載されたサセプタプレート90の温度を120〜280℃の範囲内に維持する。さらに、反応チャンバ890の内部圧力を0.1〜5torrの範囲内に維持する。シャワーヘッド80とサセプタプレート90との間隔は、1〜50mmとする。銅前駆体としての(hfac)Cu(DMB)は、添加材を併用することなく使用することができる。添加材を併用する場合には、DMBを0.1〜30%添加するか、Hhfacを0.1〜20%添加するか、或いは0.1〜10%のDMBと0.1〜5%のHhfacとを組合せて使用することができる。
【0035】
銅前駆体として(hfac)Cu(DMB)を利用し、図3に示す反応チャンバ890を備えたDLI230を用いて有機金属化学気相蒸着法により、銅を蒸着する場合において、銅蒸着工程の良好な再現性を確実なものとするための条件は、次の通りである。
【0036】
銅前駆体である(hfac)Cu(DMB)を気化させるためのべイパライザ30の温度は、20〜120℃の範囲内とする。べイパライザ30に流入するキャリアガスの温度は、べイパライザ30の温度よりも20℃程度高く設定し、40〜140℃程度の範囲内に制御して、化合物の完全気化を可能とする。この際、使用可能なキャリアガスはヘリウム、水素、アルゴンなどの少なくとも1種であり、その流量は10〜700sccmの範囲内とする。べイパライザ30で気化した(hfac)Cu(DMB)の分解及び凝縮を防止し且つコンダクタンスを改善するために、べイパライザ30から反応チャンバ890に至る全てのガスライン及びソースラインの温度をべイパライザ30の温度と実質的に同一に維持する。反応チャンバ890に流入する気化した(hfac)Cu(DMB)を完全に分解しつつ、不純物を除去して、純銅のみをウェーハ111に蒸着させるために、反応チャンバ890の内部温度及びシャワーヘッド80の温度をべイパライザ30の温度と実質的に同一に維持する。この際、ウェーハ111が積載されたサセプタプレート90の温度を120〜280℃の範囲内に維持する。さらに、反応チャンバ890の内部圧力を0.1〜5torrの範囲内に維持する。シャワーヘッド80とサセプタプレート90との間隔は、1〜50mmとする。銅前駆体である(hfac)Cu(DMB)の流量比を0.1〜1.0sccmの範囲内とする。前記工程において、銅前駆体として(hfac)Cu(DMB)は、添加材を併用することなく使用することができる。添加材を併用する場合には、DMBを0.1〜30%添加するか、Hhfacを0.1〜20%添加するか、或いは0.1〜10%のDMBと0.1〜5%のHhfacとを組合せて添加することができる。
【0037】
銅前駆体として(hfac)Cu(DMB)を利用し、図4に示す反応チャンバ890を備えたCEM567を用いて有機金属化学気相蒸着法により、銅を蒸着する場合において、銅蒸着工程の高度の再現性を確実なものとするための条件は、次の通りである。
【0038】
銅前駆体としての(hfac)Cu(DMB)を気化させるためのべイパライザ50において、キャリアガスがミキサ62を通過する際に激しい渦流を形成させて、オリフィス61を通過した(hfac)Cu(DMB)をミスト状態で熱交換器70に導入するために、コントロールバルブ60の温度を常温に維持させるとともに、熱交換器70の温度を20〜120℃の範囲内に維持する。べイパライザ50のコントロールバルブ60に流入するキャリアガスの温度は、10〜140℃の範囲に制御する。この際、使用可能なキャリアガスは、ヘリウム、水素、アルゴンなどの少なくとも1種であり、その流量は10〜700sccmの範囲内とする。べイパライザ50の熱交換器70で気化した(hfac)Cu(DMB)の分解及び凝縮を防止し且つコンダクタンスを改善するために、べイパライザ50から反応チャンバ890に至る全てのガスライン及びソースラインの温度をべイパライザ50の熱交換器70の温度と同一温度〜20℃高い温度までの温度範囲内に維持する。反応チャンバ890に流入する気化した(hfac)Cu(DMB)を完全に分解しつつ、不純物を完全に除去し、純銅のみをウェーハ111に蒸着させるために、反応チャンバ890の内部温度及びシャワーヘッド80の温度をべイパライザ50の熱交換器70の温度と実質的に同一に維持する。この際、ウェーハ111が積載されたサセプタプレート90の温度を120〜280℃の範囲内に維持する。さらに、反応チャンバ890の内部圧力を0.1〜5torrの範囲内に維持する。シャワーヘッド80とサセプタプレート90との間隔は、1〜50mmとする。銅前駆体である(hfac)Cu(DMB)の流量比は、0.1〜1.0sccmの範囲内とする。前記工程において、銅前駆体として(hfac)Cu(DMB)は、添加材を併用することなく使用することができる。添加材を併用する場合には、DMBを0.1〜30%添加するか、Hhfacを0.1〜20%添加するか、或いは0.1〜10%のDMBと0.1〜5%のHhfacとを組合せて添加することができる。
【0039】
図示はしないが、銅前駆体として(hfac)Cu(DMB)を使用し、反応チャンバを備えたオリフィス方式又はスプレー方式のべイパライザを有するリキッドデリバリシステムを利用して、有機金属化学気相蒸着法により銅を蒸着する場合には、銅蒸着工程の再現性を確実なものとするための条件は、次の通りである。
【0040】
銅前駆体としての(hfac)Cu(DMB)を気化させるためのべイパライザの温度は、20〜120℃の範囲内とする。べイパライザに流入するキャリアガスの温度は、べイパライザの温度よりも20℃程度高く設定し、40〜140℃の範囲内に制御して、化合物の完全気化を可能とする。この際、使用可能なキャリアガスは、ヘリウム、水素、アルゴンなどの少なくとも1種であり、その流量は10〜700sccmの範囲内とする。べイパライザで気化した(hfac)Cu(DMB)の分解及び凝縮を防止し且つコンダクタンスを改善するために、べイパライザから反応チャンバに至る全てのガスライン及びソースラインの温度をべイパライザの温度と実質的に同一に維持する。反応チャンバに流入する気化した(hfac)Cu(DMB)を完全に分解しつつ、不純物を除去して、純銅のみをウェーハに蒸着させるために、反応チャンバの内部温度及びシャワーヘッドの温度をべイパライザの温度と実質的に同一に維持する。この際、ウェーハが積載されたサセプタプレートの温度を120〜280℃の範囲内に維持する。さらに、反応チャンバの内部圧力を0.1〜5torrの範囲内に維持する。シャワーヘッドとサセプタプレートとの間隔は、1〜50mmとする。銅前駆体である(hfac)Cu(DMB)の流量比は、0.1〜1.0sccmの範囲内とする。前記工程において、銅前駆体として使用する(hfac)Cu(DMB)は、添加材を併用することなく使用することができる。添加材を併用する場合には、DMBを0.1〜30%添加するか、Hhfacを0.1〜20%添加するか、或いは0.1〜10%のDMBと0.1〜5%のHhfacとを組合せて添加することができる。
【0041】
以下、前記の各銅蒸着条件に基づいて、半導体素子の銅金属配線を形成する方法を種々の側面から説明する。
【0042】
第1の実施態様において、インサイチュで銅前駆体として(hfac)Cu(DMB)を用いる有機金属化学気相蒸着法により銅シード層用銅を蒸着した後、電解めっき法により銅配線用銅薄膜を形成する場合には、本発明に係る半導体素子の銅金属配線形成方法は、以下の様にして実施される。
【0043】
半導体素子を形成するための所定の要素が形成された半導体基板上に層間絶縁膜を形成し、次いで、マスクを用いて層間絶縁膜にコンタクトホール及びトレンチを形成した後、クリーニングを行なう。次に、コンタクトホール及びトレンチを含む層間絶縁膜の表面に拡散障壁層を形成した後、インサイチュで、(hfac)Cu(DMB) を銅前駆体として用いて有機金属化学気相蒸着法により、コンタクトホール及びトレンチの表面に銅シード層を蒸着する。得られた表面に対し、電解めっき法により、銅シード層が蒸着されたコンタクトホール及びトレンチが完全に埋め込まれる様に、銅をめっきする。銅めっき完了後、銅めっき表面を水素還元熱処理し、さらに化学的機械的研磨処理(CMP処理)して、銅金属配線を形成させる。
【0044】
ここで、層間絶縁膜は、2.7以下の低い誘電率を有する絶縁膜で形成する。コンタクトホール及びトレンチは、デュアルダマシン方式で形成する。クリーニング工程は、下地層がタングステン、アルミニウムなどの金属で形成されている場合には、高周波プラズマを利用して行い、下地層が銅で形成されている場合には、リアクティブクリーニング方式を適用する。拡散障壁層は、ionized PVD TiN、CVD TiN、MOCVD TiN、ionized PVD Ta、ionized PVD TaN、CVD Ta、CVD TaNおよびCVD WNの少なくとも1種により形成する。
【0045】
銅シード層は、反応チャンバとLDSとを備えた銅蒸着装置において形成する。LDSには、バブラー、DLI、CEMなどがあり、さらにオリフィス方式またはスプレー方式のべイパライザを有するLDSなどの多様なLDSを用いることができる。銅シード層を蒸着形成するための各銅蒸着装置の条件は、前述した通りであり、ここでは詳細な説明を省略する。
【0046】
銅前駆体として使用する(hfac)Cu(DMB)は、添加材を併用することなく使用することができる。添加材を併用する場合には、DMBを0.1〜30%添加するか、Hhfacを0.1〜20%添加するか、或いは0.1〜10%のDMBと0.1〜5%のHhfacとを組合せて添加することができる。水素還元熱処理工程は、水素還元雰囲気中で常温〜350℃の範囲で30分〜3時間熱処理することにより、銅メッキ層のグレーン形態を変える。この際、水素還元雰囲気ガスは、水素のみにより形成するか、或いはH2+Ar(Ar含有量=1〜95%)、H2+ N2(N2含有量=1〜95%)などの水素混合気体により形成する。CMP処理後、ポストクリーニングを施すこともある。また、銅めっき工程及び水素還元熱処理工程も、時間遅延なくインサイチュで行なうことができる。
【0047】
銅シード層を形成し、次いでウェーハを蒸着装置から電解めっきチャンバに移送した後、銅電解めっきを行なう。銅電解めっき工程は、銅シード層上に形成された酸化膜の除去段階と銅電解めっき段階との2段階に分けて行なうか、或いはプレウェッティングを含む表面クリーニング段階と銅電解めっきシード層形成段階と銅電解めっき段階との3段階に分けて行なう。銅めっきは、公知の組成を有する溶液を使用して、公知の条件下に行うことができる。例えば、H2SO41〜100g/l、CuSO41〜200g/l、HCl1〜500ppm、添加剤1〜20ml/lなどを含む銅めっき溶液を使用して、0〜80℃程度の温度でめっきを行うことができる。プレウェッティングを含む表面クリーニング段階は、電解液がチャンバに導入されてウェーハに接触する時点から1秒乃至2分間の休止時間(dwell time)をもつ段階である。銅電解めっき工程において、電流の供給方式は、DCプレーティング(DC plating)法、2ステップDCプレーティング(2-step DC plating)法、マルチステップDCプレーティング(multi-step DC plating)法、ユニポーラパルスプレーティング(unipolar pulse plating)法、バイポーラリバースプレーティング(bipolar reverse plating)法、ACを利用する方法などが用いられる。
【0048】
例えば、マルチステップDCプレーティング法を適用する場合には、ウェーハを5〜100rpmで回転させた状態で、0.1msec〜100secにわたり1〜10Aの電流を供給した後、電流供給を中断し、再び電流を供給する過程を2〜10回繰り返して銅をめっきする。パルスリバースプレーティング法を適用する場合には、1mA〜20Aの順方向電流(forward current)を1msec〜200secにわたり供給した後、1msec〜30secの間電流供給を中断し、次いで1〜10Aの逆方向電流(reverse current)を1msec〜50secにわたり供給し、次いで1msec〜30secの間電流供給を中断する。平均ウェーハ電流密度(wafer current density)は、1 mA/cm2〜50A/cm2の範囲内に維持するように調整する。銅電解めっき層を形成した後、ウェーハの回転速度を100〜2500rpmとして、純水(DI water)を用いてスピン及びリンスドライ(spin and rinse dry)工程を行なう。
【0049】
第2の実施態様において、インサイチュで(hfac)Cu(DMB)を銅の前駆体として使用する有機金属化学気相蒸着法により、銅シード層用銅を蒸着した後、無電解めっき法で銅配線用銅薄膜を形成する場合には、本発明の半導体素子の銅金属配線は、以下の様にして形成される。
【0050】
半導体素子を形成するための所定の要素が形成された半導体基板上に層間絶縁膜を形成し、次いでマスクを用いて層間絶縁膜にコンタクトホール及びトレンチを形成した後、クリーニングを行なう。次に、コンタクトホール及びトレンチを含む層間絶縁膜の表面に拡散障壁層を形成した後、インサイチュで、(hfac)Cu(DMB)を銅の前駆体として使用する有機金属化学気相蒸着法により、コンタクトホール及びトレンチの表面に銅シード層を蒸着する。次いで、無電解めっき法により、銅シード層が蒸着されたコンタクトホール及びトレンチが埋め込まれる様に、銅をめっきする。銅めっき完了後、その表面を水素還元熱処理し、さらにCMP処理して、銅金属配線を形成させる。
【0051】
ここで、層間絶縁膜は、2.7以下の低い誘電率を有する絶縁膜で形成する。コンタクトホール及びトレンチは、デュアルダマシン方式で形成する。クリーニング工程は、下地層がタングステン、アルミニウムなどの金属で形成されている場合には、高周波プラズマを利用して行い、下地層が銅で形成されている場合には、リアクティブクリーニング方式を適用する。拡散障壁層はionized PVD TiN、CVD TiN、MOCVD TiN、ionized PVD Ta、ionized PVD TaN、CVD Ta、CVD TaNおよびCVD WNの少なくとも1種により、形成する。
【0052】
銅シード層は、反応チャンバとLDSとを備えた銅蒸着装置において形成する。LDSには、バブラー、DLI、CEMなどがあり、その他にもオリフィス方式またはスプレー方式のべイパライザを有するLDSなど多様なLDSを用いることができる。銅シード層を蒸着するための各銅蒸着装置の条件は、前述した通りであり、ここでは詳細な説明を省略する。
銅前駆体として使用する(hfac)Cu(DMB)は、添加材を併用することなく使用することができる。添加材を併用する場合には、DMBを0.1〜30%添加するか、Hhfacを0.1〜20%添加するか、或いは0.1〜10%のDMBと0.1〜5%のHhfacとを組合せて添加することができる。水素還元熱処理工程は、水素還元雰囲気中常温〜350℃の範囲内で30分〜3時間程度熱処理することにより、銅メッキ層のグレーン形態を変える。この際、水素還元雰囲気ガスは、水素のみにより形成するか、或いはH2+Ar(Ar含有量=1〜95%)、H2+ N2(N2含有量=1〜95%)などの水素混合気体により形成する。CMP処理後、ポストクリーニングを施すこともある。クリーニング工程と拡散障壁形成工程とは、時間遅延なくインサイチュで行なうことができる。また、銅めっき工程及び水素還元熱処理工程も、時間遅延なくインサイチュで行なうことができる。
【0053】
銅シード層の形成後、無電解めっき法により銅を埋め込む工程は、銅シード層に表面に形成された酸化膜を除去する段階と銅めっきする段階との2段階に分けて行なう。
【0054】
第3の実施態様において、インサイチュで物理気相蒸着法PVDにより第1の銅シード層用銅を蒸着した後、(hfac)Cu(DMB)を銅前駆体として用いる有機金属化学気相蒸着法により第2の銅シード層用銅を蒸着し、次いで電気めっき法により銅薄膜用銅薄膜を形成する場合には、本発明の半導体素子の銅金属配線は、以下の様にして形成される。
【0055】
半導体素子を形成するための所定の要素が形成された半導体基板上に層間絶縁膜を形成し、次いで、マスクを用いて層間絶縁膜にコンタクトホール及びトレンチを形成した後、クリーニングを行なう。次に、コンタクトホール及びトレンチを含む層間絶縁膜の表面に拡散障壁層を形成した後、インサイチュで、物理気相蒸着法により、コンタクトホール及びトレンチの表面に第1の銅シード層を形成する。次いで、(hfac)Cu(DMB)を銅前駆体として用いる有機金属化学気相蒸着法により、第1の銅シード層が蒸着されたコンタクトホール及びトレンチの表面に第2の銅シード層を蒸着する。さらに、電気めっき法により、第1及び第2の銅シード層が積層されたコンタクトホール及びトレンチが埋め込まれる様に、銅をめっきする。銅めっき完了後、銅めっき表面を水素還元熱処理し、さらにCMP処理して、銅金属配線を形成する。
【0056】
ここで、層間絶縁膜は、2.7以下の低い誘電率を有する絶縁膜で形成する。コンタクトホール及びトレンチは、デュアルダマシン方式で形成する。クリーニング工程は、下地層がタングステン、アルミニウムなどの金属で形成されている場合には、高周波プラズマを利用して行い、下地層が銅で形成されている場合には、リアクティブクリーニング方式を適用する。拡散障壁層は、ionized PVD TiN、CVD TiN、MOCVD TiN、ionized PVD Ta、ionized PVD TaN、CVD Ta、CVD TaNおよびCVD WNの少なくとも1種により、形成する。
【0057】
第1の銅シード層は、約200Å以下の厚さ(より好ましくは50〜150Åの厚さ)に形成し、その蒸着形成温度は、30乃至300℃程度(より好ましくは150〜220℃程度)の範囲内とする。
【0058】
第2の銅シード層も、反応チャンバとLDSとを備えた銅蒸着装置において形成する。LDSには、バブラー、DLI、CEMなどがあり、その他にもオリフィス方式またはスプレー方式のべイパライザを有するLDSなどの多様なLDSを用いることができる。第2の銅シード層を蒸着するための各銅蒸着装置の条件も、前述した通りであり、詳細な説明は略する。
【0059】
銅前駆体として使用する(hfac)Cu(DMB)は、添加材を併用することなく使用することができる。添加材を併用する場合には、DMBを0.1〜30%添加するか、Hhfacを0.1〜20%添加するか、或いは0.1〜10%のDMBと0.1〜5%のHhfacとを組合せて添加することができる。水素還元熱処理工程は、水素還元雰囲気中常温〜350℃程度の範囲内で30分〜3時間程度熱処理することにより、銅メッキ層のグレーン形態を変える。この際、水素還元雰囲気ガスは、水素のみにより形成するか、或いはH2+Ar(Ar含有量=1〜95%)、H2+ N2(N2含有量=1〜95%)などの水素混合気体により形成する。CMP処理後、ポストクリーニングを施すこともある。また、銅めっき工程及び水素還元熱処理工程も、時間遅延なくインサイチュで行なうことができる。
【0060】
第2の銅シード層を形成し、次いでウェーハを蒸着装置から電気めっきチャンバに移送した後、銅電解めっきを行なう。銅電解めっき工程は、銅シード層上に形成された酸化膜の除去段階と銅電解めっき段階との2段階に分けて行なうか、或いはプレウェッティングを含む表面クリーニング段階と銅電解めっきシード層形成段階と銅電解めっき段階との3段階に分けて行なう。銅めっきは、公知の組成を有する銅めっき溶液を使用して、公知の条件下に行なうことができる。例えば、H2SO41〜100g/l、CuSO41〜200g/l、HCl1〜500ppm、添加剤1〜20ml/lなどを含む銅めっき溶液を使用して、0〜80℃程度の温度でめっきを行うことができる。プレウェッティングを含む表面クリーニング段階は、電解液がチャンバに導入されてウェーハに接触する時点から1秒乃至2分間の休止時間(dwell time)をもつ段階である。銅電気めっき工程において、電流の供給方式は、DCプレーティング(DC plating)法、2ステップDCプレーティング(2-step DC plating)法、マルチステップDCプレーティング(multi-step DC plating)法、ユニポーラパルスプレーティング(unipolar pulse plating)法、バイポーラリバースプレーティング(bipolar reverse plating)法、ACを利用する方法などが用いられる。
【0061】
例えば、マルチステップDCプレーティング法を適用する場合には、ウェーハを5〜100rpmで回転させた状態で、0.1msec〜100secにわたり1〜10Aの電流を供給した後、電流供給を中断し、再び電流を供給する過程を2〜10回繰り返して銅をめっきする。パルスリバースプレーティング法を適用する場合には、1mA〜20Aの順方向電流(forward current)を1msec〜200secにわたり供給した後、1msec〜30secの間電流供給を中断し、次いで1〜10Aの逆方向電流(reverse current)を1msec〜50secにわたり供給し、次いで1msec〜30secの間電流供給を中断する。平均ウェーハ電流密度(wafer current density)は、1 mA/cm2〜50A/cm2の範囲内に維持するように調整する。銅電解めっき層を形成した後、ウェーハの回転速度を100〜2500rpmとして、純水(DI water)を用いてスピン及びリンスドライ(spin and rinse dry)工程を行なう。
【0062】
第4の実施態様において、インサイチュで物理気相蒸着法により第1の銅シード層用銅を蒸着した後、(hfac)Cu(DMB)を銅前駆体として用いる有機金属化学気相蒸着法により第2の銅シード層用銅を蒸着し、次いで無電気めっき法により銅薄膜用銅薄膜を形成する場合には、本発明の半導体素子の銅金属配線は、以下の様にして形成される。
【0063】
半導体素子を形成するための所定の要素が形成された半導体基板上に層間絶縁膜を形成し、次いで、マスクを用いて層間絶縁膜にコンタクトホール及びトレンチを形成した後、クリーニングを行なう。次に、コンタクトホール及びトレンチを含む層間絶縁膜の表面に拡散障壁層を形成した後、インサイチュで物理気相蒸着法により、コンタクトホール及びトレンチの表面に第1の銅シード層を形成する。次いで、(hfac)Cu(DMB)を銅前駆体として用いる有機金属化学気相蒸着法により、第1の銅シード層が蒸着されたコンタクトホール及びトレンチの表面に第2の銅シード層を蒸着する。さらに、無電解めっき法により、第1及び第2の銅シード層が積層されたコンタクトホール及びトレンチが十分に埋め込まれる様に、銅をめっきする。無電解銅めっきの完了後、銅めっき表面を水素還元熱処理し、さらにCMP処理して、銅金属配線を形成する。
【0064】
ここで、層間絶縁膜は、2.7以下の低い誘電率を有する絶縁膜で形成する。コンタクトホール及びトレンチは、デュアルダマシン方式で形成する。クリーニング工程は、下地層がタングステン、アルミニウムなどの金属で形成されている場合には、高周波プラズマを利用して行い、下地層が銅で形成されている場合には、リアクティブクリーニング方式を適用する。拡散障壁層は、ionized PVD TiN、CVD TiN、MOCVD TiN、ionized PVD Ta、ionized PVD TaN、CVD Ta、CVD TaNおよびCVD WNの少なくとも1種により、形成する。
【0065】
第1の銅シード層は、約200Å以下の厚さ(より好ましくは50〜150Åの厚さ)に形成し、その蒸着形成温度は、30乃至300℃程度(より好ましくは150〜220℃程度)の範囲内とする。
【0066】
第2の銅シード層は、反応チャンバとLDSとを備えた銅蒸着装置において形成する。LDSには、バブラー、DLI、CEMなどがあり、その他にもオリフィス方式またはスプレー方式のべイパライザを有するLDSなどの多様なLDSを用いることができる。第2の銅シード層を蒸着するための各銅蒸着装置の条件も、前述した通りであり、詳細な説明は略する。
【0067】
銅前駆体として使用する(hfac)Cu(DMB)は、添加材を併用することなく使用することができる。添加材を併用する場合には、DMBを0.1〜30%添加するか、Hhfacを0.1〜20%添加するか、或いは0.1〜10%のDMBと0.1〜5%のHhfacとを組合せて添加することができる。水素還元熱処理工程は、水素還元雰囲気中常温〜350℃程度の範囲内で30分〜3時間程度熱処理することにより、銅メッキ層のグレーン形態を変える。この際、水素還元雰囲気ガスは、水素のみにより形成するか、或いはH2+Ar(Ar含有量=1〜95%)、H2+ N2(N2含有量=1〜95%)などの水素混合気体により形成する。CMP処理後、ポストクリーニングを施すこともある。また、銅めっき工程及び水素還元熱処理工程も、時間遅延なくインサイチュで行なうことができる。
【0068】
第2の銅シード層を形成した後、無電解めっき法により銅を埋め込む工程は、第2の銅シード層上に形成された酸化膜の除去段階と銅めっき段階との2段階に分けて行なう。
【0069】
【発明の効果】
上述したように、本発明は、銅蒸着装置の蒸着工程条件を最適に設定して、(hfac)Cu(DMB)を銅前駆体として用いる有機金属化学気相蒸着工程技術を確立することに成功した。その結果、本発明によれば、銅蒸着工程の高度の再現性を達成し得るので、優れた膜質の銅薄膜を得ることができる。
【図面の簡単な説明】
【図1】本発明に係る半導体素子の銅金属配線形成方法において行なう銅蒸着工程の具体的な一例を示すフローチャートである。
【図2】本発明に係る半導体素子の銅金属配線形成方法において使用する反応チャンバを備えたバブラーの概略的な構成図である。
【図3】本発明に係る半導体素子の銅金属配線形成方法において使用する反応チャンバを備えたDLIの概略的な構成図である。
【図4】本発明に係る半導体素子の銅金属配線形成方法において使用する反応チャンバを備えたCEMの概略的な構成図である。
【符号の説明】
10 バブラー
11 キャリアガス流入ライン
12 キャニスタ
13 金属液体原料
14 気化ガス流出ライン
230 ダイレクトリキッドインジェクター(DLI)
19 アンプル
20 マイクロポンプ
21 第1のバルブ
22 第1のステッピングモータ
23 第1のピストン
24 第1のシリンダ
25 第2のバルブ
26 第2のステッピングモータ
27 第2のピストン
28 第2のシリンダ
29 第3のバルブ
30 べイパライザ
31 デリバリバルブ
32 メタルディスク
33 ヒーティングゾーン
34 液体原料流入ライン
35 キャリアガス流入ライン
36 気化ガス流出ライン
567 コントロールエバポレイションミキサ(CEM)
49 液体流量制御器
50 べイパライザ
60 コントロールバルブ
62 ミキサ
63 アクチュエータ
64 液体流入ライン
65 キャリアガス流入ライン
66 液体ベントライン
70 熱交換器
71 螺旋管
72 気化ガス流出ライン
890 反応チャンバ
80 シャワーヘッド
90 サセプタプレート
111 ウェーハ

Claims (23)

  1. 半導体素子を構成する要素が形成された半導体基板上に層間絶縁膜を形成し、前記層間絶縁膜にコンタクトホール及びトレンチを形成した後、前記コンタクトホール及びトレンチを含む層間絶縁膜の表面に拡散障壁層を形成する段階と、
    反応チャンバとリキッドデリバリシステムからなる銅蒸着装置において、インサイチュで (hfac)Cu(DMB)を銅前駆体として用いる有機金属化学気相蒸着法により、前記拡散障壁層が蒸着された前記コンタクトホール及びトレンチの表面に銅シード層を蒸着する段階と、
    めっき法により、前記銅シード層が蒸着された前記コンタクトホール及びトレンチが埋め込まれるように銅をめっきする段階と、
    化学的機械的研磨処理して銅金属配線を形成する段階とを含み、
    前記リキッドデリバリシステムとしてコントロールエバポレイションミキサを用い、前記(hfac)Cu(DMB)を銅前駆体として気化させるために、前記コントロールエバポレイションミキサのベイパライザのコントロールバルブの温度を常温に維持し、前記ベイパライザの熱交換器の温度を20〜120℃の範囲とし、前記コントロールバルブに導入するキャリアガスの温度を10〜140℃の範囲に制御し、前記キャリアガスとしてヘリウム、水素及びアルゴンのうちの少なくとも1種を使用し、その流量を10〜700sccmの範囲とし、前記ベイパライザから前記反応チャンバに至るガスライン及びソースラインの温度を前記熱交換器の温度と同一温度〜20℃高い温度範囲に維持することを特徴とする半導体素子の銅金属配線形成方法。
  2. 前記コンタクトホール及びトレンチを、デュアルダマシン法により形成することを特徴とする請求項1記載の半導体素子の銅金属配線形成方法。
  3. 前記拡散障壁層を、ionized PVD TiN、CVD TiN、MOCVD TiN、ionized PVD Ta、ionized PVD TaN、CVD Ta、CVD TaNおよびCVD WNのうちの少なくとも1種により形成することを特徴とする請求項1記載の半導体素子の銅金属配線形成方法。
  4. 前記コントロールエバポレイションミキサに代えて、前記リキッドデリバリシステムとしてダイレクトリキッドインジェクターを用い、前記(hfac)Cu(DMB)を銅前駆体として気化させるために、前記ダイレクトリキッドインジェクターのベイパライザの温度を20〜120℃の範囲とし、前記ベイパライザに流入するキャリアガスの温度を40〜140℃の範囲に制御し、前記キャリアガスとしてヘリウム、水素及びアルゴンのうちの少なくとも1種を使用し、その流量を10〜700sccmの範囲とし、前記ベイパライザから前記反応チャンバに至るガスライン及びソースラインの温度を前記ベイパライザの温度と同一の条件に維持することを特徴とする請求項1記載の半導体素子の銅金属配線形成方法。
  5. 前記コントロールエバポレイションミキサに代えて、前記リキッドデリバリシステムとしてオリフィス方式又はスプレー方式のベイパライザを用い、前記(hfac)Cu(DMB)を銅前駆体として気化させるために、前記ベイパライザの温度を20〜120℃の範囲とし、前記ベイパライザに流入するキャリアガスの温度を40〜140℃の範囲に制御し、前記キャリアガスとしてヘリウム、水素及びアルゴンのうちの少なくとも1種を使用し、その流量を10〜700sccmの範囲とし、前記ベイパライザから前記反応チャンバに至るガスライン及びソースラインの温度を前記ベイパライザの温度と同一の条件に維持することを特徴とする請求項1記載の半導体素子の銅金属配線形成方法。
  6. 前記銅シード層を蒸着するための前記反応チャンバの条件を、反応チャンバの内部温度及び前記反応チャンバのシャワーヘッド温度を20〜120℃の範囲とし、前記反応チャンバのサセプタプレート温度を120〜280℃の範囲とし、前記反応チャンバの内部圧力を0.1〜5torrの範囲とし、前記反応チャンバのシャワーヘッドと前記反応チャンバのサセプタプレートとの間隔を1〜50mmの範囲とすることを特徴とする請求項1、4及びのうちのいずれかに記載の半導体素子の銅金属配線形成方法。
  7. 前記めっき法が、電気めっき法及び無電解めっき法のいずれかであることを特徴とする請求項1、4及びのうちのいずれかに記載の半導体素子の銅金属配線形成方法。
  8. 前記銅前駆体としての(hfac)Cu(DMB)の流量を、0.1〜1.0sccmの範囲とすることを特徴とする請求項1、4及びのうちのいずれかに記載の半導体素子の銅金属配線形成方法。
  9. 前記銅前駆体としての(hfac)Cu(DMB)に対し、DMBを0.1〜30%添加するか、Hhfacを0.1〜20%添加するか、又は0.1〜10%のDMBと0.1〜5%のHhfacとを組合せて添加することを特徴とする請求項1、4及びのうちのいずれかに記載の半導体素子の銅金属配線形成方法。
  10. 前記銅めっき後に、時間遅延なくインサイチュで、水素還元雰囲気中常温〜350℃の範囲で、30分〜3時間熱処理することにより、水素還元処理を行なうことを特徴とする請求項1、4及びのうちのいずれかに記載の半導体素子の銅金属配線形成方法。
  11. 前記水素還元雰囲気が、H2、H2+Ar(Ar=1〜95%)及びH2+N2(N2=1〜95%)のいずれかであることを特徴とする請求項10記載の半導体素子の銅金属配線形成方法。
  12. 半導体素子を構成する要素が形成された半導体基板上に層間絶縁膜を形成し、前記層間絶縁膜にコンタクトホール及びトレンチを形成した後、前記コンタクトホール及びトレンチを含む層間絶縁膜の表面に拡散障壁層を形成する段階と、
    インサイチュで物理気相蒸着法により、前記拡散障壁層が蒸着された前記コンタクトホール及びトレンチの表面に第1の銅シード層を蒸着する段階と、
    反応チャンバとリキッドデリバリシステムからなる銅蒸着装置において、(hfac)Cu(DMB)を銅前駆体として用いる有機金属化学気相蒸着法により、前記第1の銅シード層が蒸着されたコンタクトホール及びトレンチの表面に第2の銅シード層を蒸着する段階と、
    めっき法により、前記第1及び第2の銅シード層が積層された前記コンタクトホール及びトレンチが埋め込まれるように銅をめっきする段階と、
    化学的機械的研磨処理して銅金属配線を形成する段階とを含み、
    前記リキッドデリバリシステムとしてコントロールエバポレイションミキサを用い、前記(hfac)Cu(DMB)を銅前駆体として気化させるために、前記コントロールエバポレイションミキサのべイパライザのコントロールバルブの温度を常温に維持し、前記べイパライザの熱交換器の温度を20〜120℃の範囲とし、前記コントロールバルブに流入するキャリアガスの温度を10〜140℃の範囲に制御し、前記キャリアガスとしてヘリウム、水素及びアルゴンのうちの少なくとも1種を使用し、その流量を10〜700sccmの範囲とし、前記べイパライザから前記反応チャンバに至るガスライン及びソースラインの温度を前記熱交換器の温度と同一温度〜20℃高い温度範囲に維持することを特徴とする半導体素子の銅金属配線形成方法。
  13. 前記コンタクトホール及びトレンチを、デュアルダマシン方式で形成することを特徴とする請求項12記載の半導体素子の銅金属配線形成方法。
  14. 前記拡散障壁層を、ionized PVD TiN、CVD TiN、MOCVD TiN、ionized PVD Ta、ionized PVD TaN、CVD Ta、CVD TaN及びCVD WNのうちの少なくとも1種により形成することを特徴とする請求項12記載の半導体素子の銅金属配線形成方法。
  15. 前記第1の銅シード層を、30〜300℃の蒸着温度で、200Å以下の厚さに形成することを特徴とする請求項12記載の半導体素子の銅金属配線形成方法。
  16. 前記コントロールエバポレイションミキサに代えて、前記リキッドデリバリシステムとしてダイレクトリキッドインジェクターを用い、前記(hfac)Cu(DMB)を銅前駆体として気化させるために、前記ダイレクトリキッドインジェクターのべイパライザの温度を20〜120℃の範囲とし、前記べイパライザに流入するキャリアガスの温度を40〜140℃の範囲に制御し、前記キャリアガスとしてヘリウム、水素及びアルゴンのうちの少なくとも1種を使用し、その流量を10〜700sccmの範囲とし、前記べイパライザから前記反応チャンバに至るガスライン及びソースラインの温度を前記べイパライザの温度と同一に維持することを特徴とする請求項12記載の半導体素子の銅金属配線形成方法。
  17. 前記コントロールエバポレイションミキサに代えて、前記リキッドデリバリシステムとしてオリフィス方式又はスプレー方式のベイパライザを用い、前記(hfac)Cu(DMB)を銅前駆体として気化させるために、前記べイパライザの温度を20〜120℃の範囲とし、前記べイパライザに流入するキャリアガスの温度を40〜140℃の範囲に制御し、前記キャリアガスとしてヘリウム、水素及びアルゴンのうちの少なくとも1種を使用し、その流量を10〜700sccmの範囲とし、前記べイパライザから前記反応チャンバに至るガスライン及びソースラインの温度を前記べイパライザの温度と同一に維持することを特徴とする請求項12記載の半導体素子の銅金属配線形成方法。
  18. 前記第2の銅シード層を蒸着するための前記反応チャンバの条件を、反応チャンバの内部温度および前記反応チャンバのシャワーヘッド温度を20〜120℃の範囲とし、前記反応チャンバのサセプタプレート温度を120〜280℃の範囲とし、前記反応チャンバの内部圧力を0.1〜5torrの範囲とし、前記反応チャンバのシャワーヘッドと前記反応チャンバのサセプタプレートとの間隔を1〜50mmの範囲とすることを特徴とする請求項12、16及び17のうちのいずれかに記載の半導体素子の銅金属配線形成方法。
  19. 前記銅をめっきする段階において、電気めっき法及び無電解めっき法のいずれかによりめっきを行うことを特徴とする請求項12、16及び17のいずれかに記載の半導体素子の銅金属配線形成方法。
  20. 前記銅前駆体としての(hfac)Cu(DMB)の流量を、0.1〜1.0sccmの範囲とすることを特徴とする請求項12、16及び17のうちのいずれかに記載の半導体素子の銅金属配線形成方法。
  21. 前記銅前駆体としての(hfac)Cu(DMB)に対し、DMBを0.1〜30%添加するか、Hhfacを0.1〜20%添加するか、又は0.1〜10%のDMBと0.1〜5%のHhfacとを組合せて添加することを特徴とする請求項12、16及び17のうちのいずれかに記載の半導体素子の銅金属配線形成方法。
  22. 前記銅をめっきする段階の後に、時間遅延なくインサイチュで、水素還元雰囲気中で、常温〜350℃の温度範囲で、30分〜3時間熱処理することにより、水素還元処理を行うことを特徴とする請求項12、16及び17のうちのいずれかに記載の半導体素子の銅金属配線形成方法。
  23. 前記水素還元雰囲気が、H2、H2+Ar(Ar=1〜95%)及びH2+N2(N2=1〜95%)のいずれかであることを特徴とする請求項22記載の半導体素子の銅金属配線形成方法。
JP2000374127A 1999-12-22 2000-12-08 半導体素子の銅金属配線形成方法 Expired - Fee Related JP4850337B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1999-60561 1999-12-22
KR1019990060561A KR100338112B1 (ko) 1999-12-22 1999-12-22 반도체 소자의 구리 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
JP2001217204A JP2001217204A (ja) 2001-08-10
JP4850337B2 true JP4850337B2 (ja) 2012-01-11

Family

ID=19628284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000374127A Expired - Fee Related JP4850337B2 (ja) 1999-12-22 2000-12-08 半導体素子の銅金属配線形成方法

Country Status (6)

Country Link
US (1) US6492268B1 (ja)
JP (1) JP4850337B2 (ja)
KR (1) KR100338112B1 (ja)
CN (1) CN1168131C (ja)
DE (1) DE10064041B4 (ja)
GB (1) GB2362993A (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100347838B1 (ko) * 2000-03-07 2002-08-07 학교법인 포항공과대학교 액상 유기구리 전구체의 열적 안정성 향상방법
KR100413481B1 (ko) * 2001-06-12 2003-12-31 주식회사 하이닉스반도체 반도체 소자의 구리 박막 증착 장비
US6770976B2 (en) * 2002-02-13 2004-08-03 Nikko Materials Usa, Inc. Process for manufacturing copper foil on a metal carrier substrate
KR100449026B1 (ko) * 2002-12-20 2004-09-18 삼성전자주식회사 트렌치를 이용한 금속구조물 제조방법
JP2004221334A (ja) * 2003-01-15 2004-08-05 Seiko Epson Corp 金属素子形成方法、半導体装置の製造方法及び電子デバイスの製造方法、半導体装置及び電子デバイス、並びに電子機器
JP5214092B2 (ja) * 2003-01-23 2013-06-19 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 触媒を用いた無電解めっきによりパターン化された絶縁体上に金属層を形成する方法
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
KR100521274B1 (ko) * 2003-06-10 2005-10-12 삼성에스디아이 주식회사 씨모스 박막 트랜지스터 및 이를 사용한 디스플레이디바이스
US8441049B2 (en) 2003-07-16 2013-05-14 Samsung Display Co., Ltd. Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same
KR100572825B1 (ko) * 2003-07-31 2006-04-25 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
US7442285B2 (en) * 2004-06-17 2008-10-28 Vapor Technologies, Inc. Common rack for electroplating and PVD coating operations
JP2006245558A (ja) * 2005-02-04 2006-09-14 Advanced Lcd Technologies Development Center Co Ltd 銅配線層、銅配線層の形成方法、半導体装置、及び半導体装置の製造方法
US20060178007A1 (en) * 2005-02-04 2006-08-10 Hiroki Nakamura Method of forming copper wiring layer
JP4511414B2 (ja) * 2005-05-19 2010-07-28 株式会社リンテック 気化器
CN101578394B (zh) * 2007-07-31 2011-08-03 日矿金属株式会社 通过无电镀形成金属薄膜的镀敷物及其制造方法
KR101110447B1 (ko) * 2007-07-31 2012-03-13 닛코킨조쿠 가부시키가이샤 무전해 도금에 의해 금속 박막을 형성한 도금물 및 그 제조방법
KR101487708B1 (ko) * 2007-10-30 2015-01-29 에이씨엠 리서치 (상하이) 인코포레이티드 전해질 용액으로부터 금속배선 형성을 위해 웨이퍼 표면을 프리웨팅하는 방법 및 장치
US9295167B2 (en) 2007-10-30 2016-03-22 Acm Research (Shanghai) Inc. Method to prewet wafer surface
US9209134B2 (en) * 2013-03-14 2015-12-08 Intermolecular, Inc. Method to increase interconnect reliability
WO2015099452A1 (ko) 2013-12-24 2015-07-02 주식회사 유피케미칼 구리 금속 필름 및 이의 제조 방법, 및 이를 이용한 반도체 소자용 구리 배선의 형성 방법
CN104900583B (zh) * 2014-03-06 2018-04-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
EP3885474A1 (en) * 2020-03-25 2021-09-29 Semsysco GmbH Method for a chemical and/or electrolytic surface treatment of a substrate in a process station

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06281043A (ja) 1993-03-29 1994-10-07 Japan Steel Works Ltd:The 比例電磁弁のディザ電流制御方法
US5391517A (en) * 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure
JP3230389B2 (ja) 1993-09-20 2001-11-19 三菱マテリアル株式会社 銅薄膜形成用有機銅化合物とそれを用いた銅薄膜選択成長法
US5893752A (en) * 1997-12-22 1999-04-13 Motorola, Inc. Process for forming a semiconductor device
US5821168A (en) * 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device
US5989623A (en) * 1997-08-19 1999-11-23 Applied Materials, Inc. Dual damascene metallization
KR20010024096A (ko) * 1997-09-18 2001-03-26 메르다드 엠. 모슬레히 고성능 집적 회로 배선 제조 방법 및 장치
KR100256669B1 (ko) * 1997-12-23 2000-05-15 정선종 화학기상증착 장치 및 그를 이용한 구리 박막 형성 방법
JP2000087242A (ja) 1998-09-15 2000-03-28 Sharp Corp 水を添加して銅の伝導率を向上させるCu(hfac)TMVS前駆体
US6090963A (en) * 1998-11-10 2000-07-18 Sharp Laboratories Of America, Inc. Alkene ligand precursor and synthesis method
KR100368319B1 (ko) 1998-12-30 2003-03-17 주식회사 하이닉스반도체 액체운송장치
EP1029948A2 (en) * 1999-02-19 2000-08-23 Applied Materials, Inc. Using electroplated cu as cold layer for cold/hot deposition
KR100460746B1 (ko) 1999-04-13 2004-12-09 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
KR100298125B1 (ko) * 1999-04-15 2001-09-13 정명식 구리의 화학 증착에 유용한 유기 구리 전구체
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US6207558B1 (en) * 1999-10-21 2001-03-27 Applied Materials, Inc. Barrier applications for aluminum planarization
KR100358045B1 (ko) * 1999-12-22 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR100338112B1 (ko) 2002-05-24
JP2001217204A (ja) 2001-08-10
GB0029288D0 (en) 2001-01-17
CN1308371A (zh) 2001-08-15
GB2362993A (en) 2001-12-05
DE10064041B4 (de) 2009-09-10
CN1168131C (zh) 2004-09-22
US6492268B1 (en) 2002-12-10
KR20010063476A (ko) 2001-07-09
DE10064041A1 (de) 2001-06-28

Similar Documents

Publication Publication Date Title
JP4850337B2 (ja) 半導体素子の銅金属配線形成方法
JP3417751B2 (ja) 半導体装置の製造方法
EP1192292B1 (en) Plasma treatment of thermal cvd tan films from tantalum halide precursors
US6491978B1 (en) Deposition of CVD layers for copper metallization using novel metal organic chemical vapor deposition (MOCVD) precursors
US6534133B1 (en) Methodology for in-situ doping of aluminum coatings
US20030057527A1 (en) Integration of barrier layer and seed layer
US20030059538A1 (en) Integration of barrier layer and seed layer
US20060240187A1 (en) Deposition of an intermediate catalytic layer on a barrier layer for copper metallization
JP2001329367A (ja) 新規な前駆体からの障壁の化学蒸着
US11371138B2 (en) Chemical vapor deposition processes using ruthenium precursor and reducing gas
US20200157680A1 (en) Peald processes using ruthenium precursor
KR100460746B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
US7041596B1 (en) Surface treatment using iodine plasma to improve metal deposition
KR100358045B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
JP4790156B2 (ja) 半導体素子の銅金属配線形成方法
TWI609095B (zh) 用於氮化錳整合之方法
KR100358047B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR100612543B1 (ko) 반도체 소자의 구리 금속배선 형성 방법
WO2000065126A1 (en) Cvd tantalum nitride plug formation from tantalum halide precursors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111019

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees