WO2015099452A1 - 구리 금속 필름 및 이의 제조 방법, 및 이를 이용한 반도체 소자용 구리 배선의 형성 방법 - Google Patents

구리 금속 필름 및 이의 제조 방법, 및 이를 이용한 반도체 소자용 구리 배선의 형성 방법 Download PDF

Info

Publication number
WO2015099452A1
WO2015099452A1 PCT/KR2014/012816 KR2014012816W WO2015099452A1 WO 2015099452 A1 WO2015099452 A1 WO 2015099452A1 KR 2014012816 W KR2014012816 W KR 2014012816W WO 2015099452 A1 WO2015099452 A1 WO 2015099452A1
Authority
WO
WIPO (PCT)
Prior art keywords
copper
metal film
copper metal
gas
film
Prior art date
Application number
PCT/KR2014/012816
Other languages
English (en)
French (fr)
Inventor
이원준
박재민
Original Assignee
주식회사 유피케미칼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유피케미칼 filed Critical 주식회사 유피케미칼
Publication of WO2015099452A1 publication Critical patent/WO2015099452A1/ko
Priority to US15/191,848 priority Critical patent/US10287681B2/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1279—Process of deposition of the inorganic material performed under reactive atmosphere, e.g. oxidising or reducing atmospheres
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1295—Process of deposition of the inorganic material with after-treatment of the deposited inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special

Definitions

  • This application relates to the copper metal film, its manufacturing method, and the formation method of the copper wiring for semiconductor elements using the said copper metal film.
  • the copper film was grown by electroplating on a damascene pattern to produce copper interconnects of integrated circuits.
  • a continuous copper seed layer with good step coverage is essential for high quality electroplating because it plays an important role in providing a conductive substrate and enhancing the nucleation of copper.
  • copper seed layers have been produced using ionized physical vapor deposition (i-PVD). However, as the feature size decreases, i-PVD will soon face scaling problems.
  • the i-PVD has very low thickness at the bottom corner of the pattern in the ultra-fine device and overhang at the trench / hole inlet. At this time, if the copper seed layer by the i-PVD is not properly deposited or protrudes to block the inlet part, an empty space is formed therein. This problem is exacerbated in the dual damascene structure, and according to the International Technology Roadmap for Semiconductors (ITRS), the dual has an aspect ratio of 2.0 / 1.8 for wire / via in 2017. It is expected that landfilling of damascene patterns will be difficult. This is because the PVD method is difficult to manufacture a continuous copper seed layer due to the limitation of step coverage. On the other hand, Korean Patent No. 10-0338112 discloses "a method of forming a copper metal wiring of a semiconductor device", but still has the above disadvantages by using physical vapor deposition (PVD).
  • PVD physical vapor deposition
  • Atomic layer deposition (ALD) of copper films was carried out on copper (II) -2,2,6,6-tetramethyl-3,5-heptanedionate [copper (II) -2,2,6,6-tetramethyl-3 , 5-heptandionate; Cu (thd) 2 ], copper (II) acetylacetonate [copper (II) acetylacetonate; Cu (acac) 2 ], copper (II) -1,1,1,5,5,5-hexafluoroacetonate [copper (II) -1,1,1,5,5,5-hexafluoroacetonate; Cu (hfac) 2 ] and its hydrates [Cu (hfac) 2 .xH 2 O], copper (I) N, N'-di-sec-butyl-acetamideate [copper (I) N, N'- di-sec-butyl-acetamidinate; (Cu ( s Bu-M
  • Reducing agents were hydrogen, hydrogen plasma, alcohol or formalin, diethyl zinc (Et 2 Zn), and formic acid / hydrazine.
  • Copper (II) -1,1,1,5,5,5-hexafluoroacetylacetonate (trimethylvinylsilane) the most common CVD precursor [copper (II) (1,1,1,5,5,5 -hexafluoroacetylacetonate) (trimethylvinylsilane); Cu (hfac) (tmvs)] cannot be used as an ALD precursor because disproportination reactions occur and are not self-limiting.
  • Copper (II) ⁇ -diketonate [Cu (II) ⁇ -diketonate] complexes Cu (thd) 2 and Cu (acac) 2 have relatively low vapor pressures and low evaporation rates.
  • Fluorinated copper (II) ⁇ -diketonate molecules, such as Cu (hfac) 2 exhibit higher vapor pressures than unfluorinated copper (II) ⁇ -diketonate, but the fluorine atoms in the precursor are tantalum- This results in poor adhesion of the ALD copper film to the base barrier metal.
  • unfluorinated copper precursors with high vapor pressure have been synthesized.
  • Cu ( s Bu-Me-amd) 2 and copper ethyl ketoiminate showed high vapor pressure and were reduced by H 2 to deposit a pure copper film on the metal substrate.
  • Cu (dmap) 2 and Cu (dmamb) 2 have been studied as ALD precursors using Et 2 Zn or hydrogen plasma as reducing agents, but thermal ALD (thermal ALD) of copper using NH 3 and / or H 2 as reducing agents. Has not been reported yet.
  • Copper films were also prepared by reducing copper oxide or copper nitride films.
  • ALD copper oxide films have a low growth rate of approximately 0.01 nm / cycle and have bis (tri-n-butylphosphane) copper (I) acetylacetonate [bis (tri-n-butylphosphane) copper at 100 ° C to 160 ° C. I) acetylacetonate; (nBu-P) 2 Cu (acac)] and wet O 2 , and can be reduced by heat treatment at 115 ° C. with formic acid vapor.
  • the oxidant for ALD of copper oxide also oxidizes the barrier metal, which is the underlying layer below the copper seed layer.
  • Copper nitride films by ALD were deposited using (Cu ( s Bu-Me-amd)) 2 and NH 3 , and metallic copper by reduction annealing under 5 Torr of H 2 (10%) / N 2 at 225 ° C. Reduced to.
  • the surface morphology and resistivity of the copper film reduced from copper nitride by ALD was superior to the surface morphology and resistivity of copper film by ALD, but details of the copper nitride process by ALD were not disclosed [Z. Li and RG Gordon, "Thin, Continuous, and Conformal Copper Films by Reduction of Atomic Layer Deposited Copper Nitride", Chemical Vapor Deposition, 2006, volume 12, pages 435-441].
  • Cu ( s Bu-Me-amd) 2 which is a solid at room temperature, is more disadvantageous for mass production of semiconductor devices than a copper precursor that is liquid at room temperature. It is very difficult to form a thin, electrically conductive copper film because the copper atoms in the thin copper film easily clump together. Agglomeration of copper atoms in thin copper films results in copper-free portions on the surface rather than continuous films. Such discontinuous copper films have high electrical resistance and are difficult to use as seed layers for electroplating.
  • the apparatus is complicated, and it is difficult to ensure the uniformity of plasma and the like inside the fine pattern.
  • a method of forming a copper film using plasma is known, it is not known whether a very thin copper metal film can be formed using a plasma method. The method without using plasma is more advantageous for mass production of semiconductor devices.
  • This application relates to the copper metal film, its manufacturing method, and the formation method of the copper wiring for semiconductor elements using the said copper metal film as a seed layer.
  • the present application provides a precursor for depositing a copper metal film and a composition for depositing a copper metal film containing the same, and also, a copper wiring for a semiconductor device manufactured by the method for forming a copper wiring for a semiconductor device, and a semiconductor comprising the Provided is an element.
  • a first aspect of the present application is directed to alternately supplying a copper aminoalkoxide-based precursor and a nitrogen element-containing gas which are liquid at room temperature in an atomic layer deposition chamber to form a copper nitride film on a substrate; It provides a method for producing a copper metal film comprising annealing and reducing the formed copper nitride film to form a copper metal film.
  • the second aspect of the present application provides a copper metal film produced by the method of the first aspect of the present application.
  • a third aspect of the present application is to form a copper metal film for wiring by electroplating copper on the seed layer using a copper metal film produced by the method of the first aspect of the present application as a seed layer. It provides a method for forming a copper wiring for a semiconductor device, comprising the step of.
  • a fourth aspect of the present application provides a copper wiring for a semiconductor device, which is formed by the method of the third aspect of the present application.
  • a precursor for copper metal film deposition including a copper amino alkoxide-based precursor that is liquid at room temperature; A composition for depositing a copper metal film containing a copper aminoalkoxide precursor that is liquid at room temperature; And a copper wiring for the semiconductor element.
  • step coating by using an atomic layer deposition (ALD) method using a reaction gas that does not contain oxygen, without forming the copper diffusion film in the formation of a copper metal film, step coating It is possible to deposit high quality copper metal film with excellent step coverage, precise thickness control, low surface roughness and low sheet resistance. Such a copper metal film can be usefully used as a seed layer for electroplating.
  • ALD atomic layer deposition
  • the continuous copper film having a thin thickness can be formed using the method of forming the copper metal film according to the embodiment of the present application, the seed layer for electroplating can be formed in a short time, and copper ALD is performed.
  • the semiconductor production equipment can produce more semiconductor devices per unit time.
  • Forming a thick seed layer with a constant thickness on fine copper wiring for example, copper wiring applying a design rule of 28 nm or less, fills the inside of the grooves and holes, greatly increasing the aspect ratio inside the grooves and holes.
  • the copper metal seed layer can be formed in a very thin thickness by the method of forming the copper metal film according to the embodiment of the present application, the seed layer may be formed even with a slight increase in the aspect ratio in the very fine copper wiring. It is advantageous for the electroplating process for the subsequent formation of a copper metal film for wiring.
  • the method of forming the copper metal film used as the seed layer according to the exemplary embodiment of the present application does not use a reaction gas containing oxygen in the ALD process, the copper diffusion barrier layer is oxidized in the case of the prior art to form a copper layer. It is possible to prevent or solve the problem that the adhesive force is lowered, thereby increasing the electromigration of copper, thereby lowering the reliability of the semiconductor device using the copper wiring.
  • a liquid copper aminoalkoxide-based precursor is used, in this regard, the rate at which the solid precursor is vaporized is proportional to the surface area of the solid, the surface area of the solid being changed as the raw material is vaporized, and the same amount It is difficult to maintain a constant amount of raw material supply in a semiconductor device mass production apparatus because it is difficult to make the same surface area every time.
  • the liquid contained in the cylindrical container commonly used in the semiconductor device mass production apparatus does not have such a problem because the surface area does not change even if the liquid vaporizes and the liquid level changes.
  • the liquid may also supply the raw material at a constant rate using a liquid delivery system.
  • the film grows at the same rate on all surfaces of the substrate, and the rate is determined by the chemical properties of the raw material, the exposure amount, and the reaction temperature. Due to this feature, it is possible to form a uniform film even in a pattern having excellent step coverage and a high aspect ratio.
  • a thin copper metal film having a thickness of 10 nm or less having excellent conductivity may be formed.
  • the electrical conductivity of this thin copper metal film is similar to that obtained by the conventional sputtering method.
  • the copper metal film for wiring formed by electroplating using the thin copper metal film as a seed layer (copper metal film formed by electroplating using a ruthenium metal film as a seed layer) Higher electrical conductivity (less electrical resistance) and smoother copper film surfaces can be obtained.
  • the film growth per ALD cycle is faster than the known method, and the electrical conductivity of the formed copper metal film for the seed layer is higher.
  • Cu amidateate precursors which are known to be able to form highly conductive copper metal films by the ALD method, are solid at room temperature, but the precursor Cu (dmamb) 2 used in one embodiment of the present application is a semiconductor device because it is a liquid at room temperature. Is more advantageous for mass production.
  • Figure 2 is a graph showing the results of thermogravimetric analysis / differential thermal analysis (TGA / DTA) of the organometallic copper compound according to an embodiment of the present application.
  • Figure 3 is a graph showing the vapor pressure characteristics of the organometallic copper compound according to an embodiment of the present application.
  • 4A to 4F are FE-SEM analysis images of a copper metal film according to an embodiment of the present disclosure.
  • 5A to 5D are FE-SEM analysis images of a copper nitride film according to one embodiment of the present application.
  • FIG. 6 is a graph showing sheet resistance of a copper metal film according to an embodiment of the present application.
  • FIG. 7 is a graph showing sheet resistance of a copper nitride film according to an embodiment of the present application.
  • FIG 8 is a graph showing the ALD growth rate according to the substrate temperature of the copper nitride film according to an embodiment of the present application.
  • 10A and 10B show cross-sectional TEM images of copper metal films prepared according to one embodiment of the present disclosure.
  • 11A-11D show surface AFM images of a copper metal seed layer prepared according to one embodiment of the present application and a copper metal film electroplated on the seed layer.
  • step to or “step of” does not mean “step for.”
  • the term "combination (s) thereof" included in the representation of a makushi form refers to one or more mixtures or combinations selected from the group consisting of the components described in the representation of makushi form, It means to include one or more selected from the group consisting of the above components.
  • a first aspect of the present application is directed to alternately supplying a copper aminoalkoxide-based precursor and a nitrogen element-containing gas which are liquid at room temperature in an atomic layer deposition chamber to form a copper nitride film on a substrate; It provides a method for producing a copper metal film comprising annealing and reducing the formed copper nitride film to form a copper metal film.
  • the liquid copper amino alkoxide-based precursor at room temperature may include Cu (dmamb) 2 [bis (1-dimethylamino-2-methyl-2-butoxy) copper (II)] However, this may not be limited.
  • copper aminoalkoxy precursors that can be vaporized at a temperature of less than 100 °C can be used herein, in particular, Cu (dmamb) 2 is a liquid at room temperature, which is advantageous for mass production of semiconductor devices Do.
  • the nitrogen element-containing gas is NH 3 gas, N 2 H 4 gas, N 2 gas, mixed gas of N 2 and H 2 , NH 3 gas activated by plasma, by plasma Activated N 2 H 4 gas, N 2 gas activated by plasma, N 2 and H 2 mixed gas activated by plasma, NH 3 gas and inert gas mixed gas, N 2 H 4 gas and inert gas
  • the inert gas may be one selected from the group consisting of argon, helium, neon, and combinations thereof, but may not be limited thereto.
  • the temperature of the substrate may range from about 100 ° C to about 160 ° C, but may not be limited thereto.
  • the annealing may be performed at a temperature of about 150 ° C. or more and a reducing atmosphere or a vacuum, but may not be limited thereto.
  • the annealing may be performed at a temperature of about 150 ° C. or more, and may be performed within a temperature range in which aggregation of the copper nitride film or the formed copper metal film does not occur.
  • the annealing temperature may be affected by the thickness of the copper nitride film, and may be performed in a temperature range of about 150 ° C. to about 400 ° C., but may not be limited thereto.
  • the reducing atmosphere in which the annealing is performed may include hydrogen, argon, helium, or nitrogen gas, but may not be limited thereto.
  • the pressure of the reducing atmosphere in which the annealing is performed may be performed at a low pressure of normal pressure or less, but may not be limited thereto.
  • the annealing may be performed by vacuum heat treatment, but may not be limited thereto.
  • the sheet resistance of the copper metal film or thin film formed by the method may be about 500 ⁇ / ⁇ or less, but may not be limited thereto.
  • the sheet resistance of the copper metal film is inversely proportional to the thickness thereof, and when the thickness of the copper metal film is about 10 nm, the sheet resistance (surface resistance) may be about 5 ⁇ / ⁇ , When the thickness is about 4 nm (4.2 nm), the sheet resistance may be about 70 ⁇ / ⁇ , and when the thickness of the copper metal film is formed as thin as about 1 nm, the sheet resistance may be about 500 ⁇ / ⁇ , This may not be limited.
  • the thickness of the copper metal film formed by the method may be about 10 nm or less, but may not be limited now.
  • the copper metal film has a thickness of about 10 nm or less, about 1 nm to about 10 nm, about 1 nm to about 9 nm, about 1 nm to about 8 nm or less, about 1 nm to about 7 nm.
  • the thickness of the copper metal film formed by the method is about 1 nm to about 10 nm
  • the sheet resistance of the copper metal film is about 5 ⁇ / ⁇ to about 500 ⁇ / ⁇ May be, but may not be limited now.
  • a second aspect of the present application provides a copper metal film, which is formed by the method of the first aspect of the present application.
  • the copper metal film may be formed by alternately supplying a copper aminoalkoxide precursor and a nitrogen element-containing gas which are liquid at room temperature in an atomic layer deposition chamber to form a copper nitride film on a substrate; It may be formed by annealing the formed copper nitride film to reduce, but may not be limited thereto.
  • the sheet resistance of the copper metal film may be about 500 ⁇ / ⁇ or less, but may not be limited thereto.
  • the sheet resistance of the copper metal film is inversely proportional to its thickness, and when the thickness of the copper metal film is about 10 nm, the sheet resistance may be about 5 ⁇ / ⁇ , and the thickness of the copper metal film is about At 4 nm (4.2 nm), the sheet resistance may be about 70 ⁇ / ⁇ , and when the thickness of the copper metal film is reduced to about 1 nm, the sheet resistance may be about 500 ⁇ / ⁇ , but is not limited thereto. Can be.
  • the thickness of the copper metal film may be about 10 nm or less, but may not be limited now.
  • the copper metal film has a thickness of about 10 nm or less, about 1 nm to about 10 nm, about 1 nm to about 9 nm, about 1 nm to about 8 nm or less, about 1 nm to about 7 nm.
  • the thickness of the copper metal film is about 1 nm to about 10 nm
  • the sheet resistance of the copper metal film may be about 5 ⁇ / ⁇ to about 500 ⁇ / ⁇ , but not limited to It may not be.
  • the copper metal film may have a low surface roughness and low resistivity, but may not be limited thereto.
  • the resistivity may differ depending on the thickness of the copper metal film, and the resistivity increases significantly in thinner films because the mean free path of electrons in Cu is about 50 nm.
  • the resistivity values previously reported are about 50 ⁇ ⁇ cm at about 1 nm thickness and about 5 ⁇ ⁇ cm at about 10 nm thickness.
  • the surface roughness in relation to the surface roughness, it can be measured using an atomic force microscope (AMF), for example, after growth on Ru (RMS roughness, about 1.5 nm) formed by ALD.
  • AMF atomic force microscope
  • the root mean square (RMS) roughness of the reduced copper metal film is about 1.2 nm.
  • the third aspect of the present application is a copper metal film for wiring by electroplating copper on the seed layer using the copper metal film (I) formed by the method of the first aspect of the present application as a seed layer.
  • a method for forming a copper wiring for a semiconductor device comprising the step of forming (II).
  • the copper wiring forming method for a semiconductor device by supplying a copper amino alkoxide-based precursor and a nitrogen element-containing gas alternately liquid at room temperature in the atomic layer deposition chamber to form a copper nitride film on the substrate Forming; Annealing and reducing the formed copper nitride film to form a copper metal film (I) seed layer; Electroplating copper on the seed layer may be used to form a copper metal film (II) for wiring, but may not be limited thereto.
  • the copper metal film (II) formed on the seed layer may be formed in a pattern form and / or thickness of the copper wiring for the desired semiconductor device, but may not be limited thereto.
  • the electroplating method may be to use an electroplating process, apparatus, etc. commonly used in the art, but may not be limited thereto.
  • the copper metal film (II) formed by the electroplating may have a low surface roughness and a low resistivity, but may not be limited thereto.
  • the seed layer may be pretreated using an acidic aqueous solution to remove native oxides.
  • the naturally formed oxide can be electrochemically removed by a coulometric reduction method (CRM) in an aqueous electrolyte containing tetramethylammonium hydroxide (TMAH).
  • CCM coulometric reduction method
  • TMAH tetramethylammonium hydroxide
  • Cu electroplating can be performed in a three-electrode system consisting of the pretreated seed layer, 99.9% Cu wire, and Ag / AgCl electrodes.
  • the aqueous electrolyte may include about 0.25 M CuSO 4 and about 1.0 MH 2 SO 4 , but may not be limited thereto.
  • the aqueous electrolyte is about 88 ⁇ M polyethylene glycol (PEG, 3400 g / mol, Aldrich), about 1 mM NaCl, and about 50 ⁇ M bis (3-sulfopropyl) disulfide [bis (3- sulfopropyl) disulfide; SPS, Raschig GmbH] may be included as, but not limited to, inhibitor-promoter additive system.
  • a fourth aspect of the present application provides a copper wiring for a semiconductor device, which is formed by the method of the third aspect of the present application.
  • the copper wiring for the semiconductor device by supplying a copper amino alkoxide-based precursor and a nitrogen element-containing gas alternately liquid at room temperature in the atomic layer deposition chamber to form a copper nitride film on the substrate ; Annealing the formed copper nitride film to form a copper metal film (II) by electroplating copper on the seed layer using the formed copper metal film (I) as a seed layer.
  • a copper amino alkoxide-based precursor and a nitrogen element-containing gas alternately liquid at room temperature in the atomic layer deposition chamber to form a copper nitride film on the substrate ; Annealing the formed copper nitride film to form a copper metal film (II) by electroplating copper on the seed layer using the formed copper metal film (I) as a seed layer.
  • the copper metal film (II) formed on the seed layer may be formed in a pattern form and / or thickness of the copper wiring for the desired semiconductor device, but may not be limited thereto.
  • the copper wiring for the semiconductor device may have a low surface roughness and a low resistivity, but may not be limited thereto.
  • a fifth aspect of the present application provides a semiconductor device comprising the copper wiring for a semiconductor device according to the fourth aspect of the present application.
  • Copper metal films and copper nitride films were grown in a hot-wall tube reactor by alternating injection of liquid Cu (dmamb) 2 and the reactants.
  • the Cu (dmamb) 2 was heated to 50 ° C. and the vapor was delivered into the reactor without carrier gas.
  • the precursor delivery line was maintained at 85 ° C. to 100 ° C. to prevent condensation of the precursor.
  • As the reactants hydrogen (99.999%) and ammonia (99.9995%) were used for the production of copper metal and copper nitride films, respectively.
  • Argon (99.999%) was used as the purge gas between each injection process of the precursor and reactants.
  • Exposure of the precursors and reactants was controlled by pulse time at fixed pulse pressures of 133 Pa, 1,200 Pa, and 800 Pa for Cu (dmamb) 2 , H 2 , and NH 3 , respectively.
  • the film was made predominantly on Ru (30 nm) / SiO 2 (100 nm) / Si wafer with air-exposed ALD.
  • Ruthenium films by ALD include (2,4-dimethylpentadienyl) (ethylcyclopentadienyl) ruthenium [(2,4-dimethylpentadienyl) (ethylcyclopentadienyl) ruthenium at 280 ° C; Ru (DMPD) (EtCp)] and O 2 .
  • the growth of the copper nitride film is based on an AT-type quartz crystal resonator (TAN06G) mounted in a bakeable single sensor feed-through kit (BSH-150, Inficon, USA). , in situ during ALD using a quartz crystal microbalance (QCM) system (TM-400, Maxtek, USA) with tangidyne, USA. Sensor frequency and mass resolution were 0.03 Hz and 0.375 ng / cm 2, respectively.
  • QCM quartz crystal microbalance
  • Sensor frequency and mass resolution were 0.03 Hz and 0.375 ng / cm 2, respectively.
  • the copper nitride film was annealed in a hydrogen atmosphere at 133 Pa for 30 minutes at different temperatures ranging from 150 ° C to 250 ° C.
  • the film thickness and step coverage were investigated using a cross-sectional transmission electron microscope (TEM) image (JE-21000F, JEOL, Japan).
  • TEM transmission electron microscope
  • the surface morphology was observed using scanning electron microscopy (SEM, S-4700, Hitachi, Japan) and atomic force microscopy (AFM, XE-150, Park Systems).
  • SEM scanning electron microscopy
  • AFM atomic force microscopy
  • the sheet resistance of the film stack was measured using a four-point probe, and the sheet resistance (Rs) of the copper metal film was measured at the same thermal budget by ALD process and reducing annealing. Calculated using the resistance of the exposed ruthenium substrate.
  • the sheet resistance of the ALD ruthenium based was changed to less than 1% after annealing for 1 hour in a hydrogen atmosphere at 200 °C.
  • the resistivity was calculated as the product of the sheet resistance and the Cu film thickness determined by TEM.
  • the crystal structures of the copper metal film and copper nitride film were investigated by Raman spectroscopy (inViaTM Raman microscopes, Renishaw, UK) using a 514.5 nm argon ion excitation source.
  • the optical bandgap was measured by UV-Visible-NIR absorption spectroscopy (Cary 5000, Varian, Switzerland).
  • Impurity content in the films was analyzed using an X-ray photoelectron spectroscopy (XPS) system (ESCALAB 250 XPS System, Thermo Fisher Scientific, UK) using a monochromatic Al K ⁇ (1486.6 eV) X-ray source. .
  • XPS X-ray photoelectron spectroscopy
  • the copper metal film seed layer Prior to electroplating of copper, the copper metal film seed layer was pretreated for 30 seconds using an aqueous solution containing 0.020 M citric acid and 0.034 M KOH to remove native oxides.
  • ruthenium based by ALD the naturally formed oxide was electrochemically removed by a coulometric reduction method (CRM) in an aqueous electrolyte containing 0.05 M tetramethylammonium hydroxide (TMAH).
  • CCM coulometric reduction method
  • TMAH tetramethylammonium hydroxide
  • OPC open circuit potential
  • -1.1 V vs. Ag / AgCl
  • Cu electroplating was performed in a three-electrode system consisting of a pretreated seed layer or ruthenium based, 99.9% Cu wire, and Ag / AgCl electrodes.
  • the aqueous electrolyte consisted of 0.25 M CuSO 4 and 1.0 MH 2 SO 4 .
  • Cu films were deposited at an applied potential of -600 mV (vs. Ag / AgCl).
  • Cu electroplating and CRM were performed by potentiostat (PAR 273A, EG & G Princeton Applied Research Corporation).
  • FIGS. 4a Field emission scanning electron microscope (FE-SEM; JE-21000F, JEOL) images (plan view and bird's eye view) of a copper metal film prepared using alternating exposure to Cu (dmamb) 2 and H 2 in the above embodiment 4a to 4f.
  • the top image of Figure 4a is a SEM image of the ruthenium substrate by the ALD used in this embodiment
  • the top image of Figures 4b to 4f are 120 ° C (Fig. 4b), 140 ° C (Fig. 4c), 160 SEM images of the copper metal film formed on the ruthenium substrate at ° C (FIG. 4D), 180 ° C (FIG. 4E), and 200 ° C (FIG. 4F).
  • FIGS. 4D Field emission scanning electron microscope
  • 4A-4F shows the surface morphology of a copper metal film deposited on a ruthenium substrate.
  • Exposure to Cu (dmamb) 2 and H 2 was fixed as exposure amounts of 3 ⁇ 10 6 L and 1 ⁇ 10 9 L, respectively, and the number of ALD cycles in the formation of the copper film was fixed as 100.
  • Copper islands formed at 120 ° C. to 140 ° C. were not densely dispersed and dispersed by low nucleation and growth rates, and were not connected to each other.
  • the copper metal film was formed when the deposition temperature was increased to 160 ° C., but the nucleation of the copper metal film in the ruthenium film by air-exposed ALD was still poor, resulting in poor connectivity between the rough surface morphology and grain. Indicated.
  • the thickness of the film deposited at 160 ° C. to 200 ° C. is about 100 nm, which corresponds to about 1 nm / cycle.
  • the growth rate is much higher than the growth rate of the atomic monolayer (about 0.2 nm), and thermal decomposition of the copper precursors prevailed at 160 ° C. and higher temperatures.
  • FIGS. 5A-5D are surface SEM images of the film deposited at 100 ° C. (FIG. 5A), 120 ° C. (FIG. 5B), 140 ° C. (FIG. 5C), and 160 ° C. (FIG. 5D), respectively.
  • the exposure to precursor and NH 3 was fixed as 5 ⁇ 10 6 L and 1 ⁇ 10 9 L, respectively, and the number of ALD cycles at the time of formation of the film was fixed as 50 and deposited on the ruthenium substrate by ALD.
  • ALD FE-SEM
  • the sheet resistance of a copper metal film produced using alternating exposure to Cu (dmamb) 2 and H 2 as a function of deposition temperature was measured using a four-point probe, shown in FIG. 6.
  • 6 shows the sheet resistance of the copper metal film deposited for 100 cycles, with the lowest sheet resistance obtained at 160 ° C. At temperatures higher than 160 ° C., the sheet resistance and surface roughness increased with increasing deposition temperature due to the coagulation of copper.
  • the resistivity of the copper metal film deposited at 160 ° C. was calculated as 14 ⁇ ⁇ cm in a 105 nm thick film, which is higher than the resistance of the copper metal film by PVD of the same thickness.
  • FIG. 7 shows the sheet resistance of copper nitride films by ALD after reduction annealing at different temperatures.
  • the resistivity of copper nitride films by ALD is very high.
  • the sheet resistance was changed to less than 1%, and the sheet resistance of the copper nitride film by ALD formed on the glass substrate was outside the range of the 4-point probe. .
  • the sheet resistance of the film was reduced by annealing, and as shown in FIG. 7, the lowest sheet resistance of 71 ⁇ / ⁇ was obtained by annealing at 200 ° C.
  • the thickness of the ALD copper nitride film annealed in an H 2 atmosphere of 133 Pa for 30 minutes was reduced from 5.1 nm (before annealing) to 4.2 nm (after annealing), compared to the resistivity of copper metal films with PVD of the same thickness.
  • the resistivity of the reduced copper metal film was calculated as 30 ⁇ ⁇ cm.
  • a copper nitride film by ALD was investigated.
  • the growth of the film was tested as a function of exposure to Cu (dmamb) 2 and NH 3 at 120 ° C.
  • the deposition reaction of the film was a self-limiting reaction.
  • the mass gain per ALD cycle determined by the quartz crystal microbalance (QCM) measurement, is determined for Cu (dmamb) 2 at 5 ⁇ 10 6 L at a fixed NH 3 dosage of 1 ⁇ 10 9 L, and It was saturated when the NH 3 dosage was 5 ⁇ 10 8 L with a fixed Cu (dmamb) 2 dosage of 5 ⁇ 10 6 L.
  • FIG. 8 is a graph showing growth rate per deposition cycle obtained by QCM and calibrated by TEM as a function of deposition temperature, with Cu (dmamb) 2 dosage 5 ⁇ 10 6 L and NH 3 dosage 1 ⁇ This is the case for 10 9 L.
  • the films were grown on ruthenium and silicon oxide substrates, and the temperature of the substrates was 100 ° C. or higher.
  • the constant growth rate region (ALD window) was between 110 ° C. and 140 ° C., which is lower than 160 ° C., the deposition temperature of ALD copper nitride using (Cu ( s Bu-Me-amd)) 2 .
  • the film growth rate increased rapidly when the substrate temperature increased to 160 ° C., which was due to pyrolysis of Cu (dmamb) 2 .
  • the copper metal film formed by reducing it can be used as a seed layer for electroplating.
  • Fast film growth per gas feed cycle due to pyrolysis of Cu (dmamb) 2 may be more advantageous for mass production of semiconductor devices because a film of the required thickness can be formed in a shorter time.
  • the structure of the deposited film was analyzed by Raman spectroscopy. Raman shifts of 634 cm ⁇ 1 have been reported in A. Fallberg, M. Ottosson, J.-O. Carlsson, J. Crystal Growth 312 (2010) 1779.].
  • the optical bandgap determined by transmission measurement for ALD copper nitride films deposited at 140 ° C. was 1.85 eV, which is in the bandgap range between 1.1 eV and 1.9 eV reported by another group for films by PVD. .
  • Impurities such as carbon and oxygen were below the detection limit of X-ray photoelectron spectroscopy (XPS) after sputter etching of the copper nitride film surface by ALD.
  • XPS X-ray photoelectron spectroscopy
  • a copper nitride film prepared by atomic layer deposition (ALD) at 50 ° C. for 50 atomic layer deposition cycles was annealed for 30 minutes under an H 2 atmosphere of 133 Pa.
  • ALD atomic layer deposition
  • Raman spectra of the annealed film were examined for 30 minutes at different temperatures (150 ° C., 200 ° C., and 250 ° C.).
  • Raman shift of the copper nitride film at 634 cm ⁇ 1 was still observed when the film was annealed at 150 ° C., but after the annealing at 200 ° C. or higher, the Raman shift disappeared completely.
  • Annealing in a H 2 atmosphere for a time longer than 30 minutes even at 150 ° C. can reduce the copper nitride film to a copper metal film.
  • FIG. 10A and 10B show cross-sectional TEM images of copper nitride films by ALD formed in SiO 2 trench patterns (aspect ratio of about 7) and copper metal films (seed layers) formed by reduction thereof.
  • FIG. 10A is an image of a copper nitride film deposited at 120 ° C. for 50 cycles
  • FIG. 10B is an image after reduction annealing the deposited copper nitride film at 200 ° C., wherein a Ta glue layer by PVD is used for ALD deposition. It was applied earlier.
  • the ALD copper nitride film exhibits a smooth surface and excellent step coverage of at least 98%.
  • FIG. 10A the ALD copper nitride film exhibits a smooth surface and excellent step coverage of at least 98%.
  • the reduced copper metal film also exhibits a smooth surface, perfect continuity as well as good step coverage for trench patterns.
  • Ta film by PVD was applied to improve the adhesion of copper to SiO 2 .
  • the smooth surface of the seed layer is advantageous for filling the grooves and holes of very fine copper wiring with electroplating. If the surface of the seed layer formed inside the very narrow pattern is rough, grooves and holes may not be completely filled with copper in the electroplating process, and voids may remain. The voids inside the copper wiring reduce the lifetime of the semiconductor device and adversely affect the reliability.
  • the copper metal film (II) was formed by electroplating using the copper metal film (I) reduced from copper nitride by ALD as an electroplating seed layer.
  • 11A-11D are surface AFM images of the copper metal film electroplated, respectively, of the copper metal film seed layer and the ruthenium seed layer.
  • FIG. 11A is a copper metal film seed layer formed by reduction of copper nitride by ALD
  • FIG. 11B is a ruthenium seed layer by ALD
  • FIG. 11C is a copper metal film electroplated on the copper metal film seed layer
  • FIG. 11d shows surface AFM images of copper metal films electroplated on the ruthenium seed layer, respectively.
  • the thickness of the electroplated copper metal film was about 63 nm in all samples.
  • the copper metal film electroplated on the copper metal film seed layer showed a smoother surface, as shown in FIG. 11C, as compared to the ruthenium seed layer of FIG. 11D. Root-mean-square roughness values were 2.2 nm and 2.7 nm in the copper metal film electroplated on the copper metal film seed layer and the ruthenium seed layer, respectively.
  • the as-plated copper metal film formed on the copper metal film seed layer exhibited a resistivity of 6.3 ⁇ ⁇ cm, which is lower than the resistivity (7.4 ⁇ ⁇ cm) of the copper metal film on the ruthenium substrate. This is believed to be due to the smoother surface of the copper metal film, which results from the higher nucleation rate for copper of the copper metal film seed layer compared to the ruthenium seed layer.
  • the copper nitride film was prepared at 100 ° C. to 140 ° C. by thermal ALD method using Cu (dmamb) 2 and NH 3 , followed by annealing at a temperature of 200 ° C. or higher. Reduced to a metallic copper metal film.
  • the growth rate of copper nitride films by ALD was 0.1 nm / cycle at 120 ° C. to 140 ° C., for both ruthenium and silicon oxide substrates, and the thickness of the film was reduced by approximately 20% by annealing.
  • the specific resistance of the 4.2 nm thick copper metal film was 30 ⁇ ⁇ cm, which can be compared with that of the film by PVD.
  • Both copper nitride films and reduced copper metal films by ALD exhibited extremely smooth surfaces and good step coverage, while copper metal films deposited using alternating exposure to copper precursors and H 2 exhibited agglomeration.
  • the rough surface attributable to The copper metal film electroplated on the copper metal film seed layer of this example showed a lower resistivity and smoother surface compared to the copper metal film electroplated on the ruthenium seed layer by ALD.
  • a continuous copper metal film seed layer having a smooth surface and high electrical conductivity of 4.2 nm or less, which can form an extremely fine pattern of copper wiring by electroplating, can be formed by the ALD method of the present application.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

반도체 소자용 구리 배선의 형성에 있어서, 전기도금(electrodeposition)을 위한 씨드층(seed layer)으로서 사용되는 구리 금속 필름 및 이의 제조 방법, 상기 구리 금속 필름을 이용한 반도체 소자용 구리 배선의 형성 방법에 관한 것이다.

Description

구리 금속 필름 및 이의 제조 방법, 및 이를 이용한 반도체 소자용 구리 배선의 형성 방법
본원은, 구리 금속 필름 및 이의 제조 방법, 상기 구리 금속 필름을 이용한 반도체 소자용 구리 배선의 형성 방법에 관한 것이다.
구리 필름은 집적 회로(integrated circuit)의 구리 배선을 제조하기 위해 다마신 패턴(Damascene pattern)에 전기도금(electrodeposition)에 의해 성장되었다. 우수한 단차피복성(step coverage)을 갖는 연속적 구리 씨드층은 고품질의 전기도금을 위해 필수적이며, 이는 전도성 기재를 제공하고 구리의 핵 형성을 향상시키는데 중요한 역할을 하기 때문이다. 전통적으로, 구리 씨드층은 이온화 물리 기상 증착(ionized physical vapor deposition, i-PVD)법을 이용하여 제조되어 왔다. 그러나, 최소 배선폭(feature size) 감소에 따라, i-PVD는 곧 스케일링(scaling) 문제에 직면하게 될 것이다.
상기 i-PVD는, 초미세 소자에서 패턴의 바닥 모퉁이 부분에서는 매우 두께를 얇게 형성시키고 트렌치/홀(trench/hole) 입구 부분에서는 돌출(overhang)을 형성시켜 단차피복성이 좋지 않다. 이때 상기 i-PVD에 의한 구리 씨드층이 제대로 증착되지 않거나 돌출이 생겨 입구 부분이 막히게 되면 내부에 빈 공간이 형성된다. 이러한 문제는 이중 다마신 구조에서 더욱 심해지며, 국제 반도체 로드맵(International Technology Roadmap for Semiconductors, ITRS)에 의하면 2017년 와이어/비아(wire/via)에 대해 2.0/1.8의 종횡비(aspect ratio)를 갖는 이중 다마신 패턴 매립이 어려울 것으로 예상된다. 이는 PVD 방법으로는 단차피복성의 한계로 인해 연속적인 구리 씨드층을 제조하기 어렵기 때문이다. 한편, 대한민국 등록특허 제10-0338112호는 "반도체 소자의 구리 금속 배선 형성 방법"에 대하여 개시하고 있으나, 물리 기상 층착(PVD)을 이용함으로써 상기한 단점을 여전히 지니고 있다.
구리 필름의 원자층 증착(ALD)은 구리(II)-2,2,6,6-테트라메틸-3,5-헵탄디오네이트[copper(II)-2,2,6,6-tetramethyl-3,5-heptandionate; Cu(thd)2], 구리(II) 아세틸아세토네이트[copper(II) acetylacetonate; Cu(acac)2], 구리(II)-1,1,1,5,5,5-헥사플루오로아세토네이트[copper(II)-1,1,1,5,5,5-hexafluoroacetonate; Cu(hfac)2] 및 그의 수화물 [Cu(hfac)2ㆍxH2O], 구리(I) N,N'-디-sec-부틸-아세트아미디네이트 [copper(I) N,N'-di-sec-butyl-acetamidinate; (Cu(sBu-Me-amd))2], 비스(디메틸아미노-2-프로폭시)구리(II) [bis(dimethylamino-2-propoxy)copper(II); Cu(dmap)2], 비스(1-디메틸아미노-2-메틸-2-부톡시)구리(II)[bis(1-dimethylamino-2-methyl-2-butoxy)copper(II); Cu(dmamb)2], 비스[1-(디메틸아미노)프로판-2-일옥시)구리(II) [bis(1-(dimethylamino)propan-2-yloxy)copper(II)], 및 구리(II)4-에틸아미노-펜트-3-엔-2-오네이트 [copper(II)(4-ethylamino-pent-3-ene-2-onate)2], 구리에틸케토이미네이트 [Cu(ethylketoiminate)2]와 같은 유기 구리 화합물을 이용하여 연구되었다. 환원제들은 수소, 수소 플라즈마, 알코올 또는 포르말린, 디에틸 아연(Et2Zn), 및 포름산/히드라진이었다. 가장 일반적인 CVD 전구체인 구리(II)-1,1,1,5,5,5-헥사플루오로아세틸아세토네이트(트리메틸비닐실란) [copper(II) (1,1,1,5,5,5-hexafluoroacetylacetonate)(trimethylvinylsilane); Cu(hfac)(tmvs)]은, ALD 전구체로서 사용될 수 없으며, 이는 불균등화(disproportination) 반응이 일어나 자기-제한되지 않기 때문이다. 구리(II) β-디케토네이트 [Cu(II) β-diketonate] 착물인 Cu(thd)2 및 Cu(acac)2는 상대적으로 낮은 증기압 및 낮은 증발 속도를 가진다. Cu(hfac)2와 같은 플루오르화된 구리(II) β-디케토네이트 분자는 플루오르화되지 않은 구리(II) β-디케토네이트보다 높은 증기압을 나타내지만, 상기 전구체에서 플루오린 원자는 탄탈륨-기반 배리어 금속으로의 ALD 구리 필름의 접착 불량을 야기한다. 최근, 높은 증기압을 갖는 플루오르화되지 않은 구리 전구체가 합성되었다. (Cu(sBu-Me-amd))2 및 구리에틸케토이미네이트는 높은 증기압을 보였고 H2에 의해 환원되어 금속 기재 상에 순수 구리 필름을 증착하였다. 또한, Cu(dmap)2 및 Cu(dmamb)2는 환원제로서 Et2Zn 또는 수소 플라즈마를 이용하여 ALD 전구체로서 연구되었으나, 환원제로서 NH3 및/또는 H2를 이용한 구리의 열적 ALD(thermal ALD)는 아직 보고된 바 없다.
구리 필름은 또한 산화 구리 또는 구리 질화 필름을 환원하여 제조되었다. ALD 산화 구리 필름은 대략 0.01 nm/cycle의 낮은 성장 속도를 가지고 100℃ 내지 160℃에서 비스(트리-n-부틸포스판)구리(I)아세틸아세토네이트 [bis(tri-n-butylphosphane)copper(I)acetylacetonate; (nBu-P)2Cu(acac)] 및 습식 O2를 이용하여 증착되었고, 115℃에서 포름산 증기에 의하여 열처리함으로써 환원될 수 있다. 그러나, 산화 구리의 ALD 용 산화제는 구리 씨드층 아래 하부층인 배리어 금속 또한 산화시킨다. ALD에 의한 구리 질화물 필름은 (Cu(sBu-Me-amd))2 및 NH3를 이용하여 증착되었고, 225℃에서 H2(10%)/N2의 5 Torr 하에서 환원 어닐링에 의해 금속 구리로 환원시켰다. ALD에 의한 구리 질화물로부터 환원된 구리 필름의 표면 형태 및 비저항(resistivity)은 ALD에 의한 구리 필름의 표면 형태 및 저항률보다 우수했으나, ALD에 의한 구리 질화물 공정의 세부 사항은 공개되지 않았다 [Z. Li and R. G. Gordon, "Thin, Continuous, and Conformal Copper Films by Reduction of Atomic Layer Deposited Copper Nitride", Chemical Vapor Deposition, 2006, volume 12, pages 435-441]. 그리고 상온에서 고체인 (Cu(sBu-Me-amd))2는 상온에서 액체인 구리 전구체보다 반도체 소자 대량생산에 불리하다. 얇은 구리 필름에서 구리 원자는 쉽게 뭉치기 때문에 얇고 전기가 잘 통하는 구리 필름을 형성하는 것은 매우 어렵다. 얇은 구리 필름에서 구리 원자가 뭉치면 연속 필름이 아니라 표면에 구리가 없는 부분이 생기고 이렇게 불연속적인 구리 필름은 전기 저항이 크고, 전기 도금의 씨드층으로서 사용하기 어렵다.
종래 플라즈마를 사용하는 방법은 장치가 복잡하고, 미세한 패턴 내부의 플라즈마 균일도 등을 보장하기 어렵다. 플라즈마를 사용하여 구리 필름을 형성하는 방법은 알려져 있지만, 매우 얇은 구리 금속 필름을 플라즈마 방법을 이용하여 형성할 수 있는지는 알려져 있지 않다. 플라즈마를 사용하지 않는 방법이 반도체 소자 대량 생산에 더 유리하다.
본원은, 구리 금속 필름 및 이의 제조 방법, 그리고, 상기 구리 금속 필름을 씨드층(seed layer)으로서 이용하는, 반도체 소자용 구리 배선의 형성 방법에 관한 것이다. 또한, 본원은 구리 금속 필름 증착용 전구체 및 이를 함유하는 구리 금속 필름 증착용 조성물을 제공하며, 또한, 상기 반도체 소자용 구리 배선의 형성 방법에 의하여 제조된 반도체 소자용 구리 배선, 및 이를 포함하는 반도체 소자를 제공한다.
그러나, 본원이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본원의 제 1 측면은, 원자층 증착 챔버 내에 상온에서 액체인 구리 아미노알콕사이드계 전구체와 질소 원소-함유 기체를 교대로 공급하여 기재 상에 구리 질화물 필름을 형성하고; 상기 형성된 구리 질화물 필름을 어닐링하여 환원시켜 구리 금속 필름을 형성하는 것을 포함하는, 구리 금속 필름의 제조 방법을 제공한다.
본원의 제 2 측면은, 상기 본원의 제 1 측면의 방법에 의하여 제조되는, 구리 금속 필름을 제공한다.
본원의 제 3 측면은, 상기 본원의 제 1 측면의 방법에 의하여 제조되는 구리 금속 필름을 씨드층 (seed layer)으로서 이용하여 상기 씨드층에 구리를 전기도금(electrodeposition)하여 배선용 구리 금속 필름을 형성하는 단계를 포함하는, 반도체 소자용 구리 배선의 형성 방법을 제공한다.
본원의 제 4 측면은, 상기 본원의 제 3 측면의 방법에 의하여 형성되는, 반도체 소자용 구리 배선을 제공한다.
본원의 또 다른 측면들은, 상기 상온에서 액체인 구리 아미노알콕사이드계 전구체를 포함하는, 구리 금속 필름 증착용 전구체; 상기 상온에서 액체인 구리 아미노알콕사이드계 전구체를 함유하는, 구리 금속 필름 증착용 조성물; 및, 상기 반도체 소자용 구리 배선을 포함하는, 반도체 소자를 제공한다.
본원의 일 구현예에 있어서, 산소를 포함하지 않은 반응 기체를 사용하는 원자층 증착 방법(atomic layer deposition; ALD)을 이용함으로써, 구리 금속 필름의 형성 시 구리 확산 방지막의 산화를 일으키지 않고, 단차피복성(step coverage)이 우수하고, 정밀한 두께 조절이 가능하며, 표면 거칠기가 낮고 시트 저항이 낮은 고품질의 구리 금속 필름의 증착이 가능하다. 이러한 구리 금속 필름을 전기도금용 씨드층으로서 유용하게 사용할 수 있다.
본원의 일 구현예에 따른 상기 구리 금속 필름의 형성 방법을 이용하여 얇은 두께를 갖는 연속적인 구리 필름을 형성할 수 있기 때문에, 짧은 시간 안에 전기도금용 씨드층을 형성할 수 있고, 구리 ALD를 실시하는 반도체 생산 장비에서 단위 시간 당 더 많은 반도체 소자를 생산할 수 있다.
미세한 구리 배선, 예를 들어, 28 nm 이하의 디자인룰을 적용하는 구리 배선에 두꺼운 씨드층을 일정한 두께로 형성하면 홈과 구멍의 내부가 메워져서 홈과 구멍 내부의 종횡비(aspect ratio)가 크게 증가하여 뒤따르는 전기도금 공정에서 홈과 구멍을 구리로 완전히 메우기 어렵다. 그러나, 본원의 일 구현예에 따른 상기의 구리 금속 필름의 형성 방법에 의하여 매우 얇은 두께로 구리 금속 씨드층을 형성할 수 있기 때문에, 매우 미세한 구리 배선에 종횡비를 조금만 증가시키고도 씨드층을 형성할 수 있어서 뒤따르는 배선용 구리 금속 필름 형성을 위한 전기도금 공정에 유리하다.
본원의 일 구현예에 따른 상기 씨드층으로서 사용되는 구리 금속 필름의 형성 방법은 ALD 공정에 있어서 산소를 포함한 반응 기체를 사용하지 않기 때문에, 종래 기술에 의한 경우 구리 확산 방지막이 산화되어 구리층과의 접착력이 낮아져서 구리의 전기이동(electromigration)이 증가하여 구리 배선을 사용한 반도체 소자의 신뢰도가 낮아지는 문제를 방지 또는 해결할 수 있다.
본원의 일 구현예에 있어서, 액체인 구리 아미노알콕사이드계 전구체를 사용하며, 이와 관련하여, 고체 전구체가 기화되는 속도는 고체의 표면적에 비례하는데, 원료가 기화되면서 고체의 표면적이 변화하고, 같은 양의 원료라도 표면적을 매번 똑같게 하기 어렵기 때문에 반도체 소자 대량생산 장치에서 원료 공급량을 일정하게 유지하기 어렵다. 반도체 소자 대량생산 장치에 흔히 사용하는 원통형의 용기에 담긴 액체는 액체가 기화해서 액면의 높이가 변하더라도 표면적이 변화하기 않기 때문에 이런 문제가 없다. 또한 액체는, 액체 이송 장치(liquid delivery system)를 사용하여 일정한 속도로 원료를 공급할 수도 있다.
ALD 공정에서는 원료기체들을 별도로 공급하기 때문에 기재 표면에 흡착(adsorption)된 분자들만 화학반응에 참여하게 되어 자기-제한 반응(self-limitingreaction)이 일어난다. 따라서 기재의 모든 표면에서 같은 속도로 필름이 성장하며, 그 속도는 원료물질의 화학적 특성, 노출량, 및 반응온도에 의해 결정된다. 이 같은 특징으로 인해 단차피복성(step coverage)이 매우 우수하고 고 종횡비(high aspect ratio)를 갖는 패턴에서도 균일한 필름을 형성할 수 있다.
이에, 본원의 일 구현예에 의하여 전도성이 매우 우수한 10 nm 또는 그 이하의 두께를 가지는 얇은 구리 금속 필름을 형성할 수 있다. 이렇게 얇은 구리 금속 필름의 전기전도도는 종래 스퍼터링법으로 얻은 것과 유사하다.
본원의 일 구현예에 있어서, 상기 얇은 구리 금속 필름을 씨드층(seed layer)으로서 사용하여 전기도금에 의하여 형성된 배선용 구리 금속 필름은 루테늄 금속 필름을 씨드층으로 사용하여 전기도금하여 형성한 구리 금속 필름보다 전기전도도가 더 높고 (전기 저항이 더 작고) 더 매끄러운 구리 필름 표면을 수득할 수 있다.
본원의 일 구현예에 따른 방법은 ALD 주기 당 필름 성장이 기존에 알려진 방법보다 빠르고, 형성된 씨드층용 구리 금속 필름의 전기전도도가 더 높다. 전도도가 높은 구리 금속 필름을 ALD 방법에 의하여 형성할 수 있다고 알려진 Cu 아미디네이트(amidinate) 전구체는 상온에서 고체이지만 본원의 일 구현예에서 사용되는 전구체 Cu(dmamb)2는 상온에서 액체이므로 반도체 소자의 대량생산에 더 유리하다.
도 1은, 본원의 일 실시예에 따른 유기금속 구리 화합물의 화학 구조식이다.
도 2는, 본원의 일 실시예에 따른 유기금속 구리 화합물의 열중량분석/시차열분석(TGA/DTA) 결과를 나타내는 그래프이다.
도 3은, 본원의 일 실시예에 따른 유기금속 구리 화합물의 증기압 특성을 나타내는 그래프이다.
도 4a 내지 도 4f는, 본원의 일 실시예에 따른 구리 금속 필름의 FE-SEM 분석 이미지이다.
도 5a 내지 도 5d는, 본원의 일 실시예에 따른 구리 질화물 필름의 FE-SEM 분석 이미지이다.
도 6 은, 본원의 일 실시예에 따른 구리 금속 필름의 시트 저항을 나타내는 그래프이다.
도 7은, 본원의 일 실시예에 따른 구리 질화물 필름의 시트 저항을 나타내는 그래프이다.
도 8은, 본원의 일 실시예에 따른 구리 질화물 필름의 기재 온도에 따른 ALD 성장 속도를 나타내는 그래프이다.
도 9는, 본원의 일 실시예에 따라 제조된 구리 질화물 필름의 라만 스펙트럼 각각 나타낸다.
도 10a 및 도 10b는, 본원의 일 실시예에 따라 제조된 구리 금속 필름의 단면 TEM 이미지를 나타낸다.
도 11a 내지 도 11d는, 본원의 일 실시예에 따라 제조된 구리 금속 씨드층 및 상기 씨드층에 전기도금된 구리 금속 필름의 표면 AFM 이미지를 나타낸다.
이하, 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 상대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다.
본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~를 위한 단계"를 의미하지 않는다.
본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 "이들의 조합(들)"의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
본원 명세서 전체에서, "A 및/또는 B"의 기재는, "A 또는 B, 또는 A 및 B"를 의미한다.
이하, 본원의 구현예를 상세히 설명하였으나, 본원이 이에 제한되지 않을 수 있다.
본원의 제 1 측면은, 원자층 증착 챔버 내에 상온에서 액체인 구리 아미노알콕사이드계 전구체와 질소 원소-함유 기체를 교대로 공급하여 기재 상에 구리 질화물 필름을 형성하고; 상기 형성된 구리 질화물 필름을 어닐링하여 환원시켜 구리 금속 필름을 형성하는 것을 포함하는, 구리 금속 필름의 제조 방법을 제공한다.
본원의 일 구현예에 있어서, 상기 상온에서 액체인 구리 아미노알콕사이드계 전구체는 Cu(dmamb)2[bis(1-dimethylamino-2-methyl-2-butoxy)copper(II)]를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 100℃ 이하의 온도에서 기화시킬 수 있는 구리 아미노알콕사이계 전구체를 본원에 이용할 수 있으며, 특히, 상기 Cu(dmamb)2는 상온에서 액체이므로 반도체 소자 대량생산에 유리하다.
본원의 일 구현예에 있어서, 상기 질소 원소-함유 기체는 NH3 기체, N2H4 기체, N2 기체, N2 와 H2의 혼합 기체, 플라즈마에 의해 활성화된 NH3 기체, 플라즈마에 의해 활성화된 N2H4 기체, 플라즈마에 의해 활성화된 N2 기체, 플라즈마에 의해 활성화된 N2 와 H2의 혼합 기체, NH3 기체와 불활성 기체의 혼합 기체, N2H4 기체와 불활성 기체의 혼합 기체, 플라즈마에 의해 활성화된 NH3 기체와 불활성 기체의 혼합 기체, 플라즈마에 의해 활성화된 N2H4 기체와 불활성 기체의 혼합 기체, 및 이들의 조합들로 이루어진 군에서 선택되는 기체를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 불활성 기체는 아르곤, 헬륨, 네온, 및 이들의 조합으로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 기재의 온도는 약 100℃ 내지 약 160℃ 범위일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 어닐링은 약 150℃ 이상의 온도 및 환원 대기 또는 진공에서 수행되는 것일 수 있으나, 이제 제한되지 않을 수 있다.
상기 어닐링은 약 150℃ 이상의 온도에서 수행될 수 있으며, 상기 구리 질화물 필름 또는 형성되는 구리 금속 필름의 응집이 일어나지 않는 온도 범위 내에서 수행될 수 있다. 예를 들어, 상기 어닐링 온도는 상기 구리 질화물 필름의 두께에 영향을 받을 수 있으며, 약 150℃ 내지 약 400℃ 온도 범위에서 수행될 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 어닐링이 수행되는 환원 대기는 수소 , 아르곤, 헬륨, 또는 질소 기체를 함유하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 어닐링이 수행되는 환원 대기의 압력은 상압 또는 그 이하의 저압에서 수행될 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 어닐링은 진공 열처리에 의하여 수행될 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 방법에 의하여 형성되는 구리 금속 필름 또는 박막의 시트 저항이 약 500 Ω/□ 이하인 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 구리 금속 필름의 시트 저항은 그 두께에 반비례하며, 상기 구리 금속 필름의 두께가 약 10 nm 일 때 시트 저항(면저항)은 약 5 Ω/□ 일 수 있으며, 상기 구리 금속 필름의 두께가 약 4 nm (4.2 nm)일 때 시트 저항은 약 70 Ω/□ 일 수 있으며, 상기 구리 금속 필름의 두께를 약 1 nm로서 얇게 형성시키는 경우 시트 저항은 약 500 Ω/□ 일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 방법에 의하여 형성되는 구리 금속 필름의 두께는 약 10 nm 이하인 것일 수 있으나, 이제 제한되지 않을 수 있다. 예를 들어, 상기 구리 금속 필름의 두께는 약 10 nm 이하, 약 1 nm 내지 약 10 nm 이하, 약 1 nm 내지 약 9 nm 이하, 약 1 nm 내지 약 8 nm 이하, 약 1 nm 내지 약 7 nm 이하, 약 1 nm 내지 약 6 nm 이하, 약 1 nm 내지 약 5 nm 이하, 약 1 nm 내지 약 4 nm 이하, 약 1 nm 내지 약 3 nm 이하, 또는 약 1 nm 내지 약 2 nm 이하일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 방법에 의하여 형성되는 구리 금속 필름의 두께가 약 1 nm 내지 약 10 nm이고, 상기 구리 금속 필름의 시트 저항이 약 5 Ω/□ 내지 약 500 Ω/□인 것일 수 있으나, 이제 제한되지 않을 수 있다.
본원의 제 2 측면은, 상기 본원의 제 1 측면의 방법에 의하여 형성되는, 구리 금속 필름을 제공한다.
본원의 일 구현예에 있어서, 상기 구리 금속 필름은, 원자층 증착 챔버 내에 상온에서 액체인 구리 아미노알콕사이드계 전구체와 질소 원소-함유 기체를 교대로 공급하여 기재 상에 구리 질화물 필름을 형성하고; 상기 형성된 구리 질화물 필름을 어닐링하여 환원시켜 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 구리 금속 필름의 시트 저항이 약 500 Ω/□ 이하인 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 구리 금속 필름의 시트 저항은 그 두께에 반비례하며, 상기 구리 금속 필름의 두께가 약 10 nm 일 때 시트 저항은 약 5 Ω/□ 일 수 있으며, 상기 구리 금속 필름의 두께가 약 4 nm (4.2 nm)일 때 시트 저항은 약 70 Ω/□ 일 수 있으며, 상기 구리 금속 필름의 두께를 약 1 nm로 얇게 하는 경우 시트 저항은 약 500 Ω/□ 일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 구리 금속 필름의 두께는 약 10 nm 이하인 것일 수 있으나, 이제 제한되지 않을 수 있다. 예를 들어, 상기 구리 금속 필름의 두께는 약 10 nm 이하, 약 1 nm 내지 약 10 nm 이하, 약 1 nm 내지 약 9 nm 이하, 약 1 nm 내지 약 8 nm 이하, 약 1 nm 내지 약 7 nm 이하, 약 1 nm 내지 약 6 nm 이하, 약 1 nm 내지 약 5 nm 이하, 약 1 nm 내지 약 4 nm 이하, 약 1 nm 내지 약 3 nm 이하, 또는 약 1 nm 내지 약 2 nm 이하일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 구리 금속 필름의 두께가 약 1 nm 내지 약 10 nm이고, 상기 구리 금속 필름의 시트 저항이 약 5 Ω/□ 내지 약 500 Ω/□인 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 구리 금속 필름은 낮은 표면 거칠기 및 낮은 비저항(resistivity)을 가지는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 비저항은 상기 구리 금속 필름의 두께에 따라 상이할 수 있으며, Cu 내에서 전자의 평균 자유 경로(mean free path)가 약 50 nm이기 때문에 이보다 얇은 필름에서 비저항은 크게 증가한다. 종래 보고된 상기 비저항 값은 약 1 nm 두께에서 약 50 μΩㆍ㎝이고, 약 10 nm 두께에서 약 5 μΩㆍ㎝이다. 본원의 일 구현예에 있어서, 상기 구리 금속 필름 두께가 약 4 nm 인 경우 그 비저항은 약 30 μΩㆍ㎝ 정도이다.
본원의 일 구현예에 있어서, 상기 표면 거칠기와 관련하여, AMF(atomic force microscope)을 이용하여 측정할 수 있으며, 예를 들어, ALD에 의해 형성된 Ru (RMS 거칠기, 약 1.5 nm) 위에서　성장시킨후 환원된 구리 금속 필름 (필름 두께 약 4.2 nm) 의 RMS(root mean square) 거칠기는 약 1.2 nm이다.
본원의 제 3 측면은, 상기 본원의 제 1 측면의 방법에 의하여 형성된 구리 금속 필름(I)을 씨드층(seed layer)으로서 이용하여 상기 씨드층에 구리를 전기도금(electrodeposition)하여 배선용 구리 금속 필름(II)을 형성하는 단계를 포함하는, 반도체 소자용 구리 배선 형성 방법을 제공한다.
본원의 일 구현예에 있어서, 상기 반도체 소자용 구리 배선 형성 방법은, 원자층 증착 챔버 내에 상온에서 액체인 구리 아미노알콕사이드계 전구체와 질소 원소-함유 기체를 교대로 공급하여 기재 상에 구리 질화물 필름을 형성하고; 상기 형성된 구리 질화물 필름을 어닐링하여 환원시켜 구리 금속 필름(I) 씨드층을 형성하고; 상기 씨드층에 구리를 전기도금(electrodeposition)하여 배선용 구리 금속 필름(II)을 형성하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 씨드층에 형성된 구리 금속 필름(II)은 원하는 반도체 소자용 구리 배선의 패턴 형태 및/또는 두께로 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 전기도금(electrodeposition) 방법은 관련 기술분야에서 통상적으로 사용되는 전기 도금 공정, 장치 등을 이용하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 전기도금에 의하여 형성된 구리 금속 필름(II)은 낮은 표면 거칠기 및 낮은 비저항(resistivity)을 가지는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 구리의 전기도금 전에, 상기 씨드층은 산성 수용액을 이용하여 전처리되어 자연적으로 형성된 산화물(native oxide)을 제거할 수 있다. 한편, ALD에 의해 형성된 루테늄 기재의 경우에, 자연적으로 형성된 산화물은 테트라메틸암모늄 수산화물 (TMAH)을 함유하는 수성 전해질에서 전기 환원법(coulometric reduction method, CRM)에 의하여 전기화학적으로 제거될 수 있다. Cu 전기도금은 상기 전처리된 씨드층, 99.9% Cu 와이어, 및 Ag/AgCl 전극으로 이루어지는 3-전극 시스템에서 수행될 수 있다. 본원의 일 구현예에 있어서, 상기 수성 전해질은 약 0.25 M CuSO4 및 약 1.0 M H2SO4를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 수성 전해질은 약 88 μM 폴리에틸렌 글리콜(PEG, 3400 g/mol, Aldrich), 약 1 mM NaCl, 및 약 50 μM 비스(3-설포프로필)디설파이드[bis(3-sulfopropyl)disulfide; SPS, Raschig GmbH]를 포함하는 조성물을 억제제-촉진제 첨가제 시스템으로서 포함할 수 있으나, 이에 제한되지 않을 수 있다.
본원의 제 4 측면은, 상기 본원의 제 3 측면에 방법에 의하여 형성된, 반도체 소자용 구리 배선을 제공한다.
본원의 일 구현예에 있어서, 상기 반도체 소자용 구리 배선은, 원자층 증착 챔버 내에 상온에서 액체인 구리 아미노알콕사이드계 전구체와 질소 원소-함유 기체를 교대로 공급하여 기재 상에 구리 질화물 필름을 형성하고; 상기 형성된 구리 질화물 필름을 어닐링하여 환원시켜 형성된 구리 금속 필름(I)을 씨드층 (seed layer)으로서 이용하여 상기 씨드층에 구리를 전기도금(electrodeposition)하여 구리 금속 필름(II)을 형성하는 단계를 포함하는, 방법에 의해 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 씨드층에 형성된 구리 금속 필름(II)은 원하는 반도체 소자용 구리 배선의 패턴 형태 및/또는 두께로 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 반도체 소자용 구리 배선은 낮은 표면 거칠기 및 낮은 비저항(resistivity)을 가지는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 제 5측면은, 상기 본원의 제 4 측면에 따른 반도체 소자용 구리 배선을 포함하는, 반도체 소자를 제공한다.
본 측면에 따른 상기 반도체 소자용 구리 배선에 대하여, 본원의 제 1 측면 내지 제 4 측면에 대하여 기재된 내용이 모두 적용될 수 있다.
이하, 본원에 대하여 실시예를 첨부된 도면을 참조하여 좀더 구체적으로 설명하지만, 하기 실시예는 본원의 이해를 돕기 위하여 예시하는 것일 뿐, 본원의 내용이 하기 실시예에 한정되는 것은 아니다.
[실시예]
1. 구리 금속 필름(I) 씨드층의 형성
구리 금속 필름 및 구리 질화물 필름은 액체 Cu(dmamb)2 및 반응물을 교대로 주입함으로써 핫-월 튜브(hot-wall tube) 반응기에서 성장되었다. 상기 Cu(dmamb)2는 50℃까지 가열되었고, 그 증기는 캐리어 기체없이 상기 반응기 내로 전달되었다. 상기 전구체 전달 라인은 85℃ 내지 100℃로서 유지되어 상기 전구체의 응축을 방지하였다. 상기 반응물로서 수소(99.999%) 및 암모니아(99.9995%)가 각각 구리 금속 및 구리 질화물 필름의 제조를 위해 사용되었다. 상기 전구체 및 반응물의 각각의 주입 과정 사이에 아르곤(99.999%)이 퍼지 가스로서 사용되었다. 상기 전구체 및 반응물의 노출은 Cu(dmamb)2, H2, 및 NH3에 대해 각각 133 Pa, 1,200 Pa, 및 800 Pa의 고정된 펄스 압력에서 펄스 타임에 의해 조절되었다. 상기 필름은 공기-노출된 ALD에 의한 Ru(30 nm)/SiO2(100 nm)/Si 웨이퍼 상에서 주로 제조되었다. ALD에 의한 루테늄 필름은 280℃에서 (2,4-디메틸펜타디에닐)(에틸시클로펜타디에닐)루테늄 [(2,4-dimethylpentadienyl)(ethylcyclopentadienyl)ruthenium; Ru(DMPD)(EtCp)] 및 O2를 이용하여 제조되었다. 상기 구리 질화물 필름의 성장은 베이커블(bakeable) 싱글 센서 피드-스루(feed-through) 키트 (BSH-150, Inficon, USA)에 장착된 AT-타입 수정 진동자(AT-type quartz crystal resonator)(TAN06G, tangidyne, USA)를 가진 수정 진동자 마이크로밸런스 (quartz crystal microbalance, QCM) 시스템 (TM-400, Maxtek, USA)을 이용하여 ALD 동안 인시츄(in situ) 모니터링 되었다. 센서 진동수 및 질량 해상도는 각각 0.03 Hz 및 0.375 ng/cm2였다. 상기 ALD에 의한 구리 질화물 필름으로부터 구리 금속 필름을 수득하기 위하여, 상기 구리 질화물 필름은 150℃ 내지 250℃를 범위로 하는 상이한 온도에서 30 분 동안 133 Pa 하의 수소 분위기에서 어닐링되었다.
상기 필름 두께 및 단차피복성은 단면 투과 전자 현미경(TEM) 이미지(JE-21000F, JEOL, 일본)를 이용하여 조사되었다. 상기 표면 모폴로지(morphology)는 주사 전자 현미경(SEM, S-4700, Hitachi, 일본) 및 원자힘 현미경 (AFM, XE-150, Park Systems)을 이용하여 관찰되었다. 상기 필름 스택(stack)의 시트 저항은 4-포인트 프로브를 이용하여 측정되었고, 상기 구리 금속 필름의 시트 저항(Rs)은 ALD 공정 및 환원 어닐링(reducing annealing)에 의해 같은 열처리량(thermal budget)에 노출된 루테늄 기재의 저항을 이용하여 계산되었다. 상기 ALD 루테늄 기재의 시트 저항은 200℃에서 수소 분위기에서 1 시간 동안 어닐링 후에 1% 미만으로 변화되었다. 상기 비저항(resistivity)은 상기 시트 저항과 TEM에 의해 결정된 Cu 필름 두께의 곱으로써 계산되었다. 상기 구리 금속 필름 및 구리 질화물 필름의 결정 구조는 514.5 nm 아르곤 이온 여기 소스(excitation source)를 이용하여 라만 분광법 (inViaTM Raman microscopes, Renishaw, UK)에 의해 조사되었다. 상기 광학 밴드갭은 UV-Visible-NIR 흡광 분광법 (Cary 5000, Varian, Switzerland)에 의하여 측정되었다. 상기 필름들 내 불순물 함량은 단색성(monochromatic) Al Kα(1486.6 eV) X-선 소스를 이용한 X-선 광전자 분광기(XPS) 시스템 (ESCALAB 250 XPS System, Thermo Fisher Scientific, UK)을 이용하여 분석되었다.
2. 전기도금에 의한 배선용 구리 금속 필름(II)의 제조
구리의 전기도금 전에, 상기 구리 금속 필름 씨드층은 0.020 M 시트르산 및 0.034 M KOH를 함유하는 수성 용액을 이용하여 30 초 동안 전처리되어 자연적으로 형성된 산화물(native oxide)을 제거하였다. ALD에 의한 루테늄 기재의 경우에, 상기 자연적으로 형성된 산화물은 0.05 M 테트라메틸암모늄 수산화물 (TMAH)을 함유하는 수성 전해질에서 전기 환원법(coulometric reduction method, CRM)에 의하여 전기화학적으로 제거되었다. 상기 전위는 10 mV/s 의 주사 속도를 이용하여 개방 회로 전위(open circuit potential, OPC)로부터 -1.1 V (vs. Ag/AgCl)까지 스윕되었다. Cu 전기도금은 전처리된 씨드층 또는 루테늄 기재, 99.9% Cu 와이어, 및 Ag/AgCl 전극으로 이루어지는 3-전극 시스템에서 수행되었다. 상기 수성 전해질은 0.25 M CuSO4 및 1.0 M H2SO4로 구성되었다. 88 μM 폴리에틸렌 글리콜(PEG, 3400 g/mol, Aldrich), 1 mM NaCl, 및 50 μM 비스(3-설포프로필)디설파이드 [bis(3-sulfopropyl)disulfide, SPS, Raschig GmbH]의 조합이 억제제-촉진제 첨가제 시스템으로서 상기 전해질 내에 첨가되었다. Cu 필름은 -600 mV (vs. Ag/AgCl)의 인가된 전위에서 증착되었다. Cu 전기도금 및 CRM은 상전위기(potentiostat) (PAR 273A, EG&G Princeton Applied Research Corporation)에 의해 수행되었다.
<특성 분석>
상기 실시예에서 Cu(dmamb)2 및 H2 로의 교대 노출을 이용하여 제조된 구리 금속 필름의 전계방사주사전자현미경(FE-SEM;JE-21000F, JEOL) 이미지(plan view 및 bird's eye view)를 도 4a 내지 4f에 나타내었다. 구체적으로, 도 4a의 상단 이미지는 본 실시예에서 이용된 ALD에 의한 루테늄 기재의 SEM 이미지이며, 도 4b 내지 도 4f의 상단 이미지는 각각 120℃(도 4b), 140℃(도 4c), 160℃(도 4d), 180℃(도 4e), 및 200℃(도 4f)에서 상기 루테늄 기재에 형성시킨 구리 금속 필름의 SEM 이미지이다. 도 4a 내지 4f의 하단 이미지는 루테늄 기재에 증착된 구리 금속 필름의 표면 모폴로지를 나타낸다. Cu(dmamb)2 및 H2에의 노출은 3 ×106 L 및 1 ×109 L의 노출량으로서 각각 고정되었고, 상기 구리 필름의 형성 시 ALD 사이클 수는 100으로서 고정되었다. 120℃ 내지 140℃에서 형성된 구리 아일랜드(island)는 낮은 핵 형성(nucleation) 및 성장 속도에 의해 밀집하여 분산되지 않았으며, 서로 연결되지 않았다. 상기 구리 금속 필름은 증착 온도가 160℃까지 증가되었을 때 형성되었으나, 공기-노출된 ALD에 의한 루테늄 필름에서 구리 금속 필름의 핵 형성은 여전히 열악하여 거친 표면 모폴로지 및 그레인(grain) 간의 열악한 연결성의 결과를 나타내었다. 160℃ 내지 200℃에서 증착된 필름의 두께는 약 100 nm이며, 이것은 약 1 nm/cycle에 해당한다. 따라서, 상기 성장 속도는 원자층(atomic monolayer, 약 0.2 nm)의 성장 속도보다 훨씬 높은 것이며, 상기 구리 전구체의 열적 분해는 160℃ 및 더 높은 온도에서 우세하였다.
한편, 상기 실시예에서 제조된 ALD에 의한 구리 질화물 필름의 FE-SEM(JE-21000F, JEOL) 이미지를 도 5a 내지 도 5d에 나타내었다. 구체적으로, 도 5a 내지 도 5d는 각각 100℃(도 5a), 120℃(도 5b), 140℃(도 5c), 및 160℃(도 5d)에서 증착된 상기 필름의 표면 SEM 이미지이며, 구리 전구체 및 NH3에의 노출량은 각각 5 ×106 L 및 1 ×109 L 로서 각각 고정되었고, 상기 필름의 형성 시 ALD 사이클(cycle) 수는 50으로서 고정되어 ALD에 의한 루테늄 기재 상에 증착되었다. 각각의 SEM 이미지 비교 결과, ALD에 의한 구리 질화물 필름이 ALD에 의한 구리 금속 필름에 비해 매우 매끄러운 표면을 가짐을 알 수 있다.
본 실시예에서 증착 온도의 함수로서 Cu(dmamb)2 및 H2 에의 교대 노출을 이용하여 제조된 구리 금속 필름의 시트 저항을 4-포인트 프로브를 이용하여 측정하였으며, 도 6에 나타내었다. 상기 도 6은 100 사이클 동안 증착된 구리 금속 필름의 시트 저항을 나타내며, 가장 낮은 시트 저항은 160℃에서 수득되었다. 160℃ 보다 높은 온도에서는, 구리의 응집에 의해 상기 시트 저항 및 표면 거칠기가 증착 온도를 증가시킴에 따라 증가하였다. 160℃에서 증착된 구리 금속 필름의 비저항은 105 nm의 두께 필름에서 14 μΩㆍ㎝로서 계산되었으며, 이는 동일한 두께의 PVD에 의한 구리 금속 필름의 저항보다 높은 값이다.
도 7은 상이한 온도에서 환원 어닐링 후의 ALD에 의한 구리 질화물 필름의 시트 저항을 나타낸다. ALD에 의한 구리 질화물 필름의 비저항은 매우 높다. 상기 ALD에 의한 구리 질화물 필름이 루테늄 기재 상에 증착되었을 때, 시트 저항은 1% 미만으로서 변화되었고, 유리 기재 상에 형성된 ALD에 의한 구리 질화물 필름의 시트 저항은 4-포인트 프로브의 범위를 벗어났다. 그러나 상기 필름의 시트 저항은 어닐링에 의해 감소되었으며, 도 7에 나타낸 바와 같이, 200℃에서 어닐링에 의해 71 Ω/□의 가장 낮은 시트 저항이 수득되었다. 30 분 동안 133 Pa의 H2 분위기에서 어닐링된 ALD 구리 질화물 필름의 두께는 5.1 nm(어닐링 전)에서 4.2 nm(어닐링 후)로서 감소되었으며, 동일한 두께의 PVD에 의한 구리 금속 필름의 비저항에 비해 상기 환원된(reduced) 구리 금속 필름의 비저항은 30 μΩㆍ㎝로서 계산되었다.
매끄러운 연속적 구리 금속 필름 씨드층을 수득하기 위하여, ALD에 의한 구리 질화물(nitride) 필름을 조사하였다. 상기 필름의 성장은 120℃에서 Cu(dmamb)2 및 NH3에의 노출의 함수로서 시험되었다. 상기 필름의 증착 반응은 자기-제한 반응(self-limiting reaction)이었다. QCM(quartz crystal microbalance) 측정에 의해 결정되는 ALD 사이클 당 질량 증가 (mass gain per ALD cycle)는 고정된 NH3 노출량 1 ×109 L 일 때 Cu(dmamb)2 노출량 5 ×106 L 인 경우 및 고정된 Cu(dmamb)2 노출량 5 ×106 L 일 때 NH3 노출량 5 ×108 L 인 경우에 포화되었다. 도 8은, 증착 온도의 함수로서, QCM에 의해 수득되고 TEM에 의해 교정된(calibrated) 증착 사이클 당 성장 속도를 나타내는 그래프로서, Cu(dmamb)2 노출량 5 ×106 L 및 NH3 노출량 1 ×109 L 인 경우에 해당된다. 상기 필름들은 루테늄 기재 및 실리콘 옥사이드 기재 상에서 성장되었으며, 상기 기재의 온도는 100℃ 또는 그 이상이었다. 일정한 성장 속도 영역(ALD window)은 110℃ 내지 140℃ 사이였으며, 이것은 (Cu(sBu-Me-amd))2를 이용하는 ALD 구리 질화물의 증착 온도인 160℃ 보다 더 낮은 것이다. 상기 루테늄 및 실리콘 옥사이드의 두 기재 상에서 상기 필름의 성장 속도는 120℃ 내지 140℃ 온도 범위에서 대략 0.1 nm/cycle로 일정하게 유지되었으며, 이것은 (Cu(sBu-Me-amd))2를 이용하는 ALD의 필름 성장 속도 0.02 nm/cycle(=0.2 Å/cycle) 보다 5배 이상 빠른 것이다 [Z. Li and R. G. Gordon, "Thin, Continuous, and Conformal Copper Films by Reduction of Atomic Layer Deposited Copper Nitride", Chemical Vapor Deposition, 2006, volume 12, pages 435-441]. 상기 필름 성장 속도는 상기 기재 온도가 160℃까지 증가하였을 때 빠르게 증가하였으며, 이것은 Cu(dmamb)2의 열분해에 의한 것이다. 160℃에서 형성한 구리 질화물 필름도 i-PVD 보다는 단차피복성이 우수하기 때문에, 이를 환원시켜서 형성한 구리 금속 필름을 전기도금의 씨드층으로서 사용할 수 있다. Cu(dmamb)2의 열분해 때문에 기체 공급 주기 당 필름 성장이 빠른 것은, 필요한 두께의 필름을 더 짧은 시간에 형성할 수 있기 때문에 반도체 소자의 대량생산에 더 유리할 수 있다.
도 9에 나타낸 바와 같이, 상기 증착된 필름의 구조는 라만 분광기에 의해 분석되었다. 634 cm-1의 라만 시프트는 보고된 문헌 [A. Fallberg, M. Ottosson, J.-O. Carlsson, J. Crystal Growth 312 (2010) 1779.]과 잘 부합되었다. 140℃에서 증착된 ALD 구리 질화물 필름에 대하여 투과 측정에 의해 결정된 광학적 밴드갭은 1.85 eV 이었으며, 이는 PVD에 의한 필름에 대해 다른 그룹에 의해 보고된 1.1 eV 내지 1.9 eV 사이의 밴드갭 범위에 포함된다. 탄소 및 산소와 같은 불순물은 ALD에 의한 구리 질화물 필름 표면의 스퍼터 에칭 후에는 XPS(X-ray Photoelectron Spectroscopy)의 검출 한계 미만이었다.
이후, 금속성 구리 필름을 수득하기 위하여, 120℃에서 50 원자층 증착 사이클 동안 원자층 증착(ALD)에 의해 제조된 구리 질화물 필름이 133 Pa의 H2 분위기 하에서 30 분 동안 어닐링되었다. 도 9에 나타낸 바와 같이, 30 분 동안 각기 다른 온도(150℃, 200℃, 및 250℃)에서 어닐링된 필름의 라만 스펙트럼을 조사하였다. 634 cm-1에서의 구리 질화물 필름의 라만 시프트가 상기 필름이 150℃에서 어닐링되었을 때 여전히 관찰되었으나, 200℃ 또는 그 이상의 온도에서의 어닐링 후에는 상기 라만 시프트가 완전히 사라졌다. 150℃에서도 30 분 보다 충분히 긴 시간 동안 H2 분위기에서 어닐링을 수행하면 구리 질화물 필름을 구리 금속 필름으로 환원시킬 수 있다.
도 10a 및 도 10b는 SiO2 트렌치 패턴 (종횡비 약 7)에 형성된 ALD에 의한 구리 질화물 필름 및 그의 환원에 의하여 형성된 구리 금속 필름(씨드층)의 단면 TEM 이미지를 나타낸다. 구체적으로, 도 10a는 120℃에서 50 사이클 동안 증착된 구리 질화물 필름의 이미지이며, 도 10b는 상기 증착된 구리 질화물 필름을 200℃에서 환원 어닐링 한 후의 이미지로서 PVD에 의한 Ta 글루 층이 ALD 증착에 앞서 적용되었다. 도 10a에 나타낸 바와 같이, 상기 ALD 구리 질화물 필름은 매끄러운 표면과 98% 이상의 우수한 단차피복성을 나타낸다. 도 10b에 나타낸 바와 같이, 상기 환원된 구리 금속 필름은 또한 트렌치 패턴에 대한 우수한 단차피복성 뿐만 아니라 매끄러운 표면, 완벽한 연속성을 나타낸다. 또한, 도 10b의 경우에, PVD에 의한 Ta 필름은 구리의 SiO2 로의 부착성을 향상시키기 위해 적용되었다. 씨드층의 표면이 매끄러우면 매우 미세한 구리 배선의 홈과 구멍을 전기도금으로 메우는 데에 유리하다. 매우 좁은 패턴 내부에 형성된 씨드층의 표면이 거칠면 전기도금 과정에서 홈과 구멍이 구리로 완전히 메워지지 않고 공극(void)가 남을 수 있다. 구리 배선 내부의 공극은 반도체 소자의 수명을 줄이고 신뢰성에 나쁜 영향을 미친다.
ALD 루테늄 필름 씨드층과 비교하여, ALD에 의한 구리 질화물로부터 환원된 상기 구리 금속 필름(I)을 전기도금 씨드층으로서 이용하여 전기도금에 의하여 구리 금속 필름(II)을 형성하였다. 도 11a 내지 도 11d는 상기 구리 금속 필름 씨드층 및 루테늄 씨드층 각각 전기도금된 구리 금속 필름의 표면 AFM 이미지이다. 구체적으로 도 11a는 ALD에 의한 구리 질화물의 환원에 의하여 형성된 구리 금속 필름 씨드층, 도 11b는 ALD에 의한 루테늄 씨드층, 도 11c는 상기 구리 금속 필름 씨드층에 전기도금된 구리 금속 필름, 및 도 11d는 상기 루테늄 씨드층에 전기도금된 구리 금속 필름의 표면 AFM 이미지를 각각 나타낸다. 증착량이 100 mC/cm2로서 정확히 조절되었기 때문에, 상기 전기도금된 구리 금속 필름의 두께는 모든 샘플에서 약 63 nm 였다. 상기 구리 금속 필름 씨드층에 전기도금된 구리 금속 필름은, 도 11d의 루테늄 씨드층의 경우와 비교하여, 도 11c에서 나타낸 바와 같이, 더 매끄러운 표면을 나타내었다. 평균제곱근 거칠기 값 (root-mean-square roughness values)은 상기 구리 금속 필름 씨드층 및 루테늄 씨드층 각각에 전기도금된 구리 금속 필름에서 2.2 nm 및 2.7 nm였다. 상기 구리 금속 필름 씨드층에 형성된 (as-plated) 구리 금속 필름은 루테늄 기재 상의 구리 금속 필름의 비저항(7.4 μΩㆍ㎝) 보다 더 낮은, 6.3 μΩㆍ㎝의 비저항을 나타냈다. 이것은 상기 구리 금속 필름의 더 매끄러운 표면에 기인된 것으로 추측되며, 이것은 루테늄 씨드층에 비하여 상기 구리 금속 필름 씨드층의 구리에 대한 더 높은 핵형성 속도에서 비롯된 것이다.
상기 실시예에 있어서, 구리 질화물 필름은 Cu(dmamb)2 및 NH3를 이용하여 열적 ALD (thermal ALD)법에 의해 100℃ 내지 140℃에서 제조되었고, 이어서 200℃ 또는 그 이상의 온도에서 어닐링에 의해 금속성 구리 금속 필름으로 환원되었다. ALD에 의한 구리 질화물 필름의 성장 속도는 루테늄 및 실리콘 산화물 기재 모두에서, 120℃ 내지 140℃에서 0.1 nm/cycle이었고, 상기 필름의 두께는 어닐링에 의해 대략 20% 감소되었다. 4.2 nm 두께의 구리 금속 필름의 비저항은 30 μΩㆍ㎝ 였으며, 이것은 PVD에 의한 필름의 것과도 비교될 수 있는 것이다. ALD에 의한 구리 질화물 필름 및 환원된 구리 금속 필름 모두 극히 매끄러운 표면 및 우수한 단차피복성(step coverage)을 나타낸 반면, 구리 전구체 및 H2에 교대 노출을 이용하여 증착된 구리 금속 필름은 응집(agglomeration)에 기인된 거친 표면을 나타내었다. 본 실시예의 구리 금속 필름 씨드층에 전기도금된 구리 금속 필름은 ALD에 의한 루테늄 씨드층에 전기도금된 구리 금속 필름과 비교하여 더 낮은 비저항 및 더 매끄러운 표면을 나타냈다. 이와 같이, 극히 미세한 패턴의 구리 배선을 전기도금으로 형성할 수 있는, 표면이 매끄럽고 전기전도도가 높은 4.2 nm 두께 이하의 연속적인 구리 금속 필름 씨드층을 본원의 ALD 방법으로 형성할 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수도 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.

Claims (17)

  1. 원자층 증착 챔버 내에 상온에서 액체인 구리 아미노알콕사이드계 전구체와 질소 원소-함유 기체를 교대로 공급하여 기재 상에 구리 질화물 필름을 형성하고;
    상기 형성된 구리 질화물 필름을 어닐링하여 환원시켜 구리 금속 필름을 형성하는 것
    을 포함하는, 구리 금속 필름의 제조 방법.
  2. 제 1 항에 있어서,
    상기 상온에서 액체인 구리 아미노알콕사이드계 전구체는 Cu(dmamb)2 [bis(1-dimethylamino-2-methyl-2-butoxy)copper(II)]를 포함하는 것인, 구리 금속 필름의 제조 방법.
  3. 제 1 항에 있어서,
    상기 질소 원소-함유 기체는 NH3 기체, N2H4 기체, N2 기체, N2 와 H2의 혼합 기체, 플라즈마에 의해 활성화된 NH3 기체, 플라즈마에 의해 활성화된 N2H4 기체, 플라즈마에 의해 활성화된 N2 기체, 플라즈마에 의해 활성화된 N2 와 H2의 혼합 기체, NH3 기체와 불활성 기체의 혼합 기체, N2H4 기체와 불활성 기체의 혼합 기체, 플라즈마에 의해 활성화된 NH3 기체와 불활성 기체의 혼합 기체, 플라즈마에 의해 활성화된 N2H4 기체와 불활성 기체의 혼합 기체, 및 이들의 조합들로 이루어진 군에서 선택되는 기체를 포함하는 것인, 구리 금속 필름의 제조 방법.
  4. 제 1 항에 있어서,
    상기 기재의 온도는 100℃ 내지 160℃ 범위인 것인, 구리 금속 필름의 제조 방법.
  5. 제 1 항에 있어서,
    상기 어닐링은 150℃ 이상의 온도에서 환원 대기 또는 진공에서 수행되는 것인, 구리 금속 필름의 제조 방법.
  6. 제 5 항에 있어서,
    상기 어닐링이 수행되는 환원 대기는 수소, 아르곤, 헬륨, 또는 질소 기체를 함유하는 것인, 구리 금속 필름의 제조 방법.
  7. 제 1 항에 있어서,
    상기 구리 금속 필름의 시트 저항이 500 Ω/□ 이하인 것인,
    구리 금속 필름의 제조 방법.
  8. 제 1 항에 있어서,
    상기 구리 금속 필름의 두께는 10 nm 이하인 것인, 구리 금속 필름의 제조 방법.
  9. 제 1 항에 있어서,
    상기 구리 금속 필름의 두께가 1 nm 내지 10 nm이고, 상기 구리 금속 필름의 시트 저항이 5 Ω/□ 내지 500 Ω/□인 것인, 구리 금속 필름의 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항의 방법에 의하여 제조되는, 구리 금속 필름.
  11. 제 10 항에 있어서,
    상기 구리 금속 필름의 시트 저항이 500 Ω/□ 이하인 것인,
    구리 금속 필름.
  12. 제 10 항에 있어서,
    상기 구리 금속 필름의 두께가 1 nm 내지 10 nm 이고, 상기 구리 금속 필름의 시트 저항이 5 Ω/□ 내지 500 Ω/□인 것인, 구리 금속 필름.
  13. 반도체 소자용 구리 배선의 형성 방법으로서,
    제 1 항 내지 제 9 항 중 어느 한 항의 방법에 의하여 제조된 구리 금속 필름을 씨드층 (seed layer)으로서 이용하여 상기 씨드층에 구리를 전기도금(electrodeposition)하여 배선용 구리 금속 필름을 형성하는 단계
    를 포함하는, 반도체 소자용 구리 배선의 형성 방법.
  14. 제 13 항에 있어서,
    상기 전기도금에 의하여 형성된 구리 금속 필름은 낮은 표면 거칠기 및 낮은 비저항(resistivity)을 가지는 것인, 반도체 소자용 구리 배선의 형성 방법.
  15. 제 13 항의 방법에 의하여 형성되는, 반도체 소자용 구리 배선.
  16. 제 15 항에 있어서,
    낮은 표면 거칠기 및 낮은 비저항(resistivity)을 가지는 것인, 반도체 소자용 구리 배선.
  17. 제 15 항에 따른 반도체 소자용 구리 배선을 포함하는, 반도체 소자.
PCT/KR2014/012816 2013-12-24 2014-12-24 구리 금속 필름 및 이의 제조 방법, 및 이를 이용한 반도체 소자용 구리 배선의 형성 방법 WO2015099452A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/191,848 US10287681B2 (en) 2013-12-24 2016-06-24 Copper metal film, method for preparing the same, and method for forming copper interconnect for semiconductor device using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0162718 2013-12-24
KR20130162718 2013-12-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/191,848 Continuation US10287681B2 (en) 2013-12-24 2016-06-24 Copper metal film, method for preparing the same, and method for forming copper interconnect for semiconductor device using the same

Publications (1)

Publication Number Publication Date
WO2015099452A1 true WO2015099452A1 (ko) 2015-07-02

Family

ID=53479216

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/012816 WO2015099452A1 (ko) 2013-12-24 2014-12-24 구리 금속 필름 및 이의 제조 방법, 및 이를 이용한 반도체 소자용 구리 배선의 형성 방법

Country Status (3)

Country Link
US (1) US10287681B2 (ko)
KR (1) KR20150075049A (ko)
WO (1) WO2015099452A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6039616B2 (ja) * 2014-08-11 2016-12-07 東京エレクトロン株式会社 グラフェンの下地膜の生成方法、グラフェンの生成方法及びグラフェンの下地膜生成装置
US10468261B2 (en) * 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
KR20190042461A (ko) * 2017-10-14 2019-04-24 어플라이드 머티어리얼스, 인코포레이티드 Beol 인터커넥트를 위한 고온 pvd 구리 증착을 이용한 ald 구리의 집적
US11560625B2 (en) 2018-01-19 2023-01-24 Entegris, Inc. Vapor deposition of molybdenum using a bis(alkyl-arene) molybdenum precursor
CN113130384A (zh) * 2020-01-16 2021-07-16 中芯国际集成电路制造（天津）有限公司 半导体结构的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040003386A (ko) * 2002-07-02 2004-01-13 주식회사 하이닉스반도체 구리막의 원자층증착법
KR20040076758A (ko) * 2003-02-26 2004-09-03 한국화학연구원 구리 아미노알콕사이드 화합물, 이의 합성 방법 및 이를이용한 구리 박막의 형성 방법
KR20070051331A (ko) * 2004-08-16 2007-05-17 이 아이 듀폰 디 네모아 앤드 캄파니 표면활성제를 사용한 구리의 원자층 증착
KR20100025870A (ko) * 2008-08-28 2010-03-10 한국화학연구원 구리 아미노알콕사이드 선구 물질을 사용하여 원자층 증착법으로 구리 박막을 제조하는 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100338112B1 (ko) 1999-12-22 2002-05-24 박종섭 반도체 소자의 구리 금속 배선 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040003386A (ko) * 2002-07-02 2004-01-13 주식회사 하이닉스반도체 구리막의 원자층증착법
KR20040076758A (ko) * 2003-02-26 2004-09-03 한국화학연구원 구리 아미노알콕사이드 화합물, 이의 합성 방법 및 이를이용한 구리 박막의 형성 방법
KR20070051331A (ko) * 2004-08-16 2007-05-17 이 아이 듀폰 디 네모아 앤드 캄파니 표면활성제를 사용한 구리의 원자층 증착
KR20100025870A (ko) * 2008-08-28 2010-03-10 한국화학연구원 구리 아미노알콕사이드 선구 물질을 사용하여 원자층 증착법으로 구리 박막을 제조하는 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PARK, JAE MIN: "A) study on the atomic layer deposition of copper nitride film and its application to seed layer of copper interconnect", THESIS, GRADUATE SCHOOL OF SEJONG UNIVERSITY NANO NEW MATERIALS ENGINEERING, August 2013 (2013-08-01), pages 1 - 88 *

Also Published As

Publication number Publication date
US10287681B2 (en) 2019-05-14
US20160305024A1 (en) 2016-10-20
KR20150075049A (ko) 2015-07-02

Similar Documents

Publication Publication Date Title
WO2015099452A1 (ko) 구리 금속 필름 및 이의 제조 방법, 및 이를 이용한 반도체 소자용 구리 배선의 형성 방법
US8409985B2 (en) Methods for growing low-resistivity tungsten for high aspect ratio and small features
US6380080B2 (en) Methods for preparing ruthenium metal films
JP5890463B2 (ja) 銅の相互接続体のための窒化コバルト層及びそれらを形成する方法
WO2005081933A2 (en) Chemical vapor deposition of high conductivity, adherent thin films of ruthenium
Park et al. Atomic layer deposition of copper nitride film and its application to copper seed layer for electrodeposition
JP2002526651A (ja) 銅をベースとするフィルムの化学蒸着方法及びその銅源前駆体
JP4771516B2 (ja) 化学気相成長材料及び化学気相成長方法
KR20210156444A (ko) 몰리브데넘 함유 전구체, 이를 이용한 몰리브데넘 함유 박막 및 이의 제조 방법.
US7808106B1 (en) Nano-laminate difussion barrier for direct electrochemical deposition copper
US5994571A (en) Substituted ethylene precursor and synthesis method
KR100936490B1 (ko) 금속 산화막, 금속 질화막 및 순수 금속 박막 증착용 유기 금속 전구체 화합물과 그 제조방법 및, 그 화합물을 이용한 박막 증착 방법
JP2005209766A (ja) ハフニウム含有酸化膜の製造方法
US20120046480A1 (en) Dense cu based thin film and the manufacturing process thereof
Baunemann et al. MOCVD of TaN Using the All‐Nitrogen‐Coordinated Precursors [Ta (NEtMe) 3 (N‐tBu)],[Ta (NEtMe)(N‐tBu){C (N‐iPr) 2 (NEtMe)} 2], and [Ta (NMeEt) 2 (N‐tBu){Me2N‐N (SiMe3)}]
KR20210058289A (ko) 텅스텐 전구체, 이의 제조방법 및 이를 이용한 텅스텐 함유 박막 및 이의 제조방법
US7601392B2 (en) Organic-metal precursor material and method of manufacturing metal thin film using the same
KR100522762B1 (ko) 금속막의 화학기상증착법
US6015918A (en) Allyl-derived precursor and synthesis method
Mao et al. Room temperature copper seed layer deposition by plasma-enhanced atomic layer deposition
JP2000007337A (ja) タンタル薄膜およびタンタルを主体とした薄膜並びにそれらの作製方法
KR100313935B1 (ko) 반도체소자의구리박막형성방법
KR20220026269A (ko) 몰리브데넘 함유 박막의 제조방법 및 이에 따라 제조된 몰리브데넘 함유 박막.
KR20020043464A (ko) 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14875154

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14875154

Country of ref document: EP

Kind code of ref document: A1