KR100313935B1 - 반도체소자의구리박막형성방법 - Google Patents

반도체소자의구리박막형성방법 Download PDF

Info

Publication number
KR100313935B1
KR100313935B1 KR1019980025915A KR19980025915A KR100313935B1 KR 100313935 B1 KR100313935 B1 KR 100313935B1 KR 1019980025915 A KR1019980025915 A KR 1019980025915A KR 19980025915 A KR19980025915 A KR 19980025915A KR 100313935 B1 KR100313935 B1 KR 100313935B1
Authority
KR
South Korea
Prior art keywords
substrate
thin film
copper
carrier gas
hydrogen
Prior art date
Application number
KR1019980025915A
Other languages
English (en)
Other versions
KR20000004476A (ko
Inventor
최두진
김석
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980025915A priority Critical patent/KR100313935B1/ko
Publication of KR20000004476A publication Critical patent/KR20000004476A/ko
Application granted granted Critical
Publication of KR100313935B1 publication Critical patent/KR100313935B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 기판의 종류에 상관없이 높은 증착속도로 비선택적인 전면증착이 가능한 반도체소자의 구리박막 형성방법에 관한 것으로서, Cu+1β-디케토네이트(Cu+1β- diketonate) 리간드를 함유하는 구리의 휘발성 화합물을 기화시키는 단계, 상기 기화된 구리의 휘발성 화합물을 수소가 포함된 캐리어 가스에 섞어서 기판과 반응시키거나 상기 기화된 구리의 휘발성 화합물을 캐리어 가스에 섞어 기판과 반응시킬 때 직접 수소를 첨가하여 구리 박막을 형성하는 단계를 포함함을 특징으로 하며, 상기 기판은 전도성일 수도 있고 부도성일 수도 있다.

Description

반도체소자의 구리 박막 형성방법{The method for deposition of Cu in semiconductor}
본 발명은 반도체의 금속공정기술에 관한 것으로서, 더 상세하게는 MOCVD(Metal Organic Chemical deposition)방법에 의한 구리 박막의 증착에 있어서 증착 표면에 관계없이 전면적인 증착이 가능하도록 하는 반도체소자의 구리 박막 형성방법에 관한 것이다.
반도체 소자 구조는 여러 가지 층을 필요로 한다. 즉, 유전체, 반도체, 도체 등이 여러 가지 방법으로 입혀진다. 이중에서 적층된 도체는 표면 배선 역할을 하게 되는 데, 도체는 IC구조에서 퓨즈(fuse)나 후면 전기 접촉으로 쓰인다.
Al은 전통적인 배선금속이나 몇가지 단점이 있다. 그중 하나가 전기적 이동(Electromigration)으로서, 이는 회로가 동작할 때 Al배선에 나타나는 현상이다. 이는 공정 문제가 아니라 전장에 의한 것이다. 즉, 회로 동작 중에 Al배선에 전장이 걸려 Al의 이동이 일어난다. 이러한 현상은 전류에 의해 열이 발생했을 때, 선에 온도 기울기가 있을 때 더욱 촉진되며, 상기 현상이 더욱 진행됨에 따라 금속이 더욱 얇아져서 결국 절단된다.
따라서 차세대 반도체 금속공정에서 요구되는 조건을 만족시키기 위하여 물질 측면에서는 Al의 대체물질로서 Cu에 대한 연구가 진행되고 있다. Cu는 Al보다 비저항이 낮아 RC저항에 의한 시간의 지연을 감소시킴으로서 보다 빠른 회로 속도를 얻을 수 있다.
한편, 공정 측면에서는 ULSI(극초밀도 집적회로)급에서 요구되는 하이 애스팩트비(high aspect ratio)의 구조에 컨포말(conformal)한 증착을 위해서 PVD(Physical vapor deposition)보다는 기체상태의 화합물을 분해한 후 화학적 반응에 의해 기판위에 적층하는 CVD(Chemical Vapor Deposition)공정이 선호되고 있다.
도 1은 일반적인 CVD공정을 위한 기본적 시스템을 나타낸 개략도이다.
도 1에 도시된 바와 같이, CVD공정을 위한 기본적 시스템은 화학 소스(11), 유량조절 및 타이머 부분(13), 반응실(15) 및 웨이퍼 홀더(17)의 기본 구성요소로 이루어져 있다.
CVD법의 원리는 박막 재료의 화학 소스를 기화해서 고온 가열한 웨이퍼 위에 보내고 웨이퍼 위에서 분해, 환원, 산화, 치환 등의 반응을 시켜서 박막을 형성하는 것이다. 상기 화학 소스, 즉 박막재료의 휘발성 화합물로는 할로겐화물, 유기 화합물, 카르보닐이 사용된다. 일반적으로 수소, 아르곤, 질소 등의 캐리어 가스에 섞어서 반응실에 보낸다.
그러나, Cu를 MOCVD(Metal Organic Chemistry Vaper Deposition)방법, 즉 유기금속 원료를 사용하여 상기의 방법으로써 Cu를 증착시키는 경우 구리의 증착 시간에는 CVD반응 초기에 핵형성을 하기 위해 기판 위에서 아무런 반응이 없이 지속되는 인큐베이션(incubation)타임이 존재한다.
이러한 인큐베이션 타임의 차이는 동일 시간동안 증착을 실시하는 경우, 최종의 박막에 있어서 두께의 차이를 유발하며 박막의 최종 두께를 증착시간으로 나누어 환산하는 증착 속도에서도 차이를 일으키게 된다.
상기 MOCVD반응에 의한 Cu의 증착 반응은 아래와 같이 기판 표면에서의 불균형화(disproportionation)반응에 의하여 진행되며, 이때 Cu의 금속 유기 소스로서 Cu+1베타-디케토네이트(β-diketonate)종류가 환원 기체의 첨가 없이 사용된다.
2(hfac)Cu+1(L)(g) -> Cu0(s) + (hfac)2Cu+2(g) + 2L(g)
여기서 hfac(1,1,1,5,5,5-hexafloroacetylacetonate)는 베타-디케토네이트 리간드(β-diketonate ligand)이고 L은 루이스 염기의 중성 리간드이다.
위 반응의 중간 단계에서는 (hfac)Cu+1이 생성된다. 중간생성물인 (hfac)Cu+12분자간에는 전자 교환이 일어날 수 있는 데, 상기 전자 교환의 결과로써 (hfac)2Cu+2와 Cu0가 생성되어 기판에서의 Cu 핵 형성 및 이후 공정에서의 Cu 핵의 성장이 촉진되는 것이다. 위 반응은 기판 표면에 의한 촉매 작용에 영향을 받게 된다.
즉, 이러한 전자 교환은 기판이 전도성일 경우에 보다 잘 일어나게 되는 데, 이는 TiN, Al과 같은 전도성 기판일수록 흡착된 중간 생성물인 (hfac)Cu+1간에 전자가 용이하게 이동할 수 있어 (hfac)2Cu+2와 금속Cu0가 용이하게 형성되고 따라서 Cu의 핵 형성 및 성장이 보다 우세하게 되기 때문이다.
이에 비해, 기판의 표면이 부도성일 경우에는 원료 기체가 기판 표면의 활성부위(active sites)에 확률적으로 흡착된 후 , 핵 형성 및 성장의 반응이 진행되면서 증착이 이루어지게 되어 부도성 기판에서의 Cu가 전면적으로 증착되지 않는다. 그 한 예로써, 부도성 기판으로 SiO2가 사용된 경우에는 -OH기가 상기 활성 부위가 되어 원료 기체를 흡착하는 것으로 알려져 있다.
이상에서 언급한 바와 같이 MOCVD 공정에 의한 Cu박막은 기판이 전도성이냐 부도성이냐에 따라 증착의 선택성이 나타나게 되며, 이는 반도체 금속 공정에서 금속층을 증착시 기판의 종류에 상관없이 전면적인 증착이 필요한 경우 문제가 된다.
즉 앞서 언급한 바와 같이 기판의 종류에 따라 Cu의 핵 형성 및 그에 따른 성장이 영향을 받는 동시에 선택/비선택적 증착이 가변적으로 나타나므로 그 공정 조건이 연구마다 다양하고 프로세싱 윈도(processing windows)가 좁기 때문에 일관성 있고 재현성 있는 비선택적 증착이 어렵다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 기판의 종류에 관계없이 Cu를 기판의 표면에 비선택적으로 증착할 수 있으며, 미세구조적으로 크기가 작아 보다 낮은 비저항을 얻고 동시에 밀도가 높은 구리 입자를 증착시킬 수 있으며 또한 증착 초기의 인큐베이션 타임을 감소시킬 수 있음과 더불어 수소 기체에 의한 부가적인 환원 반응이 병행되어 Cu의 높은 증착 속도를 얻을 수 있는 반도체소자의 구리 박막 형성방법을 제공하는 데 그 목적이 있다. 나아가, CVD 공정 고유의 우수한 스텝 커버리지(step coverage)를 그대로 유지할 수 있는 반도체소자의 구리 박막 형성 방법을 제공하는 데 그 목적이 있다.
도 1은 종래 반도체소자의 구리 박막 형성방법을 설명하기 위한 개략도이며,
도 2은 본 발명에 의한 반도체소자의 구리 박막 형성방법을 설명하기 위한 개략도이며,
도 3은 본 발명의 SiO2기판에 각 캐리어 가스를 흘려 보냈을 때 나타나는 SiO2기판의 FTIR 스펙트라 그래프이며,
도 4는 본 발명에 의해 형성된 구리 박막의 두께를 증착시간에 따라 나타낸 그래프이며,
도 5 및 도 6은 본 발명에 따른 구리 박막의 인큐베이션 타임(incubation time)을 증착 온도와 증착 압력의 변화에 따라 나타낸 그래프이다.
도면의 주요 부분에 대한 부호의 설명
21 : Cu+1β-디케토네이트(Cu+1β- diketonate)종류의 화학 소스
23 : 유량조절 및 타이머 부분
25 : 반응실
27 : 웨이퍼 홀더
상기의 목적을 달성하기 위한 본 발명의 반도체소자의 구리 박막 형성방법은
Cu+1β-디케토네이트(Cu+1β- diketonate) 리간드를 함유하는 구리의 휘발성 화합물을 기화시키는 단계, 상기 기화된 구리의 휘발성 화합물을 수소가 포함된 캐리어 가스(carrier gas)에 섞어 기판과 반응시키거나 상기 기화된 구리의 휘발성 화합물을 캐리어 가스에 섞어 기판과 반응시킬 때 수소를 직접 첨가하여 반응시켜 구리 박막을 형성하는 단계를 포함함을 특징으로 한다.
상기 Cu+1β-디케토네이트(Cu+1β-diketonate)리간드를 함유하는 구리의 휘발성 화합물로서, (hfac)Cu+1(L)을 들 수 있다. 상기 화학식에서 hfac(1,1,1,5,5,5-hexafloroacethylacetonate)는 대표적인 β-디케토네이트 리간드이며, L은 루이스 염기의 중성 리간드로서 트리메틸포스파인(PMe3), 1,5-시클로옥타디엔(COD), 2-부틴(butyne), 비닐트리메틸실란(vinyltrimethylsilane; VTMS라 약칭) 등을 사용할 수 있다. 이하, 본 발명의 반도체소자의 구리 박막 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명에 의한 반도체소자의 구리 박막 형성방법을 설명하기 위한 개략도이다.
도 2에 도시된 바와 같이, Cu+1β-디케토네이트(Cu+1β-diketonate)리간드를함유하는 구리의 휘발성 화합물(21)을 화학소스로 하여, 상기 구리의 휘발성 화합물(21)을 수소를 포함한 캐리어 가스에 섞어 반응실(25)로 보내어 기판과 화학반응을 일으킬 수 있도록 가열 가압한 결과 기판에 구리 박막이 증착된다.
또한, 상기 구리의 휘발성 화합물(21)을 캐리어 가스에 섞어 반응실로 보내 기판과 반응시킬 때 수소를 직접 첨가하여 구리 박막을 증착시킬 수도 있다. 이 경우 사용되는 캐리어 가스는 수소를 포함할 수도 있고 포함하지 아니할 수도 있다.
한편, 상기 기판은 부도성 기판일수도 있으며 전도성 기판일 수도 있다.
구리 박막을 형성할 때 기판이 부도성일 경우 종래 기술에서 언급한 바와 같이 비선택적인 전면적 증착이 어려워지나, 본 발명의 반도체소자의 구리 박막 형성방법은 기판이 부도성이어도 구리 박막의 비선택적인 전면 증착을 가능하게 하는 데, 이에 관련된 작용은 다음과 같다.
본 발명에서 구리 박막의 화학 소스로 사용한 (hfac)기중의 산소가 부도성 기판으로 일반적으로 사용되는 SiO2기판 표면의 -OH기의 수소와 수소결합을 이루면서 흡착을 하게 되는 데, 이때 이러한 Cu+1원료의 CVD반응에 수소가 도입되면 SiO2기판표면의 -OH 사이트(sites)가 증진되면서 Cu의 핵 형성 및 성장이 촉진되게 되는 것이다.
본 발명에 따른 부도성 기판은, 바람직하게는 SiO2위에 구리의 디퓨젼 배리어 물질(diffusion barrier material)로써 TiN이 패터닝 되어 있는 구조를 가진 기판이거나 SiO2막의 트랜치(trench)나 바이어 홀(via hole)내에 TiN이 코팅되어 있는 구조를 가진 기판일 수 있다.
또한, 본 발명의 반도체소자의 구리 박막 형성방법에 사용되는 기판은 전도성 기판일 수도 있다.
본 발명에서 기판이 전도성일 때의 관련 작용은 다음과 같다.
즉, (hfac)Cu(VTMS)의 Cu+1원료가 Al, TiN과 같은 전도성 기판에 MOCVD(Metal Organic Chemical Vapor Deposition)공정이 사용되어 증착되는 과정에 있어서 전도성 기판 표면에 의한 촉매작용으로 전자 이동이 용이해짐은 앞서 상술한 바와 같다. 이때 수소기체가 도입되면 부가적인 환원 반응이 병행됨에 따라 구리의 핵 형성이 더욱 용이하게 일어나, 미세구조적으로 크기가 작고 그 밀도가 높은 구리 입자를 얻을 수 있으며 상기 미세구조적 특성으로 인해 보다 낮은 비저항을 얻을 수 있게 되며 높은 증착속도를 얻을 수 있게 된다. 상술한 미세구조적 특성으로 인한 효과는 그 작용하는 바는 상이하나 부도성 기판에서도 마찬가지 효과를 얻을 수 있다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
(제 1 실시예)
기본적인 공정은 도 2에 도시된 바와 같은 CVD시스템에서 (hfac)Cu(VTMS)을 화학소스로 하여 기화시키고, 그 다음 상기 기화된 (hfac)Cu(VTMS)를 순수한 수소로 이루어진 캐리어 가스에 섞어 반응실로 보내고 가열 가압한 SiO2의 부도성 기판과 반응시켜 기판에 구리 박막을 증착시켰다. 또한 다른 조건은 상기 공정과 같이 하고 전도성 기판으로 TiN을 사용하여 구리 박막을 증착시켰다.
이때 (hfac)Cu(VTMS)를 기화시키는 온도는 40-50℃에서 결정되며, 상기 소스를 기판에 증착시키는 온도는 150-220℃에서 결정되는 것이 바람직하다. 또한 기판에 증착시킬 때의 반응 압력은 10-1-10토르(Torr)이며, 수소를 반응실로 들여보내는 유량은 50-200sccm의 범위내에서 결정됨이 바람직하다.
도 4 내지 도 6은 본 발명에 따른 제 1 실시예의 효과를 나타낸 도면이다.
즉, 도 4는 제 1 실시예에서 언급한 대로 SiO2기판 및 TiN기판 위에 증착된 구리 박막의 두께변화를 측정한 그래프로써, 결과의 비교를 위하여 상기의 기판들에 Ar을 캐리어 가스로 하였을 때 구리 박막의 두께 변화를 측정하여 함께 나타내었다. 이때 두께가 0으로 표시된 영역은 어패어런트 인큐베이션 피리어드(apparent incubation period)이다.
도 5는 도 4와 같은 대상으로 하여금 증착 온도에 따른 어패어런트 인큐베이션 타임(apparent incubation time)을 측정한 그래프이며, 도 6은 증착 압력에 따른 어패어런트 인큐베이션 타임(apparent incubation time)을 측정한 그래프이다.
(제 2 실시예)
본 발명의 제 2 실시예는 전체적인 구성 및 여러 반응조건들은 제 1 실시예와 유사하나, 캐리어 가스로서 비활성 기체가 사용되고 이에 사용되는 희석기체로서 수소가 도입됨이 상이하다. 그러나, 수소기체가 역시 증착공정에 첨가하여 도입됨으로써 기판 표면의 활성 부위가 증가되는 작용은 동일하게 나타난다.
(제 3 실시예)
본 발명의 제 3 실시예는 (hfac)Cu(VTMS)는 도 2에 도시된 바와 같은 CVD시스템에서 (hfac)Cu(VTMS)을 화학소스로 하여 기화시키고, 그 다음 상기 기화된 (hfac)Cu(VTMS)를 캐리어 가스에 섞어 반응실로 보낸다. 이어, 가열 가압한 SiO2의 부도성 기판과 반응시켜 기판에 구리 박막을 증착시키는 데, 이때 상기 증착 반응에 직접 수소를 첨가하였다. 또한 다른 조건은 상기 공정과 같이 하고 전도성 기판으로 TiN을 사용하여 구리 박막을 증착시켰다.
이때 상기 캐리어 가스는 불활성 기체만으로 이루어질 수 있으며, 또한 수소를 포함한 캐리어 가스일 수도 있다.
상기 공정에서 (hfac)Cu(VTMS)를 기화시키는 온도나, 상기 소스를 기판에 증착시키는 온도, 기판에 증착시킬 때의 반응 압력 등의 조건은 제 1 실시예와 동일하며, 수소를 반응실로 들여보내는 유량은 50-200sccm의 범위내에서 결정된다.
상기 증착 반응에 더욱 도입되는 수소는 수소 플라즈마(plasma)에 의하여 도입된 수소일 수 있는 데, 이는 하기의 반응식과 같은 원자화(automization)에 따른다.
H2------->H + H 원자화
또한, 물(H2O)의 버블링(bubbling)에 의하여서도 수소가 도입될 수 있는 데이 경우 버블러(bubbler)의 온도는 70 - 80℃에서 결정되는 것이 바람직하다.
본 발명의 반도체 소자의 구리 박막 형성방법에 따른 구체적 효과를 나타내기 위하여 도 3 내지 도 5를 개시하였다.
도 3에 CVD(Chemical Vapor Deposition)반응기내에서, 200℃에서 30분간 열처리한 SiO2기판에 캐리어 가스로서 Ar과 H2를 흘려 보냈을 때 구리 박막의 증착 직전 단계의 기판 표면상태를 나타나는 FTIR 스펙트라를 나타내었다. 상기 도면을 통하여 H2가 캐리어 가스로 사용된 경우는 Ar이 캐리어 가스로 사용되었을 때 보다 -OH 피크(peak)가 증진되어 있음을 알 수 있다. 이는 기판 표면의 활성 부위가 증가되었음을 의미한다.
도 4 내지 도 6은 본 발명의 제 1 실시예에 따를 경우 나타나는 구리 박막의 두께와 어패어런트 인큐베이션 타임(apparent incubation time)을 도시한 그래프이다.
즉, 도 4는 제 1 실시예에서 언급한 대로 SiO2기판 및 TiN기판 위에 증착된 구리 박막의 두께변화를 측정한 그래프로써, 결과의 비교를 위하여 상기의 기판들에 Ar을 캐리어 가스로 하였을 때의 구리 박막의 두께 변화를 측정하여 함께 나타내었다. 이때 두께가 0으로 표시된 영역은 어패어런트 인큐베이션 피리어드(apparent incubation period)이다.
상기 도면을 통하여 SiO2기판, TiN기판 모두 H2를 캐리어 가스로 하였을 경우가 Ar을 캐리어 가스로 하였을 경우보다 구리 박막이 훨씬 빠르게 증착되었음을 알 수 있다. 또한 어패어런트 인큐베이션 피리어드(Apparent Incubation Period) 역시 SiO2기판, TiN기판 모두에서 H2를 캐리어 가스로 사용하였을 경우에 더욱 짧아졌음을 알 수 있다.
특히 기판이 SiO2로 이루어졌을 때가 캐리어 가스를 Ar로부터 H2로 바꾸어 사용하였을 때의 증착속도의 증가나 어패어런트 인큐베이션 피리어드(Apparent Incubation period)의 감소가 현저함을 알 수 있다.
한편, 도 5는 도 4와 같은 종류의 기판과 캐리어 가스를 사용하여 실험한 것으로 증착 온도에 따른 어패어런트 인큐베이션 타임(apparent incubation time)을 측정한 그래프이며, 도 6은 SiO2기판에 Ar과 H2를 각각 캐리어 가스로 사용하였을 때 증착 압력에 따른 어패어런트 인큐베이션 타임(apparent incubation time)을 측정한 그래프이다.
상기 도 5를 통하여 SiO2기판과 TiN기판 모두 H2를 캐리어 가스로 사용할 때가 Ar을 캐리어 가스로 사용할 때보다 일정 온도에서 보다 짧은 어패어런트 인큐베이션 타임(apparent incubation time)을 가질 수 있음을 알 수 있다.
또한, 도 6은 SiO2기판에 Ar을 캐리어 가스로 사용하였을 때와 H2를 캐리어 가스로 사용하였을 때를 비교하여 반응기 내의 압력의 조절에 따른 어패어런트 인큐베이션 타임(apparent incubation time)을 측정한 그래프이다. 상기 도 6에서 알수 있는 바와 같이, H2를 캐리어 가스로 사용하였을 때 훨씬 짧은 어패어런트 인큐베이션 타임(apparent incubation time)을 갖는다.
정리하면, 본 발명에 따른 반도체 소자의 구리 박막 형성방법은 구리 박막을 기판에 증착시 기판의 성질에 상관없이 전면적인 증착을 이룰 수 있게 하며, 미세구조적으로 크기가 작고 그 밀도가 높은 구리 입자가 기판에 증착될 수 있어 보다 낮은 비저항을 얻을 수 있게 하며, 또한 짧은 인큐베이션 타임과 더불어 수소 기체에 의한 부가적인 환원 반응이 병행될 수 있어 구리 박막의 높은 증착속도를 얻을 수 있게 한다.
또한, 본 발명의 반도체 소자의 구리 박막 형성방법은 수소 기체를 도입함으로써 표면 흡착 위치를 증진시켜 소정의 효과를 얻어내는 방법으로 CVD(chemical vapor deposition)공정 고유의 우수한 스텝 커버리지(step coverage)를 그대로 유지할 수 있게 한다.

Claims (13)

  1. Cu+1β-디케토네이트(Cu+1β-diketonate) 리간드를 함유하는 구리의 휘발성 화합물을 40 내지 50℃에서 기화시키는 단계; 및 상기 기화된 구리의 휘발성 화합물을 수소가 포함된 캐리어 가스에 섞어 기판과 반응시키거나 상기 기화된 구리의 휘발성 화합물을 캐리어 가스에 섞어 기판과 반응시킬 때 수소를 직접 첨가하여 반응시켜 구리 박막을 형성하며, 이때 반응온도는 150 내지 220℃인 구리 박막 형성단계를 포함하는 반도체 소자의 구리 박막 형성방법.
  2. 제1항에 있어서, 상기 기판은 부도성 물질을 포함함을 특징으로 하는 반도체 소자의 구리 박막 형성방법.
  3. 제1항에 있어서, 상기 기판은 전도성 물질을 포함함을 특징으로 하는 반도체소자의 구리 박막 형성방법.
  4. 제1항에 있어서, 상기 수소가 포함된 캐리어 가스는 수소만으로 이루어짐을 특징으로 하는 반도체소자의 구리 박막 형성방법.
  5. 제1항에 있어서, 상기 수소가 포함된 캐리어 가스는 비활성 기체에 희석기체로서 수소가 도입되어 있는 것임을 특징으로 하는 반도체소자의 구리 박막 형성방법.
  6. 제1항에 있어서, 상기 직접 첨가되는 수소 플라즈마(plasma)에 의하여 도입된 것임을 특징으로 하는 반도체소자의 구리 박막 형성방법.
  7. 제1항에 있어서, 상기 직접 첨가되는 수소가 물의 버블링(bubbling)에 의하여 도입된 것임을 특징으로 하는 반도체소자의 구리 박막 형성방법.
  8. 제1항에 있어서, 상기 구리의 휘발성 화합물은(hfac)Cu(VTMS)임을 특징으로 하는 반도체소자의 구리 박막 형성방법.
  9. 제1항에 있어서, 상기 기화된 구리의 휘발성 화합물을 기판과 반응시켜 구리 박막을 형성할 때의 압력이 10-1- 10토르(Torr)임을 특징으로 하는 반도체소자의 구리 박막 형성방법.
  10. 제2항에 있어서, 상기 기판은 SiO2위에 구리의 디퓨젼 배리어 물질(diffusion barrier material)로써 TiN이 패터닝(patterning)되어 있는 구조를 가짐을 특징으로 하는 반도체소자의 구리 박막 형성방법.
  11. 제2항에 있어서, 상기 기판은 SiO2막의 트랜치(tranch)나 바이어 홀(via hole)내에 TiN이 코팅되어 있는 구조를 가짐을 특징으로 하는 반도체소자의 구리 박막 형성방법.
  12. 제4항에 있어서, 상기 캐리어 가스의 유량은 50 내지 200sccm임을 특징으로 하는 반도체소자의 구리 박막 형성방법.
  13. 제5항에 있어서, 상기 캐리어 가스의 유량은 50 내지 200sccm임을 특징으로 하는 반도체소자의 구리 박막 형성방법.
KR1019980025915A 1998-06-30 1998-06-30 반도체소자의구리박막형성방법 KR100313935B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025915A KR100313935B1 (ko) 1998-06-30 1998-06-30 반도체소자의구리박막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025915A KR100313935B1 (ko) 1998-06-30 1998-06-30 반도체소자의구리박막형성방법

Publications (2)

Publication Number Publication Date
KR20000004476A KR20000004476A (ko) 2000-01-25
KR100313935B1 true KR100313935B1 (ko) 2002-01-17

Family

ID=19542297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025915A KR100313935B1 (ko) 1998-06-30 1998-06-30 반도체소자의구리박막형성방법

Country Status (1)

Country Link
KR (1) KR100313935B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772790B1 (ko) * 2002-04-30 2007-11-01 삼성전자주식회사 금속 패턴 형성용 유기금속 전구체 및 이를 이용한 금속패턴 형성방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910008164A (ko) * 1989-10-12 1991-05-30 레르 리퀴드, 소시에떼 아노님 뿌르 레뛰드 에 렉스플로아따시옹 데 프로세데 조르쥬 끌로드 저온 cvd에 의한 구리 박막의 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910008164A (ko) * 1989-10-12 1991-05-30 레르 리퀴드, 소시에떼 아노님 뿌르 레뛰드 에 렉스플로아따시옹 데 프로세데 조르쥬 끌로드 저온 cvd에 의한 구리 박막의 형성 방법

Also Published As

Publication number Publication date
KR20000004476A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
KR100279229B1 (ko) Cu의 전도성을 증가시키도록 물을 첨가한 Cu(hfac)TMVS 프리커서 및 그의 형성 방법 및 점착성 Cu 전도체 인터페이스
US5376409A (en) Process and apparatus for the use of solid precursor sources in liquid form for vapor deposition of materials
US6380080B2 (en) Methods for preparing ruthenium metal films
US7476618B2 (en) Selective formation of metal layers in an integrated circuit
US7851360B2 (en) Organometallic precursors for seed/barrier processes and methods thereof
KR100691870B1 (ko) 동염기성 필름의 화학증착방법 및 그것을 위한 동원전구체
US7955972B2 (en) Methods for growing low-resistivity tungsten for high aspect ratio and small features
US20110306203A1 (en) Interconnect structure and method of manufacturing a damascene structure
EP0566040A2 (en) Process for selectively depositing copper aluminum alloy onto a substrate
WO1999063590A9 (en) A method for treating a deposited film for resistivity reduction
US6593236B2 (en) Method of forming a metal wiring in a semiconductor device with copper seed
KR20020011126A (ko) 집적회로 제조용 박막 형성방법, 및 이를 이용한 디바이스제조방법 및 컴퓨터 저장매체
US20230175132A1 (en) Vapor deposition of thin films comprising gold
KR100383759B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR100407679B1 (ko) 반도체 소자의 구리 금속 배선 형성방법
KR100313935B1 (ko) 반도체소자의구리박막형성방법
KR100346562B1 (ko) 물을 첨가하여 Cu의 도전율을 향상시키는 Cu(hfac)TMVS 전구체
KR0161889B1 (ko) 반도체장치의 배선 형성방법
JP3189767B2 (ja) 銅配線の製造方法
KR102564112B1 (ko) 루테늄 박막의 선택적 증착 방법
KR100311501B1 (ko) 에이엘디를 이용한 알루미늄 박막 형성 방법
KR0166844B1 (ko) 반도체 소자의 배리어 금속층 형성방법
KR20020001143A (ko) 반도체 소자의 구리 금속배선 형성 방법
KR20040003386A (ko) 구리막의 원자층증착법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee