KR20020011126A - 집적회로 제조용 박막 형성방법, 및 이를 이용한 디바이스제조방법 및 컴퓨터 저장매체 - Google Patents

집적회로 제조용 박막 형성방법, 및 이를 이용한 디바이스제조방법 및 컴퓨터 저장매체 Download PDF

Info

Publication number
KR20020011126A
KR20020011126A KR1020010046368A KR20010046368A KR20020011126A KR 20020011126 A KR20020011126 A KR 20020011126A KR 1020010046368 A KR1020010046368 A KR 1020010046368A KR 20010046368 A KR20010046368 A KR 20010046368A KR 20020011126 A KR20020011126 A KR 20020011126A
Authority
KR
South Korea
Prior art keywords
tantalum
tan
compound layer
tantalum nitride
plasma
Prior art date
Application number
KR1020010046368A
Other languages
English (en)
Inventor
이또도시오
양마이클엑스
마르카달크리스토프
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR20020011126A publication Critical patent/KR20020011126A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846Layer combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer
    • H01L21/76856After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

집적회로 제조공정에 이용되는 질화탄탈륨 (TaN) 화합물층을 형성하는 공정이 개시된다. 질화탄탈륨 (TaN) 화합물층은 금속 유기 프리커서를 함유하는 탄탈륨을 열적으로 분해함으로써 형성된다. 질화탄탈륨 (TaN) 화합물층이 형성되고 난 후, 플라즈마 처리가 수행된다.

Description

집적회로 제조용 박막 형성방법, 및 이를 이용한 디바이스 제조방법 및 컴퓨터 저장매체{THIN FILM DEPOSITION METHOD FOR INTEGRATED CIRCUIT FABRICATION, AND DEVICE MANUFACTURING METHOD AND COMPUTER STORAGE MEDIUM USING THE SAME}
본 발명은 질화탄탈륨층의 증착방법에 관한 것으로, 특히 좋은 스텝 커버리지(step coverage)와 낮은 저항율(resisitivity)를 갖는 질화탄탈륨 화합물층을 형성하는 방법에 관한 것이다.
집적회로의 제조에 있어서, 질화탄탈륨(TaN)층은 빈번히 배리어막으로 이용되어 배리어막 하부에 위치하는 영역에 금속이 확산되는 것을 방지한다. 이러한 하부 영역들은 트랜지스터 게이트, 커패시터 유전체, 반도체 기판, 금속배선, 및 집적회로에 있는 다수의 다른 구조물들을 포함한다. 질화탄탈륨은, 예를 들어, 구리 금속화의 확산 배리어로 자주 이용된다.
TaN 막은 전형적으로 물리기상증착(physical vapor deposition), 및/또는 화학기상증착(chemical vapor deposition) 기술을 이용하여 형성된다. 예를 들어, 탄탈륨(Ta)은 PVD 를 이용한 TaN 막을 형성하기 위하여 질소원 하에서 탄탈륨 타겟으로부터 스퍼터될 수 있다. 그러나, 집적회로 구성의 치수(dimension)가 감소하면서 (예를 들어, 집적회로 치수는 약 0.2 ㎛ (마이크로미터) 이하), PVD 증착된 TaN 막의 스텝 커버리지는 악화될 수 있다. 이러한 막의 스텝 커버리지는 기판의 표면상에 발생하는 단차를 가로지를 때 그러한 막이 명목상의 두께를 얼마나 잘 유지하느냐의 척도이다. 스텝 커버리지는 평면 영역상에 막의 명목상의 두께에 대한 단차를 가로지를 때 막의 최소 두께의 비율로 표현된다.
CVD TaN 막은 금속-유기 프리커서(metal organic precursor)를 함유하는 탄탈륨을 열분해하거나, 금속-유기 프리커서를 함유하는 그러한 탄탈륨과 질소원을 반응시킴으로써, 형성할 수 있다. 예를 들어, TaN 은 펜타키스(디메틸아미도) 탄탈륨(약칭 PDEAT)(Ta(N(CH3)2)5) 가 분해될 때 또는 펜타키스(디메틸아미도) 탄탈륨(약칭 PDEAT)(Ta(N(CH3)2)5) 이 암모니아(NH3) 와 반응할 때, 형성된다.
전형적으로, 펜타키스(디메틸아미도) 탄탈륨(약칭 PDEAT)(Ta(N(CH3)2)5) 이 암모니아(NH3) 와 반응하여 형성된 TaN 막은 낮은 저항율(예를 들어, 약 1000 μΩ-cm 의 저항율)을 가지나, 열악한 스텝 커버리지를 가진다. 역으로, 펜타키스(디메틸아미도) 탄탈륨(Ta(N(CH3)2)5) 의 분해로부터 형성된 TaN 막은 전형적으로 우수한 스텝 커버리지를 가지나, 높은 저항율(예를 들어, 약 100,000 μΩ-cm 의 저항율)을 가진다.
따라서, 본 기술분야에는 우수한 스텝 커버리지 및 낮은 저항율을 가지는TaN 막을 형성하는 방법이 요구되고 있다.
도 1 은 본 발명에 따른 실시예에 이용될 수 있는 장치의 개략적 구성을 나타내는 구성도.
도 2 는 본 발명에 따른 실시예에 이용될 수 있는 원거리 플라즈마 소스를 포함하는 선택적 장치의 개략적 구성을 나타내는 구성도.
도 3a 내지 도 3c 는 질화탄탈륨 화합물층을 형성하는 제조 공정의 다른 단계의 집적회로의 개략적 단면도.
*도면의 주요부분에 대한 설명
10 : 웨이퍼 처리 시스템 100 : 공정챔버
102 : 진공펌퍼 106 : 전원공급원
110 : 제어부 113 ; 중앙처리부
114 : 지원 회로 116 : 제어 소프트웨어
118 : 신호버스 120 : 샤워헤드
130 : 가스 패널 150 : 지지대
151 : 플라즈마 챔버 155 : 가스 유동 컨트롤러
157 : 챔버 입구 170 : 가열부재
172 ; 온도센서 190 : 반도체 웨이퍼
200 : 기판 202 : 물질막
204 : 질화탄탈륨(TaN) 화합물층
250 : 기판구조물
집적회로 제조 공정에서 이용되는 질화탄탈륨 화합물층(TaN compound layer)을 형성하는 방법을 제공한다. 질화탄탈륨(TaN) 화합물층은 금속 유기 프리커서를 함유하는 탄탈륨을 열분해함으로써 형성된다. 질화탄탈륨(TaN) 화합물층이 형성된 후, 플라즈마 처리가 된다. 질화탄탈륨(TaN) 화합물층은 바람직하게는 아르곤 (Ar) 베이스의 플라즈마로 처리된다.
질화탄탈륨(TaN) 화합물층은 집적회로 제조 공정에 적합하다. 어떤 집적회로 제조 공정에서는, 질화탄탈륨(TaN) 화합물층은 예를 들어 비어(via)와 같은 집적회로 구조물을 제조하기 위해 배리어막으로 이용된다. 이러한 집적회로 제조 공정에서는, 바람직한 공정순서는 상부에 유전체를 갖는 기판을 포함한다. 유전체는 그 안에 비어를 갖는다. 질화탄탈륨 (TaN) 화합물층은 금속 유기 프리커서를 함유하는 탄탈륨을 열분해함으로써 유전체 상에 형성된다. 유전체상에 질화탄탈륨(TaN) 화합물층이 형성된 후, 플라즈마 처리되고, 바람직하게는 아르곤 (Ar) 베이스의 플라즈마 처리된다. 그 후, 집적회로 구조물은 도전물질로 비어를 채움으로써 완성된다.
이하, 본 발명의 교시는 첨부한 도면들을 참조하여 다음 상세한 설명을 통해서 잘 이해될 수 있다.
도 1 은 실시예에 따른 질화탄탈륨(TaN) 화합물층의 형성에 사용될 수 있는 웨이퍼 처리 시스템(10)의 개략적인 구성도이다. 시스템(10)은 전형적으로 전원공급원(106) 와 진공펌퍼(102) 같은 다른 하드웨어 구성과 함께, 공정챔버(100), 가스 패널(130), 제어부(110)을 구비한다. 공정챔버(100)의 일예는 "고온 화학기상증착 챔버"의 명칭으로, 1998년 12 월 14일 출원된 미국특허 출원번호 제 09/211,998 호에 기재되어 있고, 여기에 참조되어 있다. 이하, 이러한 시스템(10)의 현저한 특징을 간략히 설명한다.
챔버 100
공정챔버(100)는 통상 반도체 웨이퍼(190) 같은 기판을 지지하는 지지대(150)를 탑재한다. 이러한 지지대(150)는 구동 미케니즘을 이용하여 챔버(100) 내에서 수직방향으로 전형적으로 이동될 수 있다(미도시).
특정 프로세스에 따라서, 웨이퍼(190)는 질화탄탈륨(TaN) 화합물층 증착에 앞서 소정의 온도로 가열될 수 있다. 예를 들어, 웨이퍼 지지대 (150)는 탑재된 가열부재(170)에 의해 가열된다. 지지대 (150)는 AC 전력공급원 (106)에서 가열부재(170)로 전류를 인가함으로써 저항가열될 수 있다. 이어서, 웨이퍼(170)는 지지대 (150)에 의해 가열된다.
또한, 써모커플 같은 온도센서(172)가 통상적인 방식으로 지지대(150)의 온도를 모니터하기 위해 웨이퍼 지지대(150)에 탑재된다. 측정된 온도는 피드백 루프에 이용되어 가열부재 (170)에 공급된 전력을 제어하며, 웨이퍼 온도는 특별한 프로세스 어플리케이션에 적합한 소망의 온도로 유지되거나 제어될 수 있다. 선택적으로는, 지지대는 복사가열기를 이용하여 가열될 수 있다(미도시).
진공 펌퍼(102)는 공정챔버 (100) 를 진공으로 만들고 챔버(100) 내부에적당한 가스 유동과 압력을 유지하기 위해 사용된다. 프로세스 가스를 챔버(100) 내부로 유입하게 하는 샤워헤드(120) 는 웨이퍼 지지대 (150) 상부에 배치된다. 샤워헤드(120)는 가스패널(130)에 결합되고, 가스패널(130)은 프로세스 순서의 다른 단계에서 사용되는 다양한 가스들을 공급하고, 제어한다.
샤워헤드(120)와 웨이퍼 지지대(150)는 또한 공간적으로 분리된 전극 쌍을 형성한다. 전기장이 이 전극들 사이에 생성되면, 챔버(100)내에 유입된 프로세스 가스는 발화되어 플라즈마로 된다. 일반적으로는, 매칭 네트워크(미도시)를 통해 고주파(RF) 전력원(미도시)에 웨이퍼 지지대(150)를 접속함으로써 전기장이 생성된다. 선택적으로는, RF 전력원과 매칭 네트워크가 샤워헤드(120)에 결합되거나, 샤워헤드(120) 및 웨이퍼 지지대(150)에 결합될 수 있다.
플라즈마 화학기상증착 (PECVD) 기술은 기판 표면 근처의 반응영역에 전기장을 인가함으로써 반응성 가스의 여기 및/또는 분해를 촉진하여, 활성원자( reaction species)의 플라즈마를 생성한다. 이러한 플라즈마에서의 원자의 반응성은 화학 반응을 발생하는데 요구되는 에너지를 감소시켜, 이 결과, 그러한 PECVD 과정에 요구되는 온도를 감소시킨다.
가스패널(130)을 통해 가스 유동의 적절한 제어와 조정은 질량 유동 컨트롤러(미도시)와 제어부(110)에 의해 수행된다. 샤워헤드(120)는 가스패널(130)로부터의 프로세스 가스가 공정챔버(100) 내에 균일하게 유입되어 분배되도록 한다.
도식적으로, 제어부(110)는 중앙처리부(CPU)(113), 지원 회로(114), 및 연관된 제어 소프트웨어(116)를 포함하는 메모리를 포함한다. 제어부(110)는 웨이퍼처리(예를 들어, 웨이퍼 이송, 가스 유동 제어, RF 전력원, 온도 제어, 챔버 진공, 및 다른 공정들)에 필요한 많은 공정의 자동화된 제어를 담당한다. 제어부(110)와 웨이퍼 처리 시스템(10)의 다양한 소자들 간의 쌍방향 통신은 도 1 에 도시된 바와 같이, 신호 버스(118)로 총칭하는 많은 신호케이블을 통해 처리된다.
중앙처리부(CPU)(113)는 부처리부 뿐 아니라 공정챔버를 제어하기 위해 산업 환경에서 사용될 수 있는 통상적 목적의 임의 유형 중 하나의 컴퓨터 프로세스일 수 있다. 컴퓨터는 RAM, ROM, 플로피 디스크 드라이브, 하드 드라이브, 또는 디지털 저장의 어떤 다른 유형, 로컬 또는 리모트 등과 같은 적절한 메모리를 사용할 수 있다. 다양한 지원 회로들이 통상적인 방식으로 프로세스를 지원하기 위해 CPU 에 결합될 수 있다. 요구되는 프로세스 순서의 전형이 메모리에 저장되거나, 원거리에 위치하는 제 2 CPU 에 의해 실행될 수 있다.
프로세스 처리 순서의 전형은, 실행될 때, 통상적인 목적의 컴퓨터를 증착공정이 수행되도록 챔버 작동을 제어하는 특정 프로세스 컴퓨터로 변환한다. 선택적으로, 특정 집적회로 또는 다른 유형의 하드웨어 임플러멘테이션(implementatino), 또는 소프트웨어 또는 하드웨어의 조합으로, 챔버의 동작은 원거리에 위치하는 하드웨어를 이용하여 제어될 수 있다.
선택적으로, 원거리 플라즈마 소스(150)는 도 2 에 도시된 바와 같이 웨이퍼 처리 시스템(10)에 결합되어 공정챔버(100)에 원거리에서 발생된 플라즈마를 제공한다. 원거리 플라즈마 소스(150)는 가스 공급원(150), 가스 유동 컨트롤러 (155), 플라즈마 챔버(151), 및 챔버 입구(inlet)(157)를 포함한다. 가스 유동 컨트롤러(155)는 가스공급원(150)으로부터 플라즈마 챔버(151)의 유동을 제어한다.
원거리 플라즈마는 플라즈마 챔버(151) 내부의 처리 가스에 전기장을 인가하고, 활성원자의 플라즈마를 생성할 수 있다. 전형적으로, 전기장은 RF 전력원(미도시)을 사용하는 플라즈마 챔버(151)에서 생성된다. 원거리 플라즈마원 (150)에서 생성된 활성원자들은 입구 (157)를 통해서 공정챔버(100) 내부로 유입된다.
질화탄탈륨(TaN) 화합물층 집적
다음 실시예는 질화탄탈륨(TaN) 화합물층 집적을 위한 방법으로, 이와 같은 방법은 우수한 스텝 커버리지와 낮은 저항율을 가지는 질화탄탈륨을 제공하는 이점이 있다.
도 3a 내지 도 3c 는 질화탄탈륨 화합물 배리어막을 포함하는 제조순서의 다른 단계에서 집적회로 구조물을 설명한다. 일반적으로, 기판 (200)은 그 상부에 막 처리가 수행되는 임의의 작업편(workpiece)를 말하고, 기판구조물(250)은 일반적으로 기판(200)상에 형성된 다른 금속막들과 기판(200)을 말한다.
특정 처리 단계에 따라서, 기판 (200)은 실리콘 웨이퍼, 또는 기판상에 형성된 다른 물질막일 수 있다. 도 3a 는, 예를 들어, 상부에 물질막(202)을 가지는 기판구조물(250)의 단면도를 나타낸다. 이러한 특정 도시에서, 물질막(202)은 산화물 (예를 들어, 실리콘 산화물, 플루오로 실리케이트 유리 (FSG), 도핑되지 않은 실리케이트 유리 (USG)) 일 수 있다. 물질막 (202) 은 통상적으로 형성되고, 패턴화되어 측면(202S)을 갖는 컨택홀(202H)이 형성되고, 기판 (200)의 상부표면(200T)에 연장된다.
도 3b 는 도 3a 의 기판 구조물(250) 상에 질화탄탈륨(TaN) 화합물층(204)을 도시하고 있다. 질화탄탈륨(TaN) 화합물층 (204) 은 금속 유기 프리커서를 함유하는 탄탈륨을 열적으로 분해함으로써 형성된다. 예를 들어, 금속 유기 프리커서를 함유하는 상기 탄탈륨 (Ta) 은 금속 유기 프리커서를 함유하는 상기 탄탈륨 (Ta) 은 펜타키스(디에틸아미도) 탄탈륨(PDEAT)(Ta(NEt2)5), 펜타키스(에틸메틸아미도) 탄탈륨(PEMAT) (Ta(N(Et)(Me))5), 펜타키스(디메틸아미도) 탄탈륨(PDMAT) (Ta(NMe2)5), 테트라키스(에틸메틸아미도) 탄탈륨(TEMAT) (Ta(N(Et)(Me))4), 테트라키스(디에틸아미도) 탄탈륨(TDEAT) (Ta(NEt2)4), 테트라키스(디메틸아미도) 탄탈륨(TDMAT)(Ta(NMe2)4), 이외의 것들로 구성된 그룹으로부터 선택될 수 있다.
수소 (H2), 헬륨 (He), 아르곤 (Ar), 질소(N2), 이외 것들과 같은 캐리어 가스는 금속 유기 프리커서를 함유하는 탄탈륨과 혼합된다.
일번적으로, 다음 증착 처리 파라미터들은 도 1 에 도시된 것과 유사한 증착챔버에서 질화탄탈륨(TaN) 화합물층을 형성하도록 이용될 수 있다. 처리 파라미터들은 약 200 내지 약 600 도의 웨이퍼 온도, 0.1 torr 내지 약 100 torr 의 챔버압력, 약 0.1 sccm 내지 1000 sccm 의 금속 프리커서를 함유하는 탄탈륨 유동율, 및 약 10 sccm 내지 10000 sccm 의 캐리어 가스 유동율에 분포하고 있다. 상기 처리 파라미터는 Santa Clara, California 에 위치한 Applied Matrials, Inc. 에서 이용되는 증착챔버의 200 mm (밀리미터)기판에 증착될 때, 약 0.1 Å/min 내지 약1000 Å/min 범위의 질화탄탈륨(TaN) 화합물층의 증착율을 제공한다.
다른 증착챔버도 본 발명의 범위내에 있으며, 상기에 열거한 파라미터들은 틴탈 질화물 (TaN) 화합물층을 형성하기 위해 사용되는 특정 증착챔버에 따라서 바뀔 수 있다. 예를 들어, 다른 증착챔버들은 Applied Matrials, Inc. 에서 이용되는 증착챔버에 언급된 것들과 큰 또는 작은 가스 유동율을 요청하여 큰(예를 들어, 300 mm 기판을 수용하도록 제조된) 또는 작은 체적을 가질 수 있다.
상기에 언급된 처리 파라미터들에 따라서 금속 유기 프리커서를 함유하는 탄탈륨의 열적 증착은 탄소(C)를 함유하는 질화탄탈륨(TaN) 화합물층을 제공한다. 질화탄탈륨(TaN) 화합물층의 전형적인 조성물은 약 4Ta : 2.5N : 3C : 0.5O 의 비율로, 탄탈륨(Ta), 질소(N), 탄소(C), 및 산소(O)를 포함한다. 그 자체로, 질화탄탈륨(TaN) 과 탄화탄탈륨 (TaC) 모두의 혼합물을 포함할 수 있다고 여겨진다.
금속 유기 프리커서를 함유하는 탄탈륨의 열적 분해는 유리하게는 우수한 스템 커버리지를 가지는 질화탄탈륨 화합물층을 형성한다. 질화탄탈륨(TaN) 화합물층 (204) 의 두께는 특정 처리에 따라서 변화한다. 전형적으로는, 질화탄탈륨 (TaN) 화합물층 (204) 은 약 50 내지 약 100 Å 의 두께로 증착된다.
질화탄탈륨(TaN) 화합물층 (204) 이 기판(200)상에 형성된 후, 플라즈마 처리된다. 질화탄탈륨(TaN) 화합물층 (204) 은 아르곤 베이스의 플라즈마로 처리되는 것이 바람직하다. 수소, 질소, 헬륨, 및 이외의 것들과 같은 캐리어 가스들은 아르곤과 혼합된다. 선택적으로는, 수소 베이스의 플라즈마, 또는 헬륨 베이스의 플라즈마는 질화탄탈륨(TaN) 화합물층 (204) 의 플라즈마 처리에 이용될 수 있다.
일반적으로, 다음 처리 파라미터들은 도 1 또는 2 에 도시된 것과 유사한 공정챔버에서 질화탄탈륨(TaN) 화합물층 (204) 을 플라즈마 처리하는데 이용될 수 있다. 처리 파라미터들은 약 200 내지 약 600 도의 웨이퍼 온도, 0.1 torr 내지 약 100 torr 의 챔버압력, 약 10 sccm 내지 10000 sccm 의 아르곤 가스 유동율, 및 50 내지 2000 와트의 고주파 (RF) 에 본포하고 있다. 질화탄탈륨(TaN) 화합물층 (204) 은 약 300 초 이하 동안 플라즈마 처리된다.
질화탄탈륨(TaN) 화합물층의 플라즈마 처리는 그러한 화합물층을 고밀도로 하여, 그 저항율을 감소시키는 것으로 여겨진다.
질화탄탈륨(TaN) 화합물층 (204) 은 선택적으로는 다중 처리단계로 수행되고, 플라즈마 처리 후에는 화학적 단계가 진행된다. 예를 들어, 아르곤 베이스 (Ar) 플라즈마는 질화탄탈륨 화합물층 (204) 을 처리하도록 이용될 수 있고, 그 후, 예를 들어 실란(SiH4) 을 이용한 화학 처리가 진행된다.
질화탄탈륨(TaN) 화합물층의 플라즈마 처리는 방향성을 지니는 것으로 여겨진다. 특히, 아르곤 베이스의 플라즈마는 웨이퍼 표면 (예를 들어, 홀(202H)의 표면(202T))에 평행한 질화탄탈륨 화합물 표면의 저항율을 낮추는 효과가 있다고 여겨진다. 또한, 아르곤 베이스의 플라즈마의 수소 성분이 증가됨에 따라, 질화탄탈륨 화합물층 (204) 의 저항율 또한 증가한다. 예를 들어 실란가스를 이용한 질화탄탈 화합물층 (204) 화학적 처리는 웨이퍼 표면(예를 들어, 홀(202H) 의 표면들(202S))에 수직인 표면의 저항율을 감소시키는 것으로 여겨진다.
다른 질화탄탈륨 화합물층은 선택적으로 약 30 내지 5000 Å 범위의 두게를 갖기위해 서로 적층으로 증착될 수 있다. 각 질화탄탈륨(TaN) 화합물층이 형성된 후, 그 저항율을 감소시키기 위해 플라즈마 처리가 수행된다.
도 3c 를 참조하여, 질화탄탈륨(TaN) 화합물층 (204) 이 증착되고, 플라즈마 처리된 후, 홀 (202H) 은 예컨대 알루미늄, 구리, 텅스텐 및 그들의 조합 같은 도전성 물질로 채워져 있습니다. 도전성 물질 (206) 은 화학기상증착(CVD), 물리적 기상증착 (PVD), 도금(electroplating), 또는 이들의 조합을 이용하여 증착될 수 있다.
본 발명의 교시와 관련있는 바람직한 실시예들이 개시되고 자세히 설명되었지만, 본 기술분야의 당업자는 이러한 교시와 관련하여 다양하게 변형할 수 있다.
본 발명에 따른 질화탄탈륨(TaN) 화합물층의 제조방법을 통하여 우수한 스텝 커버리지와 낮은 저항율을 가지는 질화탄탈륨 화합물층을 제작할 수 있는 효과가 있다.

Claims (57)

  1. (a) 기판상에 질화탄탈륨(TaN) 화합물층을 형성하는 단계; 및
    (b) 상기 질화탄탈륨(TaN) 화합물층을 플라즈마 처리하는 단계를 구비하는 것을 특징으로 하는 집적회로 제조용 박막 형성방법.
  2. 제 1 항에 있어서,
    상기 (a) 단계는,
    증착 챔버 안에 상기 기판을 위치시키는 단계;
    금속 유기 프리커서를 함유하는 탄탈륨(Ta) 을 포함하는 가스 혼합물을 상기 증착 챔버에 제공하는 단계; 및
    상기 기판상에 질화탄탈륨(TaN) 화합물층을 형성하기 위해, 금속 유기 프리커서를 함유하는 탄탈륨 (Ta) 을 열적으로 분해하는 단계를 구비하는 것을 특징으로 하는 집적회로 제조용 박막 형성방법.
  3. 제 2 항에 있어서,
    상기 가스 혼합물은 캐리어 가스를 더 포함하는 것을 특징으로 하는 집적회로 제조용 박막 형성방법.
  4. 제 3 항에 있어서, 상기 캐리어 가스는 수소(H2), 아르곤(Ar), 헬륨(He), 질소(N2), 및 이들의 조합물들로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 집적회로 제조용 박막 형성방법.
  5. 제 2 항에 있어서,
    금속 유기 프리커서를 함유하는 상기 탄탈륨 (Ta) 은 펜타키스(디에틸아미도) 탄탈륨(PDEAT)(Ta(NEt2)5), 펜타키스(에틸메틸아미도) 탄탈륨(PEMAT) (Ta(N(Et)(Me))5), 펜타키스(디메틸아미도) 탄탈륨(PDMAT)(Ta(NMe2)5), 테트라키스(에틸메틸아미도) 탄탈륨(TEMAT)(Ta(N(Et)(Me))4), 테트라키스(디에틸아미도) 탄탈륨(TDEAT) (Ta(NEt2)4), 테트라키스(디메틸아미도) 탄탈륨(TDMAT)(Ta(NMe2)4), 이외의 것들, 및 이들의 조합물로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 집적회로 제조용 박막 형성방법.
  6. 제 2 항에 있어서,
    상기 기판은 약 200 내지 약 600 ℃ 사이의 온도까지 가열되는 것을 특징으로 하는 집적회로 제조용 박막 형성방법.
  7. 제 2 항에 있어서,
    상기 증착 챔버는 약 0.1 Torr 내지 약 100 Torr 사이의 압력에서 유지되는 것을 특징으로 하는 집적회로 제조용 박막 형성방법.
  8. 제 2 항에 있어서,
    금속 유기 프리커서를 함유하는 상기 탄탈륨은 약 0.1 sccm 내지 약 1000 sccm 범위의 유량으로 증착챔버에 제공되는 것을 특징으로 하는 집적회로 제조용 박막 형성방법.
  9. 제 3 항에 있어서,
    상기 캐리어 가스는 약 10 sccm 내지 약 10000 sccm 영역의 유량으로 증착챔버에 제공되는 것을 특징으로 하는 집적회로 제조용 박막 형성방법.
  10. 제 1 항에 있어서,
    상기 (b) 단계의 상기 플라즈마는,
    공정챔버에 가스 혼합물을 제공하는 단계; 및
    상기 공정챔버 내의 상기 가스 혼합물에 전기장을 인가하는 단계에 의해 생성되는 것을 특징으로 하는 집적회로 제조용 박막 형성방법.
  11. 제 10 항에 있어서,
    상기 가스 혼합물은 수소(H2), 아르곤(Ar), 헬륨(He), 질소(N2), 및 그 이외의 것들로 이루어진 그룹으로부터 선택되는 하나 이상의 가스를 포함하는 것을 특징으로 하는 집적회로 제조용 박막 형성방법.
  12. 제 10 항에 있어서,
    상기 공정챔버는 약 0.1 torr 내지 약 100 torr 범위의 압력으로 유지되는 것을 특징으로 하는 집적회로 제조용 박막 형성방법.
  13. 제 10 항에 있어서,
    상기 가스 혼합물은 약 10 sccm 내지 약 10000 sccm 영역의 유량으로 증착챔버에 제공되는 것을 특징으로 하는 집적회로 제조용 박막 형성방법.
  14. 제 10 항에 있어서,
    상기 전기장은 고주파 (RF) 전력으로 생성되는 것을 특징으로 하는 집적회로 제조용 박막 형성방법.
  15. 제 14 항에 있어서,
    상기 RF 전력은 약 50 와트 내지 약 2000 와트의 범위인 것을 특징으로 하는 집적회로 제조용 박막 형성방법.
  16. 제 10 항에 있어서,
    상기 플라즈마는 질화탄탈륨(TaN) 화합물층 증착에 사용하는 공정챔버에서 생성되는 것을 특징으로 하는 집적회로 제조용 박막 형성방법.
  17. 제 10 항에 있어서,
    상기 플라즈마는 질화탄탈륨(TaN) 화합물층 증착에 사용하는 공정챔버에 결합된 공정챔버에서 생성되는 것을 특징으로 하는 집적회로 제조용 박막 형성방법.
  18. 제 1 항에 있어서,
    상기 (b) 단계는,
    (c) 아르곤 (Ar) 베이스의 플라즈마를 이용하여 상기 질화탄탈륨(TaN) 화합물층을 플라즈마 처리하는 단계; 및
    (d) 실란(SiH4) 베이스의 분위기에서 상기 질화탄탈륨(TaN) 화합물층을 처리하는 단계를 포함하는 것을 특징으로 하는 집적회로 제조용 박막 형성방법.
  19. (a) 기판을 제공하는 단계로서, 상기 기판 상부에 유전막이 형성되고, 상기 유전막은 내부에 비어를 갖는 유전막을 갖는 단계;
    (b) 상기 유전막 상에 질화탄탈륨(TaN) 화합물층을 형성하는 단계;
    (c) 상기 질화탄탈륨(TaN) 화합물층을 플라즈마 처리하는 단계; 및
    (d) 상기 비어를 도전성 금속으로 채우는 단계를 포함하는 것을 특징으로 하는 디바이스 제조방법.
  20. 제 19 항에 있어서,
    상기 비어를 채우는 도전성 물질은 약 10 μΩ-cm (마이크로오옴-센티미터) 이하의 저항율을 갖는 것을 특징으로 하는 디바이스 제조방법.
  21. 제 19 항에 있어서,
    상기 유전막은 이산화 실리콘, 플루오르 실리케이트 유리 (FSG), 도핑되지 않은 실리케이트 유리 (USG), 및 이들의 조합물들로 이루어진 그룹으로부터 선택된 것을 특징으로 하는 디바이스 제조방법.
  22. 제 19 항에 있어서,
    상기 비어를 채우는 상기 도전성 물질은 구리, 알루미늄, 텅스텐, 및 이들의 조합들로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 디바이스 제조 방법.
  23. 제 19 항에 있어서,
    상기 (b) 단계는,
    증착 챔버내에 상기 기판을 위치시키는 단계;
    금속 유기 프리커서를 함유하는 탄탈륨 (Ta) 을 구비하는 가스 혼합물을 상기 증착챔버에 제공하는 단계; 및
    상기 기판상에 질화탄탈륨(TaN) 혼합물을 형성하기 위하여, 금속 유기 프리커서를 함유하는 상기 탄탈륨 (Ta) 을 열적으로 분해하는 단계를 구비하는 것을 특징으로 하는 디바이스 제조방법.
  24. 제 23 항에 있어서, 상기 가스 혼합물은 캐리어 가스를 더 포함하는 것을 특징으로 하는 디바이스 제조방법.
  25. 제 24 항에 있어서,
    상기 캐리어 가스는 수소분자(H2), 아르곤(Ar), 헬륨(He), 질소(N2), 및 그 이외의 것들로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 디바이스 제조방법.
  26. 제 23 항에 있어서,
    금속 유기 프리커서를 함유하는 상기 탄탈륨 (Ta) 은 펜타키스(디에틸아미도) 탄탈륨(PDEAT)(Ta(NEt2)5), 펜타키스(에틸메틸아미도) 탄탈륨(PEMAT) (Ta(N(Et)(Me))5), 펜타키스(디메틸아미도) 탄탈륨(PDMAT)(Ta(NMe2)5), 테트라키스(에틸메틸아미도) 탄탈륨(TEMAT)(Ta(N(Et)(Me))4), 테트라키스(디에틸아미도) 탄탈륨(TDEAT) (Ta(NEt2)4), 테트라키스(디메틸아미도) 탄탈륨(TDMAT)(Ta(NMe2)4), 이외의 것들, 및 이들의 조합물들로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 디바이스 제조방법.
  27. 제 23 항에 있어서,
    상기 기판은 약 200 내지 약 600 ℃ 범위의 온도로 가열되는 것을 특징으로 하는 디바이스 제조방법.
  28. 제 23 항에 있어서,
    상기 증착챔버는 약 0.1 torr 내지 약 100 torr 사이의 압력으로 유지되는 것을 특징으로 하는 디바이스 제조방법.
  29. 제 23 항에 있어서,
    상기 금속 유기 프리커서를 함유하는 상기 탄탈륨은 약 0.1 sccm 내지 약 1000 sccm 범위의 유량으로 증착챔버에 제공되는 것을 특징으로 하는 디바이스 제조방법.
  30. 제 24 항에 있어서,
    상기 캐리어 가스는 약 10 sccm 내지 약 10,000 sccm 범위의 유량으로 증착챔버에 제공되는 것을 특징으로 하는 디바이스 제조방법.
  31. 제 19 항에 있어서,
    상기 (c) 단계의 상기 플라즈마는,
    가스 혼합물을 공정챔버에 제공하는 단계; 및 상기 공정챔버의 상기 가스 혼합물에 전기장을 인가하는 단계에 의해 생성되는 것을 특징으로 하는 디바이스 제조방법.
  32. 제 31 항에 있어서,
    상기 가스 혼합물은 수소분자(H2), 아르곤(Ar), 헬륨(He), 질소(N2), 및 그 이외의 것들로 이루어진 그룹으로부터 선택된 1 이상의 가스를 포함하는 것을 특징으로 하는 디바이스 제조방법.
  33. 제 31 항에 있어서,
    상기 공정챔버는 약 0.1 torr 내지 약 100 torr 범위의 압력으로 유지되는 것을 특징으로 하는 디바이스 제조방법.
  34. 제 31 항에 있어서,
    상기 가스 혼합물은 약 10 sccm 내지 약 10000 sccm 범위의 유동율에서 증착챔버에 제공되는 것을 특징으로 하는 디바이스 제조방법.
  35. 제 31 항에 있어서,
    상기 전기장은 RF 전력으로 생성되는 것을 특징으로 하는 디바이스 제조방법.
  36. 제 35 항에 있어서,
    상기 RF 전력은 약 50 내지 약 2000 와트의 범위인 것을 특징으로 하는 디바이스 제조방법.
  37. 제 31 항에 있어서,
    상기 플라즈마는 질화탄탈륨(TaN) 화합물층 증착에 사용되는 공정챔버에서 생성되는 것을 특징으로 하는 디바이스 제조방법.
  38. 제 31 항에 있어서,
    상기 플라즈마는 질화탄탈륨(TaN) 화합물층 증착에 사용되는 공정챔버에 결합된 공정챔버에서 생성되는 것을 특징으로 하는 디바이스 제조방법.
  39. 제 19 항에 있어서,
    상기 (c) 단계는,
    (e) 아르곤 (Ar) 베이스의 플라즈마를 이용하여 질화탄탈륨(TaN) 화합물층을 플라즈마 처리하는 단계; 및
    (f) 실란(SiH4) 베이스의 분위기에서, 질화탄탈륨(TaN) 화합물층을 처리하는 단계를 포함하는 것을 특징으로 하는 집적회로 제조용 박막 형성방법.
  40. 실행시, 범용 컴퓨터가 박막 증착방법을 이용한 증착챔버를 제어하는 소프트웨어 루틴을 구비하는 컴퓨터 저장매체에 있어서,
    상기 박막 증착방법이,
    (a) 기판상에 질화탄탈륨(TaN) 화합물층을 형성하는 단계; 및
    (b) 상기 질화탄탈륨(TaN) 화합물층을 플라즈마 처리하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 저장매체.
  41. 제 40 항에 있어서,
    상기 (a) 단계는,
    증착챔버에 상기 기판을 위치시키는 단계;
    상기 증착챔버에 금속 유기 프리커서를 함유하는 탄탈륨 (Ta) 을 포함하는 가스 혼합물을 제공하는 단계; 및
    상기 기판상에 질화탄탈륨(TaN) 혼합물을 형성하기 위하여, 금속 유기 프리커서를 함유하는 상기 탄탈륨 (Ta) 을 열적으로 분해하는 단계를 구비하는 것을 특징으로 하는 컴퓨터 저장매체.
  42. 제 41 항에 있어서,
    상기 가스 혼합물은 캐리어 가스를 더 포함하는 것을 특징으로 하는 컴퓨터 저장매체.
  43. 제 42 항에 있어서,
    상기 캐리어 가스는 수소(H2), 아르곤(Ar), 헬륨(He), 질소(N2), 및 이들의 조합물들로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 컴퓨터 저장매체.
  44. 제 41 항에 있어서,
    금속 유기 프리커서를 함유하는 상기 탄탈륨 (Ta) 은 펜타키스(디에틸아미도) 탄탈륨(PEDAT)(Ta(NEt2)5), 펜타키스(에틸메틸아미도) 탄탈륨(PEMAT) (Ta(N(Et)(Me))5), 펜타키스(디메틸아미도) 탄탈륨(PDMAT)(Ta(NMe2)5), 테트라키스(에틸메틸아미도) 탄탈륨(TEMAT)(Ta(N(Et)(Me))4), 테트라키스(에틸메틸아미도) 탄탈륨(TDEAT)(Ta(N(Et2)4), 테트라키스(디메틸아미도) 탄탈륨(TDMAT)(Ta(NMe2)4), 이외의 것들, 및 이들의 조합물로 구성된 그룹으로부터선택되는 것을 특징으로 하는 컴퓨터 저장매체.
  45. 제 41 항에 있어서,
    상기 기판은 약 200 내지 약 600 ℃ 범위의 온도로 가열되는 것을 특징으로 하는 컴퓨터 저장매체.
  46. 제 41 항에 있어서,
    상기 증착챔버는 약 0.1 torr 내지 약 100 torr 사이의 압력으로 유지되는 것을 특징으로 하는 컴퓨터 저장매체.
  47. 제 41 항에 있어서,
    상기 금속 유기 프리커서를 함유하는 상기 탄탈륨은 약 0.1 sccm 내지 약 1000 sccm 범위의 유동율에서 증착챔버에 제공되는 것을 특징으로 하는 컴퓨터 저장매체.
  48. 제 41 항에 있어서,
    상기 캐리어 가스는 약 10 sccm 내지 약 10000 sccm 범위의 유동율에서 증착챔버에 제공되는 것을 특징으로 하는 컴퓨터 저장매체.
  49. 제 40 항에 있어서,
    상기 (b) 단계의 플라즈마는,
    공정챔버에 가스 혼합물을 제공하는 단계; 및
    상기 공정챔버 내의 상기 가스 혼합물에 전기장을 인가하는 단계에 의해서 생성되는 것을 특징으로 하는 컴퓨터 저장매체.
  50. 제 49 항에 있어서,
    상기 가스 혼합물은 수소분자(H2), 아르곤(Ar), 헬륨(He), 질소(N2), 및 그 이외의 것들로 이루어진 그룹으로부터 선택된 1 이상의 가스를 포함하는 것을 특징으로 하는 컴퓨터 저장매체.
  51. 제 49 항에 있어서,
    상기 공정챔버는 약 0.1 torr 내지 약 100 torr 범위의 압력으로 유지되는 것을 특징으로 하는 컴퓨터 저장매체.
  52. 제 49 항에 있어서,
    상기 가스 혼합물은 약 10 sccm 내지 약 10000 sccm 영역의 유동율에서 증착챔버에 제공되는 것을 특징으로 하는 컴퓨터 저장매체.
  53. 제 49 항에 있어서,
    상기 전기장은 고주파 (RF) 전력으로 생성되는 것을 특징으로 하는 컴퓨터 저장매체.
  54. 제 53 항에 있어서,
    RF 전력은 약 50 와트 내지 약 2000 와트의 범위인 것을 특징으로 하는 컴퓨터 저장매체.
  55. 제 49 항에 있어서,
    상기 플라즈마는 질화탄탈륨(TaN) 화합물층 증착에 사용되는 공정챔버에서 생성되는 것을 특징으로 하는 컴퓨터 저장매체.
  56. 제 49 항에 있어서,
    상기 플라즈마는 질화탄탈륨(TaN) 화합물층 증착에 사용되는 공정챔버에 결합된 공정챔버에서 생성되는 것을 특징으로 하는 컴퓨터 저장매체.
  57. 제 40 항에 있어서,
    상기 (b) 단계는,
    (c) 아르곤 (Ar) 베이스의 플라즈마를 이용하여 질화탄탈륨(TaN) 화합물층을 플라즈마 처리하는 단계; 및
    (d) 실란(SiH4) 베이스의 분위기에서 질화탄탈륨(TaN) 화합물층을 처리하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 저장매체.
KR1020010046368A 2000-07-31 2001-07-31 집적회로 제조용 박막 형성방법, 및 이를 이용한 디바이스제조방법 및 컴퓨터 저장매체 KR20020011126A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/629,778 US6455421B1 (en) 2000-07-31 2000-07-31 Plasma treatment of tantalum nitride compound films formed by chemical vapor deposition
US09/629,778 2000-07-31

Publications (1)

Publication Number Publication Date
KR20020011126A true KR20020011126A (ko) 2002-02-07

Family

ID=24524445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010046368A KR20020011126A (ko) 2000-07-31 2001-07-31 집적회로 제조용 박막 형성방법, 및 이를 이용한 디바이스제조방법 및 컴퓨터 저장매체

Country Status (5)

Country Link
US (2) US6455421B1 (ko)
EP (1) EP1179843A3 (ko)
JP (1) JP2002151437A (ko)
KR (1) KR20020011126A (ko)
TW (1) TW510014B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639458B1 (ko) * 2004-12-30 2006-10-26 동부일렉트로닉스 주식회사 TaSIN막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법
US9218993B2 (en) 2010-08-19 2015-12-22 Hitachi Kokusai Electric, Inc. Method of manufacturing semiconductor device and method of processing substrate

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6951804B2 (en) 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US6777327B2 (en) * 2001-03-28 2004-08-17 Sharp Laboratories Of America, Inc. Method of barrier metal surface treatment prior to Cu deposition to improve adhesion and trench filling characteristics
US7005392B2 (en) * 2001-03-30 2006-02-28 Advanced Technology Materials, Inc. Source reagent compositions for CVD formation of gate dielectric thin films using amide precursors and method of using same
US6849545B2 (en) * 2001-06-20 2005-02-01 Applied Materials, Inc. System and method to form a composite film stack utilizing sequential deposition techniques
US7105444B2 (en) * 2001-07-19 2006-09-12 Samsung Electronics Co., Ltd. Method for forming a wiring of a semiconductor device, method for forming a metal layer of a semiconductor device and apparatus for performing the same
US7098131B2 (en) * 2001-07-19 2006-08-29 Samsung Electronics Co., Ltd. Methods for forming atomic layers and thin films including tantalum nitride and devices including the same
US6607976B2 (en) * 2001-09-25 2003-08-19 Applied Materials, Inc. Copper interconnect barrier layer structure and formation method
KR100505043B1 (ko) * 2002-05-25 2005-07-29 삼성전자주식회사 커패시터 형성 방법
US7067422B2 (en) * 2004-03-31 2006-06-27 Tokyo Electron Limited Method of forming a tantalum-containing gate electrode structure
JP4931171B2 (ja) * 2005-03-03 2012-05-16 株式会社アルバック タンタル窒化物膜の形成方法
US20070048962A1 (en) * 2005-08-26 2007-03-01 Texas Instruments Incorporated TaN integrated circuit (IC) capacitor formation
US7850779B2 (en) 2005-11-04 2010-12-14 Applied Materisals, Inc. Apparatus and process for plasma-enhanced atomic layer deposition
US7959985B2 (en) * 2006-03-20 2011-06-14 Tokyo Electron Limited Method of integrating PEALD Ta-containing films into Cu metallization
US7407876B2 (en) * 2006-03-20 2008-08-05 Tokyo Electron Limited Method of plasma enhanced atomic layer deposition of TaC and TaCN films having good adhesion to copper
US7750173B2 (en) 2007-01-18 2010-07-06 Advanced Technology Materials, Inc. Tantalum amido-complexes with chelate ligands useful for CVD and ALD of TaN and Ta205 thin films
WO2008141434A1 (en) * 2007-05-17 2008-11-27 Fat Free Mobile Inc. Method and system for transcoding web pages by limiting selection through direction
US8026168B2 (en) * 2007-08-15 2011-09-27 Tokyo Electron Limited Semiconductor device containing an aluminum tantalum carbonitride barrier film and method of forming
US20090246952A1 (en) * 2008-03-28 2009-10-01 Tokyo Electron Limited Method of forming a cobalt metal nitride barrier film
US7985680B2 (en) * 2008-08-25 2011-07-26 Tokyo Electron Limited Method of forming aluminum-doped metal carbonitride gate electrodes
US8513107B2 (en) * 2010-01-26 2013-08-20 Taiwan Semiconductor Manufacturing Co., Ltd. Replacement gate FinFET devices and methods for forming the same
FR3099490B1 (fr) 2019-08-02 2022-12-02 X Fab France Procédé de formation d’un film de tantale à basse résistivité

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0285614A1 (fr) * 1986-10-06 1988-10-12 Stéfan Grigore DE FAY Procede et dispositif portatif pour saisir, memoriser et eventuellement traiter et reproduire des signes graphiques figurant sur un support quelconque
US5989999A (en) 1994-11-14 1999-11-23 Applied Materials, Inc. Construction of a tantalum nitride film on a semiconductor wafer
US5852676A (en) * 1995-04-11 1998-12-22 Teraform Inc. Method and apparatus for locating and identifying fields within a document
US5685960A (en) * 1995-11-27 1997-11-11 Applied Materials, Inc. Method for forming aluminum contacts
US5668054A (en) 1996-01-11 1997-09-16 United Microelectronics Corporation Process for fabricating tantalum nitride diffusion barrier for copper matallization
US5989652A (en) * 1997-01-31 1999-11-23 Tokyo Electron Limited Method of low temperature plasma enhanced chemical vapor deposition of tin film over titanium for use in via level applications
US6208435B1 (en) * 1997-03-25 2001-03-27 Jan Scott Zwolinski Method and apparatus for providing a handheld scanner-dictionary apparatus
US6153519A (en) * 1997-03-31 2000-11-28 Motorola, Inc. Method of forming a barrier layer
US6015917A (en) 1998-01-23 2000-01-18 Advanced Technology Materials, Inc. Tantalum amide precursors for deposition of tantalum nitride on a substrate
US6297147B1 (en) * 1998-06-05 2001-10-02 Applied Materials, Inc. Plasma treatment for ex-situ contact fill
US6307955B1 (en) * 1998-12-18 2001-10-23 Topaz Systems, Inc. Electronic signature management system
US6204204B1 (en) * 1999-04-01 2001-03-20 Cvc Products, Inc. Method and apparatus for depositing tantalum-based thin films with organmetallic precursor
US6054398A (en) * 1999-05-14 2000-04-25 Advanced Micro Devices, Inc. Semiconductor interconnect barrier for fluorinated dielectrics
US6543052B1 (en) * 1999-07-09 2003-04-01 Fujitsu Limited Internet shopping system utilizing set top box and voice recognition
US6546385B1 (en) * 1999-08-13 2003-04-08 International Business Machines Corporation Method and apparatus for indexing and searching content in hardcopy documents
US6297491B1 (en) * 1999-08-30 2001-10-02 Gateway, Inc. Media scanner
AU2001229421A1 (en) * 2000-01-13 2001-07-24 Orbidex, Inc. System and method of searching and gathering information on-line and off-line
US6704024B2 (en) * 2000-08-07 2004-03-09 Zframe, Inc. Visual content browsing using rasterized representations
US20020135815A1 (en) * 2001-01-22 2002-09-26 Time Domain Corporation Hand-held scanner with impulse radio wireless interface
JP4245883B2 (ja) * 2002-09-13 2009-04-02 株式会社日立製作所 電子文書およびこれの印刷媒体の真正性管理方法およびシステム、ならびにプログラム、記録媒体
JP2004348591A (ja) * 2003-05-23 2004-12-09 Canon Inc 文書検索方法及び装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639458B1 (ko) * 2004-12-30 2006-10-26 동부일렉트로닉스 주식회사 TaSIN막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법
US9218993B2 (en) 2010-08-19 2015-12-22 Hitachi Kokusai Electric, Inc. Method of manufacturing semiconductor device and method of processing substrate

Also Published As

Publication number Publication date
EP1179843A3 (en) 2003-04-09
TW510014B (en) 2002-11-11
EP1179843A2 (en) 2002-02-13
JP2002151437A (ja) 2002-05-24
US6455421B1 (en) 2002-09-24
US20020192952A1 (en) 2002-12-19

Similar Documents

Publication Publication Date Title
KR20020011126A (ko) 집적회로 제조용 박막 형성방법, 및 이를 이용한 디바이스제조방법 및 컴퓨터 저장매체
US6218301B1 (en) Deposition of tungsten films from W(CO)6
US7838441B2 (en) Deposition and densification process for titanium nitride barrier layers
US7772121B2 (en) Method of forming a trench structure
US6555183B2 (en) Plasma treatment of a titanium nitride film formed by chemical vapor deposition
US6436819B1 (en) Nitrogen treatment of a metal nitride/metal stack
US20020114886A1 (en) Method of tisin deposition using a chemical vapor deposition process
JP4713241B2 (ja) 高速原子層堆積装置及び使用方法
US20030072884A1 (en) Method of titanium and titanium nitride layer deposition
US20100151676A1 (en) Densification process for titanium nitride layer for submicron applications
US20110306203A1 (en) Interconnect structure and method of manufacturing a damascene structure
US6933021B2 (en) Method of TiSiN deposition using a chemical vapor deposition (CVD) process
KR20240070485A (ko) 상호접속부를 위한 wcn 배리어/접착층의 선택적인 증착
WO2007111780A2 (en) METHOD OF PLASMA ENHANCED ATOMIC LAYER DEPOSITION OF TaC AND TaCN FILMS HAVING GOOD ADHESION TO COPPER
US6177305B1 (en) Fabrication of metal-insulator-metal capacitive structures
US20020132473A1 (en) Integrated barrier layer structure for copper contact level metallization
KR20020072875A (ko) 반도체 소자의 금속 배선 형성 방법
US6168837B1 (en) Chemical vapor depositions process for depositing titanium silicide films from an organometallic compound
WO2002021593A9 (en) Method of forming titanium nitride (tin) films using metal-organic chemical vapor deposition (mocvd)
US6632737B1 (en) Method for enhancing the adhesion of a barrier layer to a dielectric
US7189649B2 (en) Method of forming a material film
US20240145235A1 (en) Sin gap fill via nucleation inhibition
TW202340503A (zh) 特徵部中的大晶粒鎢生長

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid