JP2001110808A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001110808A JP2001110808A JP28896299A JP28896299A JP2001110808A JP 2001110808 A JP2001110808 A JP 2001110808A JP 28896299 A JP28896299 A JP 28896299A JP 28896299 A JP28896299 A JP 28896299A JP 2001110808 A JP2001110808 A JP 2001110808A
- Authority
- JP
- Japan
- Prior art keywords
- barrier layer
- copper
- layer
- wiring
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 接続孔内への金属の埋め込み性を改善し、か
つ接続孔内に形成されるバリア層上に酸化膜が形成され
ないようにして、エレクトロマイグレーション耐性の向
上を図りつつ、ボイドの発生を抑えて配線の信頼性の向
上を図る。 【解決手段】 基板10上の絶縁膜21に形成された凹
部24(溝22と接続孔23)の内面にバリア層25を
形成する工程と、バリア層25を非酸化性雰囲気中に保
って、例えばスパッタリングによってバリア層25の表
面に、メッキシード層26を形成する工程と、少なくと
も凹部24の内部に金属粒子を含む溶液31を塗布する
工程とを備えた製造方法であり、その後、凹部24の内
部を金属メッキ層で埋め込んで、配線(第2の配線2
8)およびプラグ29を形成する。
つ接続孔内に形成されるバリア層上に酸化膜が形成され
ないようにして、エレクトロマイグレーション耐性の向
上を図りつつ、ボイドの発生を抑えて配線の信頼性の向
上を図る。 【解決手段】 基板10上の絶縁膜21に形成された凹
部24(溝22と接続孔23)の内面にバリア層25を
形成する工程と、バリア層25を非酸化性雰囲気中に保
って、例えばスパッタリングによってバリア層25の表
面に、メッキシード層26を形成する工程と、少なくと
も凹部24の内部に金属粒子を含む溶液31を塗布する
工程とを備えた製造方法であり、その後、凹部24の内
部を金属メッキ層で埋め込んで、配線(第2の配線2
8)およびプラグ29を形成する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、詳しくは多層配線の製造技術のうち、金属
で凹部内を埋め込む方法に係わる半導体装置の製造方法
に関する。
方法に関し、詳しくは多層配線の製造技術のうち、金属
で凹部内を埋め込む方法に係わる半導体装置の製造方法
に関する。
【0002】
【従来の技術】従来、LSIの配線材料にはアルミニウ
ム合金が広く用いられてきたが、LSIの微細化、高速
化の要求が高まるにつれて、アルミニウム合金配線では
十分な性能、特に高信頼性化、低抵抗化の確保が難しく
なってきた。この対策として、アルミニウム合金よりも
エレクトロマイグレーション耐性に優れ、かつ低い抵抗
を有する銅配線技術が注目され、実用化に向けて検討が
なされている。
ム合金が広く用いられてきたが、LSIの微細化、高速
化の要求が高まるにつれて、アルミニウム合金配線では
十分な性能、特に高信頼性化、低抵抗化の確保が難しく
なってきた。この対策として、アルミニウム合金よりも
エレクトロマイグレーション耐性に優れ、かつ低い抵抗
を有する銅配線技術が注目され、実用化に向けて検討が
なされている。
【0003】銅配線の形成は、一般に銅のドライエッチ
ングが容易でないために、溝配線による方法が有望視さ
れている。溝配線は、酸化シリコン等の層間絶縁膜に予
め所定の溝を形成し、その溝に配線材料を埋め込んだ
後、余剰の配線材料を化学的機械研磨等により除去する
ことで形成される。
ングが容易でないために、溝配線による方法が有望視さ
れている。溝配線は、酸化シリコン等の層間絶縁膜に予
め所定の溝を形成し、その溝に配線材料を埋め込んだ
後、余剰の配線材料を化学的機械研磨等により除去する
ことで形成される。
【0004】溝配線の製造方法では、電解メッキ法、化
学的気相成長法、スパッタリングとリフロー法、高圧リ
フロー法等が検討されているが、微細な孔や溝への埋め
込み能力が高い銅の電解メッキ法が特に重要視されてい
る。
学的気相成長法、スパッタリングとリフロー法、高圧リ
フロー法等が検討されているが、微細な孔や溝への埋め
込み能力が高い銅の電解メッキ法が特に重要視されてい
る。
【0005】電解メッキ法により銅を溝および接続孔に
埋め込むプロセスの一例を図2によって説明する。
埋め込むプロセスの一例を図2によって説明する。
【0006】図2の(1)に示すように、絶縁膜111
には溝配線構造の下層配線112が形成されている。こ
の絶縁膜111上には層間絶縁膜113が形成され、そ
の層間絶縁膜113には溝114とその溝114の下層
配線112とを接続する接続孔115が形成されてい
る。そしてスパッタリングによって、溝114および接
続孔115に内面に、バリア層116として例えば窒化
タンタルを30nmの厚さに形成する。このとき、層間
絶縁膜113上にもバリア層116が形成される。この
窒化タンタルからなるバリア層116は銅が酸化シリコ
ン等の層間絶縁膜113中に拡散するのを防止する機能
を有する。次いでスパッタリングによって銅を例えば1
00nmの厚さに成膜して銅シード層117を形成す
る。この銅シード層117は、その後の電解メッキ工程
において銅を成長させるためのシード層として機能す
る。
には溝配線構造の下層配線112が形成されている。こ
の絶縁膜111上には層間絶縁膜113が形成され、そ
の層間絶縁膜113には溝114とその溝114の下層
配線112とを接続する接続孔115が形成されてい
る。そしてスパッタリングによって、溝114および接
続孔115に内面に、バリア層116として例えば窒化
タンタルを30nmの厚さに形成する。このとき、層間
絶縁膜113上にもバリア層116が形成される。この
窒化タンタルからなるバリア層116は銅が酸化シリコ
ン等の層間絶縁膜113中に拡散するのを防止する機能
を有する。次いでスパッタリングによって銅を例えば1
00nmの厚さに成膜して銅シード層117を形成す
る。この銅シード層117は、その後の電解メッキ工程
において銅を成長させるためのシード層として機能す
る。
【0007】次いで図2の(2)に示すように、銅の電
解メッキによって、溝114および接続孔115の核内
部を銅を埋め込み銅膜118を形成する。その後、層間
絶縁膜113上の余分な銅シード層117、銅膜118
およびバリア層116を除去する。その結果、溝114
および接続孔115の内部にバリア層116を介して配
線119およびプラグ120が形成される。
解メッキによって、溝114および接続孔115の核内
部を銅を埋め込み銅膜118を形成する。その後、層間
絶縁膜113上の余分な銅シード層117、銅膜118
およびバリア層116を除去する。その結果、溝114
および接続孔115の内部にバリア層116を介して配
線119およびプラグ120が形成される。
【0008】
【発明が解決しようとする課題】しかしながら、配線の
微細化が進み、また、溝と接続孔とを同時に埋め込むプ
ロセスにおいては、溝や接続孔のアスペクト比が高くな
り、スパッタリングではバリア層と銅シード層とを十分
なステップカバリッジを得て形成することが困難にな
る。このように、ステップカバリッジが不十分になる
と、図3に示すように、電解メッキ時に、カバリッジの
不十分な部分、例えばプラグ120の部分にボイド13
1が発生し、エレクトロマイグレーションなどにより断
線が起こり使用に耐えなくなる。
微細化が進み、また、溝と接続孔とを同時に埋め込むプ
ロセスにおいては、溝や接続孔のアスペクト比が高くな
り、スパッタリングではバリア層と銅シード層とを十分
なステップカバリッジを得て形成することが困難にな
る。このように、ステップカバリッジが不十分になる
と、図3に示すように、電解メッキ時に、カバリッジの
不十分な部分、例えばプラグ120の部分にボイド13
1が発生し、エレクトロマイグレーションなどにより断
線が起こり使用に耐えなくなる。
【0009】この対策として、銅の超微粒子溶液を回転
塗布することで、銅膜を形成し、その銅膜で、銅配線を
形成したり電解メッキ用シード層を形成する方法が検討
されている。
塗布することで、銅膜を形成し、その銅膜で、銅配線を
形成したり電解メッキ用シード層を形成する方法が検討
されている。
【0010】しかしながら、上記技術では、バリア層を
一旦大気に開放してから、バリア層上に直接、銅の超微
粒子溶液の回転塗布を施している。そのため、図4に示
すように、大気にさらされているバリア層116の表面
には極薄い酸化膜141が形成され、その酸化膜141
を介してバリア層116上に、回転塗布により形成され
る銅の超微粒子からなる銅膜151が形成されることに
なる。その結果、下層配線(図示せず)とのコンタクト
抵抗の上昇や、バリア層116と銅膜151との界面の
違いからエレクトロマイグレーション耐性の違いを生じ
る。最悪の場合には、エレクトロマイグレーション耐性
が悪化することが懸念される。
一旦大気に開放してから、バリア層上に直接、銅の超微
粒子溶液の回転塗布を施している。そのため、図4に示
すように、大気にさらされているバリア層116の表面
には極薄い酸化膜141が形成され、その酸化膜141
を介してバリア層116上に、回転塗布により形成され
る銅の超微粒子からなる銅膜151が形成されることに
なる。その結果、下層配線(図示せず)とのコンタクト
抵抗の上昇や、バリア層116と銅膜151との界面の
違いからエレクトロマイグレーション耐性の違いを生じ
る。最悪の場合には、エレクトロマイグレーション耐性
が悪化することが懸念される。
【0011】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の製造方法であって、
すなわち、基板上の絶縁膜に形成された凹部の内面にバ
リア層を形成する工程と、このバリア層を非酸化性雰囲
気中に保ってバリア層の表面にメッキシード層を形成す
る工程と、少なくとも凹部の内部に金属粒子を含む溶液
を塗布する工程とを備えたことを特徴とする。また、金
属粒子を含む溶液を塗布する工程を行った後、凹部の内
部に金属メッキ層を形成することを特徴とする。
決するためになされた半導体装置の製造方法であって、
すなわち、基板上の絶縁膜に形成された凹部の内面にバ
リア層を形成する工程と、このバリア層を非酸化性雰囲
気中に保ってバリア層の表面にメッキシード層を形成す
る工程と、少なくとも凹部の内部に金属粒子を含む溶液
を塗布する工程とを備えたことを特徴とする。また、金
属粒子を含む溶液を塗布する工程を行った後、凹部の内
部に金属メッキ層を形成することを特徴とする。
【0012】上記半導体装置の製造方法では、基板上の
絶縁膜に形成された凹部の内面にバリア層を形成した
後、このバリア層を非酸化性雰囲気を保ってバリア層の
表面にメッキシード層を形成することから、バリア層の
表面に酸化膜等の絶縁性の膜が形成されるのが防止され
る。そのため、エレクトロマイグレーション耐性が高め
られる。また、少なくとも凹部の内部に金属粒子を含む
溶液を塗布することから、凹部は少なくとも一部が金属
粒子で埋め込まれるので、凹部のアスペクト比が小さく
なる。そのため、その後の電解メッキによる凹部内への
金属の埋め込み性能が高められ、ボイドの発生が無くな
る。
絶縁膜に形成された凹部の内面にバリア層を形成した
後、このバリア層を非酸化性雰囲気を保ってバリア層の
表面にメッキシード層を形成することから、バリア層の
表面に酸化膜等の絶縁性の膜が形成されるのが防止され
る。そのため、エレクトロマイグレーション耐性が高め
られる。また、少なくとも凹部の内部に金属粒子を含む
溶液を塗布することから、凹部は少なくとも一部が金属
粒子で埋め込まれるので、凹部のアスペクト比が小さく
なる。そのため、その後の電解メッキによる凹部内への
金属の埋め込み性能が高められ、ボイドの発生が無くな
る。
【0013】
【発明の実施の形態】本発明の製造方法に係わる実施の
形態の一例を、図1の製造工程断面図によって説明す
る。
形態の一例を、図1の製造工程断面図によって説明す
る。
【0014】図1の(1)に示すように、半導体基板
(図示せず)上に形成した半導体素子、配線等(図示せ
ず)を覆う絶縁膜(図示せず)を形成し、その上面に例
えば窒化シリコン膜11、酸化シリコン膜12を順に形
成する。その酸化シリコン膜12に溝13を形成し、そ
の溝13の内部に例えば窒化タンタルからなるバリア層
14を介して導電体材料として例えば銅を埋め込み、そ
の後、例えば化学的機械研磨によって余剰な導電体材料
やバリア層を除去して、いわゆる溝配線構造の第1の配
線15を形成する。この化学的機械研磨によって、酸化
シリコン膜12上は平坦化される。このように基板10
が形成されている。
(図示せず)上に形成した半導体素子、配線等(図示せ
ず)を覆う絶縁膜(図示せず)を形成し、その上面に例
えば窒化シリコン膜11、酸化シリコン膜12を順に形
成する。その酸化シリコン膜12に溝13を形成し、そ
の溝13の内部に例えば窒化タンタルからなるバリア層
14を介して導電体材料として例えば銅を埋め込み、そ
の後、例えば化学的機械研磨によって余剰な導電体材料
やバリア層を除去して、いわゆる溝配線構造の第1の配
線15を形成する。この化学的機械研磨によって、酸化
シリコン膜12上は平坦化される。このように基板10
が形成されている。
【0015】次いで、酸化シリコン膜12上に第1の配
線15を覆う拡散防止層16を例えばプラズマエンハン
メントCVD法により銅の拡散を防止する窒化シリコン
を50nmの厚さに堆積して形成する。さらに例えばプ
ラズマエンハンメントCVD法によって、拡散防止層1
6上に下層配線と上層配線との間の絶縁膜となる配線層
間絶縁膜〔以下ILD(Inter Level Dielectrics )と
いう〕17を、例えば酸化シリコンを500nmの厚さ
に堆積して形成する。さらに、例えばプラズマエンハン
メントCVD法によって、ILD17上にエッチングス
トッパ層18を例えば窒化シリコンを70nmの厚さに
堆積して形成する。
線15を覆う拡散防止層16を例えばプラズマエンハン
メントCVD法により銅の拡散を防止する窒化シリコン
を50nmの厚さに堆積して形成する。さらに例えばプ
ラズマエンハンメントCVD法によって、拡散防止層1
6上に下層配線と上層配線との間の絶縁膜となる配線層
間絶縁膜〔以下ILD(Inter Level Dielectrics )と
いう〕17を、例えば酸化シリコンを500nmの厚さ
に堆積して形成する。さらに、例えばプラズマエンハン
メントCVD法によって、ILD17上にエッチングス
トッパ層18を例えば窒化シリコンを70nmの厚さに
堆積して形成する。
【0016】次いで、通常のレジスト塗布方法によって
レジスト膜(図示せず)を形成し、リソグラフィー技術
によりそのレジスト膜を加工してレジストマスク(図示
せず)の形成し、そのレジストマスクを用いたエッチン
グ技術によって上記エッチングストッパ層18に接続孔
の一部となる開口部19を形成する。その後上記レジス
トマスクを除去する。
レジスト膜(図示せず)を形成し、リソグラフィー技術
によりそのレジスト膜を加工してレジストマスク(図示
せず)の形成し、そのレジストマスクを用いたエッチン
グ技術によって上記エッチングストッパ層18に接続孔
の一部となる開口部19を形成する。その後上記レジス
トマスクを除去する。
【0017】続いて、上記エッチングストッパ層18上
に同一層配線間の絶縁膜となる配線間絶縁膜〔以下IM
D(Inter Metal Dielectrics )という〕20を、例え
ば酸化シリコンを500nmの厚さに堆積して形成す
る。このようにして、基板10上に、拡散防止層16、
ILD17、エッチングストッパ層18およびIMD2
0からなる絶縁膜21が形成される。
に同一層配線間の絶縁膜となる配線間絶縁膜〔以下IM
D(Inter Metal Dielectrics )という〕20を、例え
ば酸化シリコンを500nmの厚さに堆積して形成す
る。このようにして、基板10上に、拡散防止層16、
ILD17、エッチングストッパ層18およびIMD2
0からなる絶縁膜21が形成される。
【0018】次いで、図1の(2)に示すように、通常
のレジスト膜(図示せず)の形成、リソグラフィー技術
によりレジスト膜を加工してレジストマスク(図示せ
ず)の形成、そのレジストマスクを用いたエッチング技
術によって、上記IMD20に溝22を形成する。この
エッチングでは、窒化シリコンからなる拡散防止層16
がエッチングストッパとして機能する。さらに上記エッ
チングストッパ層18をマスクにエッチングを進めてI
LD17に接続孔23を形成する。上記酸化シリコンの
エッチング条件としては、一例として、エッチング装置
にマグネトロン型プラズマエッチング装置を用い、エッ
チングガスに、オクタフルオロブタン(C4 F8 )(例
えば供給流量が14cm3 /min)と一酸化炭素(C
O)(例えば供給流量が250cm3 /min)とアル
ゴン(Ar)(例えば供給流量が100cm3 /mi
n)と酸素(O2 )(例えば供給流量が2cm3 /mi
n)とを用い、エッチング雰囲気の圧力を5.3Pa、
プラズマパワーを1.60kWに設定した。その後上記
レジストマスクを除去する。
のレジスト膜(図示せず)の形成、リソグラフィー技術
によりレジスト膜を加工してレジストマスク(図示せ
ず)の形成、そのレジストマスクを用いたエッチング技
術によって、上記IMD20に溝22を形成する。この
エッチングでは、窒化シリコンからなる拡散防止層16
がエッチングストッパとして機能する。さらに上記エッ
チングストッパ層18をマスクにエッチングを進めてI
LD17に接続孔23を形成する。上記酸化シリコンの
エッチング条件としては、一例として、エッチング装置
にマグネトロン型プラズマエッチング装置を用い、エッ
チングガスに、オクタフルオロブタン(C4 F8 )(例
えば供給流量が14cm3 /min)と一酸化炭素(C
O)(例えば供給流量が250cm3 /min)とアル
ゴン(Ar)(例えば供給流量が100cm3 /mi
n)と酸素(O2 )(例えば供給流量が2cm3 /mi
n)とを用い、エッチング雰囲気の圧力を5.3Pa、
プラズマパワーを1.60kWに設定した。その後上記
レジストマスクを除去する。
【0019】さらに、図1の(3)に示すように、酸化
シリコンからなるIMD20、ILD17をエッチング
マスクにして拡散防止層16を選択的にエッチングし
て、接続孔23を第1の配線15に達するようにする。
このとき、エッチングストッパ層18もエッチングさ
れ、溝22がILD17上に形成される。このようにし
て、絶縁膜21に溝22および接続孔23からなる凹部
24が形成される。
シリコンからなるIMD20、ILD17をエッチング
マスクにして拡散防止層16を選択的にエッチングし
て、接続孔23を第1の配線15に達するようにする。
このとき、エッチングストッパ層18もエッチングさ
れ、溝22がILD17上に形成される。このようにし
て、絶縁膜21に溝22および接続孔23からなる凹部
24が形成される。
【0020】次に、図1の(4)に示すように、例えば
スパッタリングによって、上記凹部24の内面に例えば
窒化タンタルを堆積してバリア層25を形成する。その
際、絶縁膜21上にもバリア層25が形成される。この
スパッタリング条件としては、一例として、プロセスガ
スにアルゴン(Ar)(例えば供給流量が100cm3
/min)を用い、スパッタリング雰囲気の圧力を0.
4Pa、DCパワーを6kW、成膜温度を100℃に設
定した。
スパッタリングによって、上記凹部24の内面に例えば
窒化タンタルを堆積してバリア層25を形成する。その
際、絶縁膜21上にもバリア層25が形成される。この
スパッタリング条件としては、一例として、プロセスガ
スにアルゴン(Ar)(例えば供給流量が100cm3
/min)を用い、スパッタリング雰囲気の圧力を0.
4Pa、DCパワーを6kW、成膜温度を100℃に設
定した。
【0021】さらに上記バリア層25を非酸化性雰囲気
中に保って、例えばスパッタリングによって、上記バリ
ア層25の表面にメッキシード層26を、例えば銅を堆
積して形成する。その際、絶縁膜21上のバリア層25
上にもメッキシード層26が形成される。このスパッタ
リング条件としては、一例として、プロセスガスにアル
ゴン(Ar)(例えば供給流量が50cm3 /min)
を用い、スパッタリング雰囲気の圧力を0.2Pa、D
Cパワーを12kW、成膜温度を100℃に設定した。
上記メッキシード層26は、銅以外に、金、プラチナお
よびロジウムのうちの1種、もしくは銅、金、プラチナ
およびロジウムのうちの複数種からなる合金で形成する
こともできる。
中に保って、例えばスパッタリングによって、上記バリ
ア層25の表面にメッキシード層26を、例えば銅を堆
積して形成する。その際、絶縁膜21上のバリア層25
上にもメッキシード層26が形成される。このスパッタ
リング条件としては、一例として、プロセスガスにアル
ゴン(Ar)(例えば供給流量が50cm3 /min)
を用い、スパッタリング雰囲気の圧力を0.2Pa、D
Cパワーを12kW、成膜温度を100℃に設定した。
上記メッキシード層26は、銅以外に、金、プラチナお
よびロジウムのうちの1種、もしくは銅、金、プラチナ
およびロジウムのうちの複数種からなる合金で形成する
こともできる。
【0022】次いで、図1の(5)に示すように、絶縁
膜21上、具体的にはメッキシード層26上に金属粒子
を含む溶液31として、例えば有機溶媒に銅の微粒子を
分散させた溶液を塗布する。
膜21上、具体的にはメッキシード層26上に金属粒子
を含む溶液31として、例えば有機溶媒に銅の微粒子を
分散させた溶液を塗布する。
【0023】続いて、例えば100℃〜150℃の不活
性な雰囲気(例えば窒素雰囲気、希ガス雰囲気等)もし
くは例えば室温の工業的な真空雰囲気で有機溶媒を蒸
発、乾燥させた後、例えば300℃〜400℃の水素雰
囲気のような還元性雰囲気で焼成を行って、図1の
(6)に示すように、凹部24の内部の下部、図面では
接続孔23の内部に銅からなる金属堆積部27を形成す
る。図面では接続孔23の内部とともにメッキシード層
26の表面にも金属堆積部27が形成されている状態を
示した。
性な雰囲気(例えば窒素雰囲気、希ガス雰囲気等)もし
くは例えば室温の工業的な真空雰囲気で有機溶媒を蒸
発、乾燥させた後、例えば300℃〜400℃の水素雰
囲気のような還元性雰囲気で焼成を行って、図1の
(6)に示すように、凹部24の内部の下部、図面では
接続孔23の内部に銅からなる金属堆積部27を形成す
る。図面では接続孔23の内部とともにメッキシード層
26の表面にも金属堆積部27が形成されている状態を
示した。
【0024】その後、図1の(7)に示すように、例え
ば銅の電解メッキ法によって、凹部24を金属(銅)メ
ッキ層で埋め込む。その際、上記絶縁膜21上のメッキ
シード層26〔前記図1の(6)参照〕上にも金属
(銅)メッキ層が堆積される。金属(銅)メッキ層を形
成する場合の電解メッキ条件としては、一例として、メ
ッキ液に硫酸銅系銅電解メッキ液を用い、メッキ温度を
18℃、メッキ電流値を2.83A、メッキ時間を4分
30秒に設定し、1μmの厚さに銅を堆積した。
ば銅の電解メッキ法によって、凹部24を金属(銅)メ
ッキ層で埋め込む。その際、上記絶縁膜21上のメッキ
シード層26〔前記図1の(6)参照〕上にも金属
(銅)メッキ層が堆積される。金属(銅)メッキ層を形
成する場合の電解メッキ条件としては、一例として、メ
ッキ液に硫酸銅系銅電解メッキ液を用い、メッキ温度を
18℃、メッキ電流値を2.83A、メッキ時間を4分
30秒に設定し、1μmの厚さに銅を堆積した。
【0025】その後、例えば化学的機械研磨によって、
絶縁膜21上の余剰な金属(銅)メッキ層、メッキシー
ド層26およびバリア層25を除去する。その結果、凹
部24(溝22)の内部にバリア層25を介して銅から
なる第2の配線28が形成され、凹部24(接続孔2
3)の内部にバリア層25を介して銅からなるプラグ2
9が形成される。上記化学的機械研磨条件としては、一
例として、研磨パッドに不織布と独立発泡体の積層構造
のものを用い、研磨スラリーに過酸化水素を添加したア
ルミナ含有スラリーを用い、研磨圧力を9.8kPa、
研磨定盤の回転数を30rpm、研磨ヘッドの回転数を
30rpm、研磨スラリーの流量を100cm3 /mi
n、研磨雰囲気の温度を25℃〜30℃に設定した。
絶縁膜21上の余剰な金属(銅)メッキ層、メッキシー
ド層26およびバリア層25を除去する。その結果、凹
部24(溝22)の内部にバリア層25を介して銅から
なる第2の配線28が形成され、凹部24(接続孔2
3)の内部にバリア層25を介して銅からなるプラグ2
9が形成される。上記化学的機械研磨条件としては、一
例として、研磨パッドに不織布と独立発泡体の積層構造
のものを用い、研磨スラリーに過酸化水素を添加したア
ルミナ含有スラリーを用い、研磨圧力を9.8kPa、
研磨定盤の回転数を30rpm、研磨ヘッドの回転数を
30rpm、研磨スラリーの流量を100cm3 /mi
n、研磨雰囲気の温度を25℃〜30℃に設定した。
【0026】上記実施の形態で説明した製造方法では、
基板10上の絶縁膜21に形成された凹部24の内面に
バリア層25を形成した後、このバリア層25を非酸化
性雰囲気を保ってバリア層25の表面にメッキシード層
26を形成することから、バリア層25の表面に酸化膜
等の絶縁性の膜が形成されることが防止される。そのた
め、エレクトロマイグレーション耐性が高められる。ま
た、少なくとも凹部24の内部に金属粒子を含む溶液3
1を塗布することから、凹部24は少なくとも一部が金
属粒子からなる金属堆積物27で埋め込まれるので、凹
部24(接続孔23)のアスペクト比が小さくなる。そ
のため、その後の電解メッキによる凹部24内への金属
の埋め込み性能が高められ、ボイドの発生が無くなる。
基板10上の絶縁膜21に形成された凹部24の内面に
バリア層25を形成した後、このバリア層25を非酸化
性雰囲気を保ってバリア層25の表面にメッキシード層
26を形成することから、バリア層25の表面に酸化膜
等の絶縁性の膜が形成されることが防止される。そのた
め、エレクトロマイグレーション耐性が高められる。ま
た、少なくとも凹部24の内部に金属粒子を含む溶液3
1を塗布することから、凹部24は少なくとも一部が金
属粒子からなる金属堆積物27で埋め込まれるので、凹
部24(接続孔23)のアスペクト比が小さくなる。そ
のため、その後の電解メッキによる凹部24内への金属
の埋め込み性能が高められ、ボイドの発生が無くなる。
【0027】上記実施の形態では、凹部24を溝22と
その底部に形成した接続孔23とからなるもので説明し
たが、凹部は接続孔のみもしくは溝のみで形成されたも
のであっても、上記製造方法を適用することができ、上
記説明したのと同様に、エレクトロマイグレーション耐
性の向上、アスペクト比の低減によるメッキ金属の埋め
込み性の向上等の効果が得られる。
その底部に形成した接続孔23とからなるもので説明し
たが、凹部は接続孔のみもしくは溝のみで形成されたも
のであっても、上記製造方法を適用することができ、上
記説明したのと同様に、エレクトロマイグレーション耐
性の向上、アスペクト比の低減によるメッキ金属の埋め
込み性の向上等の効果が得られる。
【0028】また、上記製造方法では、ILD17、I
MD20を酸化シリコンで形成する代わりに、フッ素も
しくは炭素を含む酸化シリコンからなる低誘電率絶縁
膜、キセロゲルからなる低誘電率絶縁膜、ポリアリール
エーテル、ポリイミド等の有機絶縁膜等で形成すること
も可能である。なお、有機絶縁膜を用いた場合には、凹
部23を形成する際に、無機マスクを用いる。また、エ
ッチングストッパ層18には、窒化シリコンの代わりに
有機膜のエッチングストッパとなりうる材料として例え
ば酸化シリコンを用いることも可能である。
MD20を酸化シリコンで形成する代わりに、フッ素も
しくは炭素を含む酸化シリコンからなる低誘電率絶縁
膜、キセロゲルからなる低誘電率絶縁膜、ポリアリール
エーテル、ポリイミド等の有機絶縁膜等で形成すること
も可能である。なお、有機絶縁膜を用いた場合には、凹
部23を形成する際に、無機マスクを用いる。また、エ
ッチングストッパ層18には、窒化シリコンの代わりに
有機膜のエッチングストッパとなりうる材料として例え
ば酸化シリコンを用いることも可能である。
【0029】
【発明の効果】以上、説明したように本発明によれば、
基板上の絶縁膜に形成された凹部の内面にバリア層を形
成した後、このバリア層を非酸化性雰囲気を保ってバリ
ア層の表面にメッキシード層を形成するので、バリア層
の表面に酸化膜等の絶縁性の膜が形成されるのを防止す
ることができる。そのため、エレクトロマイグレーショ
ン耐性が高められる。また、少なくとも凹部の内部に金
属粒子を含む溶液を塗布するので、凹部の少なくとも一
部を金属粒子で埋め込むことができる。そのため、凹部
のアスペクト比が小さくなるので、その後の電解メッキ
による凹部内への金属の埋め込み性能が高められ、ボイ
ドの発生を無くすことができる。よって、信頼性の高い
配線構造を形成することができる。
基板上の絶縁膜に形成された凹部の内面にバリア層を形
成した後、このバリア層を非酸化性雰囲気を保ってバリ
ア層の表面にメッキシード層を形成するので、バリア層
の表面に酸化膜等の絶縁性の膜が形成されるのを防止す
ることができる。そのため、エレクトロマイグレーショ
ン耐性が高められる。また、少なくとも凹部の内部に金
属粒子を含む溶液を塗布するので、凹部の少なくとも一
部を金属粒子で埋め込むことができる。そのため、凹部
のアスペクト比が小さくなるので、その後の電解メッキ
による凹部内への金属の埋め込み性能が高められ、ボイ
ドの発生を無くすことができる。よって、信頼性の高い
配線構造を形成することができる。
【図面の簡単な説明】
【図1】本発明の製造方法に係わる実施の形態の一例を
示す製造工程断面図である。
示す製造工程断面図である。
【図2】従来の技術の一例を示す製造工程断面図であ
る。
る。
【図3】課題を説明する概略構成断面図である。
【図4】課題を説明する概略構成断面図である。
10…基板、21…絶縁膜、24…凹部、25…バリア
層、26…メッキシード層、31…金属粒子を含む溶液
層、26…メッキシード層、31…金属粒子を含む溶液
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山岸 肇 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5F033 HH07 HH11 HH13 HH32 JJ07 JJ11 JJ13 JJ32 KK11 KK32 MM02 MM05 MM12 MM13 NN03 NN06 NN07 PP15 PP26 PP27 PP33 QQ09 QQ10 QQ12 QQ16 QQ21 QQ25 QQ37 QQ48 QQ73 QQ98 RR04 RR06 SS15 XX05
Claims (7)
- 【請求項1】 基板上の絶縁膜に形成された凹部の内面
にバリア層を形成する工程と、 前記バリア層を非酸化性雰囲気中に保って前記バリア層
の表面にメッキシード層を形成する工程と、 少なくとも前記凹部の内部に金属粒子を含む溶液を塗布
する工程とを備えたことを特徴とする半導体装置の製造
方法。 - 【請求項2】 前記メッキシード層はスパッタリングに
よって形成することを特徴とする請求項1記載の半導体
装置の製造方法。 - 【請求項3】 前記メッキシード層は、銅、金、プラチ
ナおよびロジウムのうちの1種、もしくは銅、金、プラ
チナおよびロジウムのうちの複数種からなる合金で形成
することを特徴とする請求項1記載の半導体装置の製造
方法。 - 【請求項4】 前記金属粒子を含む溶液を塗布する工程
を行った後、 前記凹部の内部を金属メッキ層で埋め込む工程を備えた
ことを特徴とする請求項1記載の半導体装置の製造方
法。 - 【請求項5】 前記凹部は溝からなることを特徴とする
請求項1記載の半導体装置の製造方法。 - 【請求項6】 前記凹部は接続孔からなることを特徴と
する請求項1記載の半導体装置の製造方法。 - 【請求項7】 前記凹部は溝と該溝の底部に形成された
接続孔とからなることを特徴とする請求項1記載の半導
体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28896299A JP2001110808A (ja) | 1999-10-12 | 1999-10-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28896299A JP2001110808A (ja) | 1999-10-12 | 1999-10-12 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001110808A true JP2001110808A (ja) | 2001-04-20 |
Family
ID=17737063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28896299A Pending JP2001110808A (ja) | 1999-10-12 | 1999-10-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001110808A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100753416B1 (ko) * | 2006-03-24 | 2007-08-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
JP2008505506A (ja) * | 2004-07-08 | 2008-02-21 | スパンジョン・リミテッド・ライアビリティ・カンパニー | 信頼性の向上した銅被膜のための接続パッド構造およびその製造方法 |
KR100891524B1 (ko) | 2007-08-31 | 2009-04-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
KR100896460B1 (ko) | 2002-12-30 | 2009-05-14 | 주식회사 하이닉스반도체 | 반도체소자의 구리배선 형성방법 |
JP2016048779A (ja) * | 2014-08-27 | 2016-04-07 | Jsr株式会社 | 3次元配線を有する回路装置、3次元配線の形成方法、および3次元配線用の金属膜形成用組成物 |
-
1999
- 1999-10-12 JP JP28896299A patent/JP2001110808A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100896460B1 (ko) | 2002-12-30 | 2009-05-14 | 주식회사 하이닉스반도체 | 반도체소자의 구리배선 형성방법 |
JP2008505506A (ja) * | 2004-07-08 | 2008-02-21 | スパンジョン・リミテッド・ライアビリティ・カンパニー | 信頼性の向上した銅被膜のための接続パッド構造およびその製造方法 |
KR100753416B1 (ko) * | 2006-03-24 | 2007-08-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
KR100891524B1 (ko) | 2007-08-31 | 2009-04-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
JP2016048779A (ja) * | 2014-08-27 | 2016-04-07 | Jsr株式会社 | 3次元配線を有する回路装置、3次元配線の形成方法、および3次元配線用の金属膜形成用組成物 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7265038B2 (en) | Method for forming a multi-layer seed layer for improved Cu ECP | |
US6503830B2 (en) | Method of manufacturing a semiconductor device | |
JP3500564B2 (ja) | 半導体装置の製造方法 | |
JP3615205B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US8119519B2 (en) | Semiconductor device manufacturing method | |
US7071100B2 (en) | Method of forming barrier layer with reduced resistivity and improved reliability in copper damascene process | |
JP2000150647A (ja) | 配線構造およびその製造方法 | |
US6613686B2 (en) | Method of etching silicon nitride film and method of producing semiconductor device | |
US6522013B1 (en) | Punch-through via with conformal barrier liner | |
JPH0936230A (ja) | 半導体装置の製造方法 | |
JP2000091422A (ja) | 多層配線構造の製造方法 | |
JP3517802B2 (ja) | 埋め込み導電層の形成方法 | |
US7223692B2 (en) | Multi-level semiconductor device with capping layer for improved adhesion | |
US7176141B2 (en) | Plasma treatment to improve barrier layer performance over porous low-K insulating dielectrics | |
JP2001110808A (ja) | 半導体装置の製造方法 | |
JP2000332106A (ja) | 半導体装置およびその製造方法 | |
JP2002053971A (ja) | めっき方法及びめっき構造、並びに半導体装置の製造方法及び半導体装置 | |
TWI397126B (zh) | 半導體裝置及其製造方法 | |
JP2001135721A (ja) | 半導体装置およびその製造方法 | |
JP2001284355A (ja) | 半導体装置およびその製造方法 | |
JP2001144089A (ja) | 半導体装置の製造方法 | |
JP2005203568A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2000124310A (ja) | 半導体装置およびその製造方法 | |
JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JP4006720B2 (ja) | 半導体装置及びその製造方法 |