JP2701730B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2701730B2 JP2701730B2 JP6026672A JP2667294A JP2701730B2 JP 2701730 B2 JP2701730 B2 JP 2701730B2 JP 6026672 A JP6026672 A JP 6026672A JP 2667294 A JP2667294 A JP 2667294A JP 2701730 B2 JP2701730 B2 JP 2701730B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- copper
- semiconductor device
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 239000010949 copper Substances 0.000 claims description 121
- 229910052718 tin Inorganic materials 0.000 claims description 80
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 73
- 239000010936 titanium Substances 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 59
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 41
- 150000001875 compounds Chemical class 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 229910052802 copper Inorganic materials 0.000 claims description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 24
- 229910052719 titanium Inorganic materials 0.000 claims description 24
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 20
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 12
- 229910052709 silver Inorganic materials 0.000 claims description 11
- 229910052787 antimony Inorganic materials 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 150000003609 titanium compounds Chemical class 0.000 claims description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 150000002736 metal compounds Chemical class 0.000 claims description 2
- IUYOGGFTLHZHEG-UHFFFAOYSA-N copper titanium Chemical compound [Ti].[Cu] IUYOGGFTLHZHEG-UHFFFAOYSA-N 0.000 claims 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical group [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 59
- 238000005530 etching Methods 0.000 description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 27
- 229910052814 silicon oxide Inorganic materials 0.000 description 27
- 229910052581 Si3N4 Inorganic materials 0.000 description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 24
- 229910017945 Cu—Ti Inorganic materials 0.000 description 22
- 230000004888 barrier function Effects 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000010931 gold Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 10
- 229910052726 zirconium Inorganic materials 0.000 description 10
- 230000007774 longterm Effects 0.000 description 9
- 238000007792 addition Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- 238000005755 formation reaction Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000007797 corrosion Effects 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 230000005012 migration Effects 0.000 description 6
- 238000013508 migration Methods 0.000 description 6
- 229910003902 SiCl 4 Inorganic materials 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000000460 chlorine Substances 0.000 description 5
- 239000010955 niobium Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000006227 byproduct Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000001953 recrystallisation Methods 0.000 description 4
- 238000000992 sputter etching Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000005546 reactive sputtering Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000002203 pretreatment Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910011208 Ti—N Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53233—Copper alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に銅合金を含む配線を有する半導体装
置及びその製造方法に関する。
造方法に関し、特に銅合金を含む配線を有する半導体装
置及びその製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置及びその製造法につい
て説明する。図３（ａ）〜（ｃ）は夫々、特開昭６３−
１５６３４１号公報に記載された従来の半導体装置の製
造方法（第１の従来技術）で採用される工程を順次に示
す、各工程段階毎の半導体装置の縦断面図である。ま
ず、シリコン基板１０１上にシリコン酸化膜１０４、オ
ーミックコンタクトをとるための５０nm厚の第１チタン
（以下Ｔi）膜１０６、銅のバリアメタルとして機能す
る１００nm厚の窒化チタン（以下ＴiＮ）膜１０７ａ、
主導電層となる７００nm厚の銅（以下Ｃu）膜１０９
ｂ、及び、バリアメタルとなる２００nm厚のＴiＮ膜１
０７ｂを順次形成して、ＴiＮ膜１０７ｂを公知の手法
によりパターニングした後、このＴiＮ膜１０７ｂをエ
ッチングマスクとしたイオンミリング法によりＣu膜１
０９ｂをエッチングし、さらにＳＦ6に１０％のＯ2を添
加したガスを用いた反応性イオンエッチング法により、
Ｃu膜１０９ｂの下側にあるＴiＮ膜１０７ａ、第１Ｔi
膜１０６をエッチングして配線パターン化する。これに
より、図３（ａ）に示す構造を得る。
て説明する。図３（ａ）〜（ｃ）は夫々、特開昭６３−
１５６３４１号公報に記載された従来の半導体装置の製
造方法（第１の従来技術）で採用される工程を順次に示
す、各工程段階毎の半導体装置の縦断面図である。ま
ず、シリコン基板１０１上にシリコン酸化膜１０４、オ
ーミックコンタクトをとるための５０nm厚の第１チタン
（以下Ｔi）膜１０６、銅のバリアメタルとして機能す
る１００nm厚の窒化チタン（以下ＴiＮ）膜１０７ａ、
主導電層となる７００nm厚の銅（以下Ｃu）膜１０９
ｂ、及び、バリアメタルとなる２００nm厚のＴiＮ膜１
０７ｂを順次形成して、ＴiＮ膜１０７ｂを公知の手法
によりパターニングした後、このＴiＮ膜１０７ｂをエ
ッチングマスクとしたイオンミリング法によりＣu膜１
０９ｂをエッチングし、さらにＳＦ6に１０％のＯ2を添
加したガスを用いた反応性イオンエッチング法により、
Ｃu膜１０９ｂの下側にあるＴiＮ膜１０７ａ、第１Ｔi
膜１０６をエッチングして配線パターン化する。これに
より、図３（ａ）に示す構造を得る。
【０００３】次いで、図３（ｂ）に示すように、３００
nmの厚みを有するＴiＮ膜１０７ｃをバイアススパッタ
法により配線パターンの上部及び側壁部並びにシリコン
酸化膜１０４上に形成する。
nmの厚みを有するＴiＮ膜１０７ｃをバイアススパッタ
法により配線パターンの上部及び側壁部並びにシリコン
酸化膜１０４上に形成する。
【０００４】引き続き、図３（ｃ）に示すように、異方
性を有する反応性イオンエッチング法により、シリコン
酸化膜１０４上及び配線パターン上のＴiＮ膜１０７ｃ
をエッチングして、配線パターンの側壁部にＴiＮ膜１
０７ｃを残す。その結果、配線表面がＴiＮ膜１０７
ｂ、１０７ｃにより被覆・保護された構造が得られ、低
電気抵抗で且つ高い長期信頼性を有する配線パターンが
得られる。この方法では、Ｃuのバリアメタルとして、
ＴiＮ膜以外にＷ、Ｍo、Ｔa、Ｃrを用いてもよい。図４
（ａ）及び（ｂ）は夫々、特公昭４９−３２３７号公報
に記載された従来の半導体装置の製造方法（第２の従来
技術）を示す、各工程段階毎の縦断面図である。まず、
同図（ａ）に示すように、シリコン基板１０１上にシリ
コン酸化膜１０４を形成した後、即知の手法を用いてコ
ンタクトホール１０５ａを開口する。引き続き、シリコ
ン酸化膜１０４上及びコンタクトホール１０５ａ内にＴ
iＮ膜１０７ａを反応性スパッタ法により形成し、さら
にＴiＮ膜１０７ａ上に、薄いＴi膜１０８ａと主導電層
となる金（以下Ａu）膜１０９ｃとを順次形成すること
で、同図（ｂ）に示す構造を得る。第２Ｔi膜１０８ａ
は、バリアメタルを成すＴiＮ膜１０７ａと主導電層を
成すＡu膜１０９ｃとの間の密着性の改善を目的として
形成される。
性を有する反応性イオンエッチング法により、シリコン
酸化膜１０４上及び配線パターン上のＴiＮ膜１０７ｃ
をエッチングして、配線パターンの側壁部にＴiＮ膜１
０７ｃを残す。その結果、配線表面がＴiＮ膜１０７
ｂ、１０７ｃにより被覆・保護された構造が得られ、低
電気抵抗で且つ高い長期信頼性を有する配線パターンが
得られる。この方法では、Ｃuのバリアメタルとして、
ＴiＮ膜以外にＷ、Ｍo、Ｔa、Ｃrを用いてもよい。図４
（ａ）及び（ｂ）は夫々、特公昭４９−３２３７号公報
に記載された従来の半導体装置の製造方法（第２の従来
技術）を示す、各工程段階毎の縦断面図である。まず、
同図（ａ）に示すように、シリコン基板１０１上にシリ
コン酸化膜１０４を形成した後、即知の手法を用いてコ
ンタクトホール１０５ａを開口する。引き続き、シリコ
ン酸化膜１０４上及びコンタクトホール１０５ａ内にＴ
iＮ膜１０７ａを反応性スパッタ法により形成し、さら
にＴiＮ膜１０７ａ上に、薄いＴi膜１０８ａと主導電層
となる金（以下Ａu）膜１０９ｃとを順次形成すること
で、同図（ｂ）に示す構造を得る。第２Ｔi膜１０８ａ
は、バリアメタルを成すＴiＮ膜１０７ａと主導電層を
成すＡu膜１０９ｃとの間の密着性の改善を目的として
形成される。
【０００５】Ｃuを主導電層とする金属配線を有する半
導体装置の他の従来技術としては、オーノ（Ohno）らが
示した構造および製法（第３の従来技術）が知られてい
る。（エクステンデッド アブストラクト オブ ジ
エレクトロケミカル ソサエティ ９３−１、１９９３
年、５月 ４６８頁：Extended Abstracts of The Elec
trochemical Society 93-1, May 468p, （1993））。図
５（ａ）〜（ｃ）は夫々、その製造工程を順次に示す、
各工程段階毎の縦断面図である。まず、シリコン基板１
０１上にシリコン酸化膜１０４を約５００nmの厚みで形
成する。続いて第１Ｔi膜１０６及びＴiＮ膜１０７ａを
スパッタ法および反応性スパッタ法により、夫々３０n
m、１００nmの厚みで順次に形成する。
導体装置の他の従来技術としては、オーノ（Ohno）らが
示した構造および製法（第３の従来技術）が知られてい
る。（エクステンデッド アブストラクト オブ ジ
エレクトロケミカル ソサエティ ９３−１、１９９３
年、５月 ４６８頁：Extended Abstracts of The Elec
trochemical Society 93-1, May 468p, （1993））。図
５（ａ）〜（ｃ）は夫々、その製造工程を順次に示す、
各工程段階毎の縦断面図である。まず、シリコン基板１
０１上にシリコン酸化膜１０４を約５００nmの厚みで形
成する。続いて第１Ｔi膜１０６及びＴiＮ膜１０７ａを
スパッタ法および反応性スパッタ法により、夫々３０n
m、１００nmの厚みで順次に形成する。
【０００６】引き続き、ＴiＮ膜１０７ａ上にタングス
テン（以下Ｗ）膜１０８ｃ、Ｃu膜１０９ｂをスパッタ
法を用いてそれぞれ３０nm、５００nmの厚みで順次形成
する。次いで、Ｃu膜１０９ｂ上にＷ膜１０８ｄおよび
ＴiＮ膜１０７ｂをスパッタ法によりそれぞれ３０nm、
５０nmの厚みで順次形成することで、図５（ａ）に示す
構造を得る。
テン（以下Ｗ）膜１０８ｃ、Ｃu膜１０９ｂをスパッタ
法を用いてそれぞれ３０nm、５００nmの厚みで順次形成
する。次いで、Ｃu膜１０９ｂ上にＷ膜１０８ｄおよび
ＴiＮ膜１０７ｂをスパッタ法によりそれぞれ３０nm、
５０nmの厚みで順次形成することで、図５（ａ）に示す
構造を得る。
【０００７】第１Ｔi膜１０６は、シリコン基板１０１
の拡散層とのコンタクト抵抗の低減、並びに、シリコン
酸化膜１０４とＴiＮ膜１０７ａとの密着性改善を目的
として形成される。ＴiＮ膜１０７ａ、１０７ｂは、Ｃu
の拡散、酸化あるいは腐食の防止を目的として形成さ
れ、特にエレクトロマイグレーション耐性とストレスマ
イグレーション耐性とを改善することで、配線全体の長
期信頼性を高める作用をも有する。
の拡散層とのコンタクト抵抗の低減、並びに、シリコン
酸化膜１０４とＴiＮ膜１０７ａとの密着性改善を目的
として形成される。ＴiＮ膜１０７ａ、１０７ｂは、Ｃu
の拡散、酸化あるいは腐食の防止を目的として形成さ
れ、特にエレクトロマイグレーション耐性とストレスマ
イグレーション耐性とを改善することで、配線全体の長
期信頼性を高める作用をも有する。
【０００８】Ｗ膜１０８ｃ、１０８ｄは、Ｃu膜１０９
ｂとＴiＮ膜１０７ａ、１０７ｂとの密着性の改善を目
的として形成される。Ｃu膜１０９ｂとＴiＮ膜１０７
ａ、１０７ｂとの間に夫々Ｗ膜１０８ｃ、１０８ｄが存
在しないと、Ｃu膜とＴiＮ膜との間で充分な密着が得ら
れないため、高温で塩素系ガスを用いた反応性エッチン
グ法によりＣu膜をパターニングする際に、Ｃu膜とＴi
Ｎ膜の界面に塩素系ガスのラジカル成分が入り込み、Ｔ
iＮ膜にサイドエッチが生じ、或いは、パターン剥がれ
が発生する。
ｂとＴiＮ膜１０７ａ、１０７ｂとの密着性の改善を目
的として形成される。Ｃu膜１０９ｂとＴiＮ膜１０７
ａ、１０７ｂとの間に夫々Ｗ膜１０８ｃ、１０８ｄが存
在しないと、Ｃu膜とＴiＮ膜との間で充分な密着が得ら
れないため、高温で塩素系ガスを用いた反応性エッチン
グ法によりＣu膜をパターニングする際に、Ｃu膜とＴi
Ｎ膜の界面に塩素系ガスのラジカル成分が入り込み、Ｔ
iＮ膜にサイドエッチが生じ、或いは、パターン剥がれ
が発生する。
【０００９】引き続き、ＴiＮ膜１０７ｂ上に、プラズ
マＣＶＤ法によりシリコン窒化膜を４００〜５００nmの
厚みで形成し、公知の手法であるフォトリソグラフィー
法及びドライエッチング法によりシリコン窒化膜をパタ
ーニングして、これを金属層のエッチングマスクとなる
シリコン窒化膜マスク１１０ａとする。これにより、図
５（ｂ）に示す構造を得る。
マＣＶＤ法によりシリコン窒化膜を４００〜５００nmの
厚みで形成し、公知の手法であるフォトリソグラフィー
法及びドライエッチング法によりシリコン窒化膜をパタ
ーニングして、これを金属層のエッチングマスクとなる
シリコン窒化膜マスク１１０ａとする。これにより、図
５（ｂ）に示す構造を得る。
【００１０】さらに、２８０℃の基板温度でＳiＣl4 、
Ｃl2 、Ｎ2 、ＮＨ3 の各ガスを用いた反応性エッチン
グ法により、ＴiＮ膜１０７ｂ、Ｗ膜１０８ｄ、Ｃu膜１
０９ｂ、Ｗ膜１０８ｃ及びＴiＮ膜１０７ａをエッチン
グして配線パターン化することで、図５（ｃ）に示す構
造を得る。このエッチングの際に、配線の側壁部にはシ
リコン窒化膜に近い構造を有するエッチングの反応副生
成物（図示せず）が極めて薄く付着して、この反応副生
成物がＣu膜の側壁保護膜として機能する。
Ｃl2 、Ｎ2 、ＮＨ3 の各ガスを用いた反応性エッチン
グ法により、ＴiＮ膜１０７ｂ、Ｗ膜１０８ｄ、Ｃu膜１
０９ｂ、Ｗ膜１０８ｃ及びＴiＮ膜１０７ａをエッチン
グして配線パターン化することで、図５（ｃ）に示す構
造を得る。このエッチングの際に、配線の側壁部にはシ
リコン窒化膜に近い構造を有するエッチングの反応副生
成物（図示せず）が極めて薄く付着して、この反応副生
成物がＣu膜の側壁保護膜として機能する。
【００１１】また、Ｃu表面の酸化や腐食を防止する目
的で、Ｃu表面部に選択的に保護層を形成する半導体装
置の製造方法（第４の従来技術）がチョー（Ｃｈｏ）ら
によって示されている（シンポジウム オン ブイ・エ
ル・エス・アイ ダイジェストオブ テクニカル ペイ
パーズ、１９９１年５月、３９頁：Symposium on VLSI
Technology, Digest of Technical Papers, 39p May (1
991))。Ｃｈｏらは、周囲が保護層で覆われているＣu配
線について、非平面（non-planar）構造と平面（plana
r）構造の２つの構造を示している。図６（ａ）〜
（ｄ）は上記非平面構造の製造工程を、また、図７
（ａ）〜（ｄ）は上記平面構造の製造工程を、何れも各
工程段階毎に示している。
的で、Ｃu表面部に選択的に保護層を形成する半導体装
置の製造方法（第４の従来技術）がチョー（Ｃｈｏ）ら
によって示されている（シンポジウム オン ブイ・エ
ル・エス・アイ ダイジェストオブ テクニカル ペイ
パーズ、１９９１年５月、３９頁：Symposium on VLSI
Technology, Digest of Technical Papers, 39p May (1
991))。Ｃｈｏらは、周囲が保護層で覆われているＣu配
線について、非平面（non-planar）構造と平面（plana
r）構造の２つの構造を示している。図６（ａ）〜
（ｄ）は上記非平面構造の製造工程を、また、図７
（ａ）〜（ｄ）は上記平面構造の製造工程を、何れも各
工程段階毎に示している。
【００１２】上記非平面構造の製造方法では、図６
（ａ）に示すように、シリコン基板１０１上にシリコン
酸化膜１０４及びＴi−Ｗ膜１０７ｄを順次形成した
後、その上に低温でシリコン酸化膜を成長し、即知の手
法によりこれをパターニングして、シリコン酸化膜マス
ク１１０ｂと配線形成用溝パターン１０５ｂを形成す
る。
（ａ）に示すように、シリコン基板１０１上にシリコン
酸化膜１０４及びＴi−Ｗ膜１０７ｄを順次形成した
後、その上に低温でシリコン酸化膜を成長し、即知の手
法によりこれをパターニングして、シリコン酸化膜マス
ク１１０ｂと配線形成用溝パターン１０５ｂを形成す
る。
【００１３】次いで、公知の手法である選択Ｗ−ＣＶＤ
法により、配線形成用溝パターン１０５ｂの底部に存在
するＴi−Ｗ膜１０７ｄ上のみに薄いＷ膜１０８ｃを成
長した後に、選択Ｃu−ＣＶＤ法により、Ｗ膜１０８ｃ
上のみにＣu膜１０９ｂを形成する（図６（ｂ））。
法により、配線形成用溝パターン１０５ｂの底部に存在
するＴi−Ｗ膜１０７ｄ上のみに薄いＷ膜１０８ｃを成
長した後に、選択Ｃu−ＣＶＤ法により、Ｗ膜１０８ｃ
上のみにＣu膜１０９ｂを形成する（図６（ｂ））。
【００１４】続いて、Ｃu膜１０９ｂをマスクとして、
シリコン酸化膜マスク１１０ｂとＴｉ−Ｗ膜１０７ｄを
エッチバックして、Ｔｉ−Ｗ膜１０７ｄ、Ｗ膜１０８ｃ
及びＣu膜１０９ｂから構成される配線構造を得る（図
６（ｃ））。
シリコン酸化膜マスク１１０ｂとＴｉ−Ｗ膜１０７ｄを
エッチバックして、Ｔｉ−Ｗ膜１０７ｄ、Ｗ膜１０８ｃ
及びＣu膜１０９ｂから構成される配線構造を得る（図
６（ｃ））。
【００１５】引き続き、選択Ｗ−ＣＶＤ法により配線周
囲にＷ膜１１１を形成して、保護層を成すＷ膜１１１に
より表面が被覆されたＣu配線を形成する（図６
（ｄ））。
囲にＷ膜１１１を形成して、保護層を成すＷ膜１１１に
より表面が被覆されたＣu配線を形成する（図６
（ｄ））。
【００１６】前記平面構造の製造方法では、シリコン基
板１０１上にシリコン酸化膜１０４を形成した後に、さ
らにシリコン酸化膜を形成し、即知の手法を用いてこれ
をパターニングして、シリコン酸化膜マスク１１０ｂ及
び配線形成用溝パターン１０５ｂを形成する。次いで、
全面にＴi−Ｗ膜１０７ｄをスパッタすることで、図７
（ａ）に示す構造を得る。
板１０１上にシリコン酸化膜１０４を形成した後に、さ
らにシリコン酸化膜を形成し、即知の手法を用いてこれ
をパターニングして、シリコン酸化膜マスク１１０ｂ及
び配線形成用溝パターン１０５ｂを形成する。次いで、
全面にＴi−Ｗ膜１０７ｄをスパッタすることで、図７
（ａ）に示す構造を得る。
【００１７】引き続き、フォトレジスト１１２を全面に
塗布した後に、配線形成用溝パターン１０５ｂの内部
に、フォトレジスト１１２及びＴi−Ｗ膜１０７ｄが残
るような条件を用いて、フォトレジスト１１２及びＴi
−Ｗ膜１０７ｄをエッチバックする（図７（ｂ））。次
いで、フォトレジスト１１２を除去して、シリコン窒化
膜１１３を全面に成長し、所定の条件で異方性のエッチ
バック処理を行い、シリコン窒化膜１１３を配線形成用
溝１０５ｂの側壁に残して、これをサイドウオール化す
る（図７（ｃ））。
塗布した後に、配線形成用溝パターン１０５ｂの内部
に、フォトレジスト１１２及びＴi−Ｗ膜１０７ｄが残
るような条件を用いて、フォトレジスト１１２及びＴi
−Ｗ膜１０７ｄをエッチバックする（図７（ｂ））。次
いで、フォトレジスト１１２を除去して、シリコン窒化
膜１１３を全面に成長し、所定の条件で異方性のエッチ
バック処理を行い、シリコン窒化膜１１３を配線形成用
溝１０５ｂの側壁に残して、これをサイドウオール化す
る（図７（ｃ））。
【００１８】その後、Ｗ膜１０８ｃ、Ｃu膜１０９ｂ及
びＷ膜１０８ｄの各導電層を、配線形成用溝パターン１
０５ｂ底部のＴi−Ｗ膜１０７ｄ上のみに選択的に形成
して、表面が保護されたＣu配線パターンを形成する
（図７（ｄ））。
びＷ膜１０８ｄの各導電層を、配線形成用溝パターン１
０５ｂ底部のＴi−Ｗ膜１０７ｄ上のみに選択的に形成
して、表面が保護されたＣu配線パターンを形成する
（図７（ｄ））。
【００１９】また、伊藤らは、Ｃu表面部に窒化ニオブ
（以下ＮbＮ）から構成される表面保護膜を自己整合的
に形成する方法（第５の従来技術）を示している（第３
９回応用物理学関係連合講演会予稿集、講演番号30p-ZH
-7，March （1992））。図８（ａ）及び（ｂ）は、その
製造工程を工程段階毎の縦断面図として示す。
（以下ＮbＮ）から構成される表面保護膜を自己整合的
に形成する方法（第５の従来技術）を示している（第３
９回応用物理学関係連合講演会予稿集、講演番号30p-ZH
-7，March （1992））。図８（ａ）及び（ｂ）は、その
製造工程を工程段階毎の縦断面図として示す。
【００２０】まず、シリコン基板１０１上にシリコン酸
化膜１０４を形成した後に、Ｎb膜１１４ａ及びＣu膜１
０９ｂをスパッタ法により形成し、両導電層を即知の手
法を用いてパターニングすることで、図８（ａ）に示す
構造を得る。次いで、Ｎ2雰囲気中において７５０℃で
３０分間の熱処理を行い、Ｃu膜１０９ｂの表面にＮbを
析出・窒化させて、Ｃu表面に自己保護膜となるＮbＮ層
１１４b を形成する。熱処理後には、Ｃu膜１０９ｂ中
にＮbが３at％程度混入するが、それでもＣu膜の比抵抗
は１．８９μΩ−ｃｍと低い値をとる。また、Ｎb膜１
１４ａ上に形成されたＣu膜の結晶は、（１１１）配向
が極めて強く、エレクトロマイグレーション、ストレス
マイグレーションに対しての耐性が高いことも同時に示
されている。
化膜１０４を形成した後に、Ｎb膜１１４ａ及びＣu膜１
０９ｂをスパッタ法により形成し、両導電層を即知の手
法を用いてパターニングすることで、図８（ａ）に示す
構造を得る。次いで、Ｎ2雰囲気中において７５０℃で
３０分間の熱処理を行い、Ｃu膜１０９ｂの表面にＮbを
析出・窒化させて、Ｃu表面に自己保護膜となるＮbＮ層
１１４b を形成する。熱処理後には、Ｃu膜１０９ｂ中
にＮbが３at％程度混入するが、それでもＣu膜の比抵抗
は１．８９μΩ−ｃｍと低い値をとる。また、Ｎb膜１
１４ａ上に形成されたＣu膜の結晶は、（１１１）配向
が極めて強く、エレクトロマイグレーション、ストレス
マイグレーションに対しての耐性が高いことも同時に示
されている。
【００２１】
【発明が解決しようとする課題】上述の従来の半導体装
置の製造方法は、それぞれ以下に示す欠点がある。
置の製造方法は、それぞれ以下に示す欠点がある。
【００２２】まず、第１の従来技術では、イオンミリン
グによりＣu膜をエッチングし、かつ、ＴiＮ膜のサイド
ウオールを用いるため、微細なスペースを有する配線パ
ターンへの適用が困難である。また、Ｃu膜とＴiＮ膜の
密着性が良好とはいえないため、良好な製造歩留や高い
長期信頼性を得ることが困難でもある。ＴiＮ膜に代え
て上述のＷ膜等のバリアメタルを用いた場合でも、微細
パターンへの適用が困難であることにかわりはない。
グによりＣu膜をエッチングし、かつ、ＴiＮ膜のサイド
ウオールを用いるため、微細なスペースを有する配線パ
ターンへの適用が困難である。また、Ｃu膜とＴiＮ膜の
密着性が良好とはいえないため、良好な製造歩留や高い
長期信頼性を得ることが困難でもある。ＴiＮ膜に代え
て上述のＷ膜等のバリアメタルを用いた場合でも、微細
パターンへの適用が困難であることにかわりはない。
【００２３】第２の従来技術では、Ｔiは一般にＡu膜中
に固溶しやすいので、Ｔi膜１０８ａとＡu膜１０９ｃを
形成後の製造工程中に熱処理を行なった場合には、Ｔi
原子がＡu膜１０９ｃ中へ拡散して接合界面でのＴi濃度
が減少していく。密着性改善を目的として形成されるＴ
i膜は膜厚が薄いため、その界面のＴi濃度が減少し、Ｔ
iＮ膜１０７ａとの密着性が低下する。特に多層配線構
造の形成工程は多くの熱処理工程を含んでいるため、Ｔ
iＮ膜１０７ａとＡu膜１０９ｃの界面のＴi濃度は極め
て低いものとなり、密着性はほとんど改善されないこと
となる。この場合、Ｔiの膜厚を大きく形成することで
ＴiＮとの界面でのＴi濃度を高く保とうとすると、Ａu
膜中のＴi濃度もそれに従って高くなり、Ａu膜の電気抵
抗が高くなる。Ａu膜をＣu膜に置き換えた場合も同様で
あり、熱処理によってＴiがＣu膜中に拡散していき、密
着性の改善は見込めない。
に固溶しやすいので、Ｔi膜１０８ａとＡu膜１０９ｃを
形成後の製造工程中に熱処理を行なった場合には、Ｔi
原子がＡu膜１０９ｃ中へ拡散して接合界面でのＴi濃度
が減少していく。密着性改善を目的として形成されるＴ
i膜は膜厚が薄いため、その界面のＴi濃度が減少し、Ｔ
iＮ膜１０７ａとの密着性が低下する。特に多層配線構
造の形成工程は多くの熱処理工程を含んでいるため、Ｔ
iＮ膜１０７ａとＡu膜１０９ｃの界面のＴi濃度は極め
て低いものとなり、密着性はほとんど改善されないこと
となる。この場合、Ｔiの膜厚を大きく形成することで
ＴiＮとの界面でのＴi濃度を高く保とうとすると、Ａu
膜中のＴi濃度もそれに従って高くなり、Ａu膜の電気抵
抗が高くなる。Ａu膜をＣu膜に置き換えた場合も同様で
あり、熱処理によってＴiがＣu膜中に拡散していき、密
着性の改善は見込めない。
【００２４】第３の従来技術では、Ｔi、ＴiＮ、Ｗ、Ｃ
u、Ｗ、ＴiＮの６つの導電膜から成る積層構造を採用す
るので、多くの工程が必要なため装置の数が多くなり、
或いは、装置の構造が複雑化し、製造コストの上昇や生
産効率の低下を招く。また、Ｃu膜の側壁は、エッチン
グ工程で生じた、薄いシリコン窒化膜に近い構造の反応
副生成物により保護されることになるが、この物質は安
定な相ではないため、化学的・熱的安定性が低く、長期
的に信頼性が高い保護膜にはなり得ない。保護膜に経時
変化が生ずると、これに起因してＣuの腐食や酸化を生
じるおそれがあり、得られた配線について、良好な耐熱
性や高い長期的信頼性が得られない。
u、Ｗ、ＴiＮの６つの導電膜から成る積層構造を採用す
るので、多くの工程が必要なため装置の数が多くなり、
或いは、装置の構造が複雑化し、製造コストの上昇や生
産効率の低下を招く。また、Ｃu膜の側壁は、エッチン
グ工程で生じた、薄いシリコン窒化膜に近い構造の反応
副生成物により保護されることになるが、この物質は安
定な相ではないため、化学的・熱的安定性が低く、長期
的に信頼性が高い保護膜にはなり得ない。保護膜に経時
変化が生ずると、これに起因してＣuの腐食や酸化を生
じるおそれがあり、得られた配線について、良好な耐熱
性や高い長期的信頼性が得られない。
【００２５】第４の従来技術の非平面構造方式では、溝
形成工程において溝の底部にＴi−Ｗ膜が存在するが、
Ｔi−Ｗ膜は酸化膜エッチングの際のストッパとはなら
ないため、特に下地に段差がある場合には、酸化膜のみ
をエッチングしてＴi−Ｗ膜を残すようなエッチング条
件の設定及びその制御が困難である。また、Ｃu膜をエ
ッチングマスクとして酸化膜及びＴi−Ｗ膜をエッチン
グする工程を反応性イオンエッチングで行う場合には、
Ｃu膜表面が反応性ガスのプラズマに晒されるため、表
面が変質してコロージョンが発生し、或いは、電気的特
性が劣化する可能性がある。また、このエッチング工程
に、ＣＭＰ（Chemical Mechanical Poloshing ）やイオ
ンミリングを適用することは、エッチング（ミリング）
速度比やＣuの耐薬品性の観点から困難である。
形成工程において溝の底部にＴi−Ｗ膜が存在するが、
Ｔi−Ｗ膜は酸化膜エッチングの際のストッパとはなら
ないため、特に下地に段差がある場合には、酸化膜のみ
をエッチングしてＴi−Ｗ膜を残すようなエッチング条
件の設定及びその制御が困難である。また、Ｃu膜をエ
ッチングマスクとして酸化膜及びＴi−Ｗ膜をエッチン
グする工程を反応性イオンエッチングで行う場合には、
Ｃu膜表面が反応性ガスのプラズマに晒されるため、表
面が変質してコロージョンが発生し、或いは、電気的特
性が劣化する可能性がある。また、このエッチング工程
に、ＣＭＰ（Chemical Mechanical Poloshing ）やイオ
ンミリングを適用することは、エッチング（ミリング）
速度比やＣuの耐薬品性の観点から困難である。
【００２６】また、第４の従来技術の平面構造方式で
は、レジストを用いたＴi−Ｗ膜のエッチバックによ
り、溝内部のみにＴi−Ｗ膜を残す工程を採用してい
る。ところが、段差の大きな下地では、その上に塗布し
たレジストの膜厚が、段差上では薄く、その周辺部では
厚くなりがちである。このため、溝内部のみにＴi−Ｗ
膜が残るようなエッチバック条件を見いだすことは困難
である。また、溝内部に形成するＣu膜とその上下層の
Ｗ膜とは、何れも選択成長により成膜する必要がある。
ところが、Ｗ膜、Ｃu膜及びＷ膜の３層から成る積層構
造を選択成長により形成する際には、良好な選択性を確
保することは極めて難しく、実用的ではない。
は、レジストを用いたＴi−Ｗ膜のエッチバックによ
り、溝内部のみにＴi−Ｗ膜を残す工程を採用してい
る。ところが、段差の大きな下地では、その上に塗布し
たレジストの膜厚が、段差上では薄く、その周辺部では
厚くなりがちである。このため、溝内部のみにＴi−Ｗ
膜が残るようなエッチバック条件を見いだすことは困難
である。また、溝内部に形成するＣu膜とその上下層の
Ｗ膜とは、何れも選択成長により成膜する必要がある。
ところが、Ｗ膜、Ｃu膜及びＷ膜の３層から成る積層構
造を選択成長により形成する際には、良好な選択性を確
保することは極めて難しく、実用的ではない。
【００２７】第５の従来技術におけるＣu表面のＮbＮに
よる保護は、Ｃu表面の保護としては良好な手法である
が、ＮbＮの形成温度が７５０℃と高いため、この高い
温度により、コンタクト部を成す金属と半導体との接触
部では、金属と半導体との間で起こる拡散・シリサイド
化反応により、不純物の吸い上げや接合の破壊などが起
こり、半導体素子の特性が劣化する。そのためデバイス
への適用は難しく、特に微細な設計ルールを有する、浅
いp-n 接合を有するデバイスへの適用が困難という問題
がある。
よる保護は、Ｃu表面の保護としては良好な手法である
が、ＮbＮの形成温度が７５０℃と高いため、この高い
温度により、コンタクト部を成す金属と半導体との接触
部では、金属と半導体との間で起こる拡散・シリサイド
化反応により、不純物の吸い上げや接合の破壊などが起
こり、半導体素子の特性が劣化する。そのためデバイス
への適用は難しく、特に微細な設計ルールを有する、浅
いp-n 接合を有するデバイスへの適用が困難という問題
がある。
【００２８】上記に鑑み、本発明は、電気的特性が良好
であり、製造工程中に金属積層膜に剥がれが生じない
等、機械的、熱的及び化学的耐性が高く、且つ長期的な
信頼性、製造歩留り及び生産効率が高い半導体装置及び
その製造方法を提供することを目的とする。
であり、製造工程中に金属積層膜に剥がれが生じない
等、機械的、熱的及び化学的耐性が高く、且つ長期的な
信頼性、製造歩留り及び生産効率が高い半導体装置及び
その製造方法を提供することを目的とする。
【００２９】
【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体装置は、半導体基板の主面上部に形
成される絶縁膜と、少なくとも前記絶縁膜上に順次形成
されるチタン膜、窒化チタン膜、銅とチタンの化合物
層、及び、銅に微量の他元素が添加された銅合金膜を含
む積層膜を有する金属配線とを備えることを特徴とす
る。
め、本発明の半導体装置は、半導体基板の主面上部に形
成される絶縁膜と、少なくとも前記絶縁膜上に順次形成
されるチタン膜、窒化チタン膜、銅とチタンの化合物
層、及び、銅に微量の他元素が添加された銅合金膜を含
む積層膜を有する金属配線とを備えることを特徴とす
る。
【００３０】金属配線が、絶縁膜を貫通する接続孔を経
由して半導体基板の主面に接するコンタクトを形成する
際には、特に良好なオーミックコンタクトが得られる。
また、金属配線が、積層膜の表面を覆うタングステン膜
を更に備える構成を採用することが好ましい。
由して半導体基板の主面に接するコンタクトを形成する
際には、特に良好なオーミックコンタクトが得られる。
また、金属配線が、積層膜の表面を覆うタングステン膜
を更に備える構成を採用することが好ましい。
【００３１】銅への添加元素として、ジルコニウム（Ｚ
ｒ）、銀（Ａg）、錫（Ｓn）及びアンチモン（Ｓb）か
ら成る群から選択される１種類以上を添加することもま
た好ましい態様である。この場合、添加元素の添加量
は、添加元素全体として０．０１〜０．５重量％の範囲
を選定することが好ましい。
ｒ）、銀（Ａg）、錫（Ｓn）及びアンチモン（Ｓb）か
ら成る群から選択される１種類以上を添加することもま
た好ましい態様である。この場合、添加元素の添加量
は、添加元素全体として０．０１〜０．５重量％の範囲
を選定することが好ましい。
【００３２】銅とチタンの化合物層が、Ｃu：Ｔi＝５：
１からＣu：Ｔi＝１：２迄の範囲の原子組成比を有する
金属化合物から構成されるようにすることも好ましい態
様である。
１からＣu：Ｔi＝１：２迄の範囲の原子組成比を有する
金属化合物から構成されるようにすることも好ましい態
様である。
【００３３】更に、本発明の半導体装置の製造方法は、
半導体基板の主面上部に絶縁膜を形成する工程と、少な
くとも前記絶縁膜上にチタン膜を形成する工程と、該チ
タン膜上に窒化チタン膜を形成する工程と、該窒化チタ
ン膜上に順次積層される銅とチタンの化合物層及び銅に
微量の他元素が添加された銅合金膜を形成する工程と、
前記銅合金膜、銅とチタンの化合物層、窒化チタン膜及
びチタン膜をパターニングして配線パターンを形成する
工程とを含むことを特徴とする。
半導体基板の主面上部に絶縁膜を形成する工程と、少な
くとも前記絶縁膜上にチタン膜を形成する工程と、該チ
タン膜上に窒化チタン膜を形成する工程と、該窒化チタ
ン膜上に順次積層される銅とチタンの化合物層及び銅に
微量の他元素が添加された銅合金膜を形成する工程と、
前記銅合金膜、銅とチタンの化合物層、窒化チタン膜及
びチタン膜をパターニングして配線パターンを形成する
工程とを含むことを特徴とする。
【００３４】銅とチタンの化合物層及び銅合金層を形成
する工程は、夫々をスパッタリングにより別々に形成す
る工程を採用することも、或いは、窒化チタン上に第２
のチタン膜及び銅合金膜を形成し、その後の熱処理によ
り、銅とチタンとを化合させて銅とチタンの化合物層を
形成する熱処理工程を採用することも出来る。
する工程は、夫々をスパッタリングにより別々に形成す
る工程を採用することも、或いは、窒化チタン上に第２
のチタン膜及び銅合金膜を形成し、その後の熱処理によ
り、銅とチタンとを化合させて銅とチタンの化合物層を
形成する熱処理工程を採用することも出来る。
【００３５】
【作用】本発明の半導体装置では、一般的に電気抵抗が
小さな銅合金膜、良好なオーミックコンタクトが得られ
るチタン膜、銅合金のバリアメタル層として良好な窒化
チタン膜、並びに、銅及び窒化チタンの双方に対して密
着性が良好な銅とチタンの化合物から成る化合物層を含
む積層膜を有する金属配線を採用した構成により、比較
的簡素な構造にも拘らず、電気的に良好な導電性及びオ
ーミックコンタクトを有すると共に、製造工程中に積層
膜の剥がれが生じない等、機械的、熱的及び化学的耐性
が高い金属配線が得られる。
小さな銅合金膜、良好なオーミックコンタクトが得られ
るチタン膜、銅合金のバリアメタル層として良好な窒化
チタン膜、並びに、銅及び窒化チタンの双方に対して密
着性が良好な銅とチタンの化合物から成る化合物層を含
む積層膜を有する金属配線を採用した構成により、比較
的簡素な構造にも拘らず、電気的に良好な導電性及びオ
ーミックコンタクトを有すると共に、製造工程中に積層
膜の剥がれが生じない等、機械的、熱的及び化学的耐性
が高い金属配線が得られる。
【００３６】また、本発明の半導体装置の製造方法は、
上記特徴を有する半導体装置を製造できる。
上記特徴を有する半導体装置を製造できる。
【００３７】
【実施例】図面を参照して本発明の半導体装置及びその
製造方法の実施例について説明する。図１は、本発明の
第１の実施例の半導体装置を製造するための、本発明の
実施例の製造方法における、各工程段階毎の半導体装置
の縦断面図である。
製造方法の実施例について説明する。図１は、本発明の
第１の実施例の半導体装置を製造するための、本発明の
実施例の製造方法における、各工程段階毎の半導体装置
の縦断面図である。
【００３８】まず、公知の手法である選択酸化法及び注
入法を用いて、シリコン基板１０１の主面上にフィール
ド酸化膜１０２及び拡散層１０３を形成する。次いで、
熱ＣＶＤ法を採用して、その上にシリコン酸化膜１０４
を厚さ約１０００nmの厚みで形成する。なお、酸化膜１
０４は、必ずしもシリコン酸化膜である必要はなく、例
えば、ボロンやリンを含有したＢＰＳＧやＰＳＧでもよ
い。引き続き、反応性イオンエッチング法を利用して、
シリコン酸化膜１０４を貫通する接続孔１０５ａを開口
することで、図１（ａ）に示す構造を得る。
入法を用いて、シリコン基板１０１の主面上にフィール
ド酸化膜１０２及び拡散層１０３を形成する。次いで、
熱ＣＶＤ法を採用して、その上にシリコン酸化膜１０４
を厚さ約１０００nmの厚みで形成する。なお、酸化膜１
０４は、必ずしもシリコン酸化膜である必要はなく、例
えば、ボロンやリンを含有したＢＰＳＧやＰＳＧでもよ
い。引き続き、反応性イオンエッチング法を利用して、
シリコン酸化膜１０４を貫通する接続孔１０５ａを開口
することで、図１（ａ）に示す構造を得る。
【００３９】次いで、第１Ｔi膜１０６、ＴiＮ膜１０７
ａ、第２Ｔi膜１０８ａ及びＣu合金膜１０９ａを、夫
々、３０nm、１００nm、５〜１０nm、４００nmの厚みで
Ｄ．Ｃ．マグネトロンスパッタ法およびＤ．Ｃ．マグネ
トロン反応性スパッタ法を用いて順次形成し、図１
（ｂ）に示す構造を得る。Ｃu合金としては、Ｃuにジル
コニウム（以下Ｚｒ）、銀（以下Ａg）、錫（以下Ｓn）
及びアンチモン（以下Ｓb）から選択される添加金属の
少くとも１種類を、添加金属全体として０．０１〜０．
１wt％添加する。
ａ、第２Ｔi膜１０８ａ及びＣu合金膜１０９ａを、夫
々、３０nm、１００nm、５〜１０nm、４００nmの厚みで
Ｄ．Ｃ．マグネトロンスパッタ法およびＤ．Ｃ．マグネ
トロン反応性スパッタ法を用いて順次形成し、図１
（ｂ）に示す構造を得る。Ｃu合金としては、Ｃuにジル
コニウム（以下Ｚｒ）、銀（以下Ａg）、錫（以下Ｓn）
及びアンチモン（以下Ｓb）から選択される添加金属の
少くとも１種類を、添加金属全体として０．０１〜０．
１wt％添加する。
【００４０】第１Ｔi膜１０６は、得られる金属配線と
拡散層１０３との間でのコンタクト抵抗の低減、並び
に、シリコン酸化膜１０４とＴiＮ膜１０７ａとの間の
密着性の改善を目的として形成する。ＴiＮ膜１０７ａ
は、その上に形成する金属層が拡散層に拡散することを
防止すること、及び、配線全体のエレクトロマイグレー
ション耐性、ストレスマイグレーション耐性を改善する
ことを目的として形成する。ＣuへのＺｒ、Ａg、Ｓn、
Ｓbの添加は、Ｃuの機械的強度、熱的安定性、耐酸化性
などの特性の改善を目的として行なわれる。
拡散層１０３との間でのコンタクト抵抗の低減、並び
に、シリコン酸化膜１０４とＴiＮ膜１０７ａとの間の
密着性の改善を目的として形成する。ＴiＮ膜１０７ａ
は、その上に形成する金属層が拡散層に拡散することを
防止すること、及び、配線全体のエレクトロマイグレー
ション耐性、ストレスマイグレーション耐性を改善する
ことを目的として形成する。ＣuへのＺｒ、Ａg、Ｓn、
Ｓbの添加は、Ｃuの機械的強度、熱的安定性、耐酸化性
などの特性の改善を目的として行なわれる。
【００４１】例えば、Ｃuに０．０１〜０．１wt％のＺ
ｒを添加した場合には、Ｃuの引っ張り強度は２０〜２
５Kgf/mm2 であるが、Ｃu−０．０１wt％Ｚｒの引張強
度は３５〜４５Kgf/mm2であり、引っ張り強度が改善さ
れる。また 、Ｃuの再結晶温度が１５０℃であるのに対
して、Ｃu−０．０１wt％Ｚｒの再結晶温度は４５０℃
以上であり、熱的安定性が高まる。更に、Ｚｒ酸化物の
生成自由エネルギは、Ｃu酸化物の生成自由エネルギよ
りもはるかに低く、Ｚｒは酸化されやすい。従って、合
金中においてＣuの代りにＺｒが酸化されることで、Ｃu
の耐酸化性が向上する。
ｒを添加した場合には、Ｃuの引っ張り強度は２０〜２
５Kgf/mm2 であるが、Ｃu−０．０１wt％Ｚｒの引張強
度は３５〜４５Kgf/mm2であり、引っ張り強度が改善さ
れる。また 、Ｃuの再結晶温度が１５０℃であるのに対
して、Ｃu−０．０１wt％Ｚｒの再結晶温度は４５０℃
以上であり、熱的安定性が高まる。更に、Ｚｒ酸化物の
生成自由エネルギは、Ｃu酸化物の生成自由エネルギよ
りもはるかに低く、Ｚｒは酸化されやすい。従って、合
金中においてＣuの代りにＺｒが酸化されることで、Ｃu
の耐酸化性が向上する。
【００４２】前述の機械的強度・耐熱性の改善もこのＺ
ｒ酸化物に起因している。即ち、Ｃu膜中にＺｒ酸化物
が存在すると、このＺｒ酸化物によりＣu転位ループが
トラップされるため、拡散を含めたＣu原子の移動が抑
制され、機械的強度・耐熱性が改善される。またそれに
伴い、エレクトロマイグレーション耐性、ストレスマイ
グレーション耐性も改善される。なお、Ｚｒ添加により
Ｃuの電気伝導率は低下するが、例えば０．１wt％Ｚｒ
添加による電気伝導率の低下は３〜６％とごくわずかで
ある。
ｒ酸化物に起因している。即ち、Ｃu膜中にＺｒ酸化物
が存在すると、このＺｒ酸化物によりＣu転位ループが
トラップされるため、拡散を含めたＣu原子の移動が抑
制され、機械的強度・耐熱性が改善される。またそれに
伴い、エレクトロマイグレーション耐性、ストレスマイ
グレーション耐性も改善される。なお、Ｚｒ添加により
Ｃuの電気伝導率は低下するが、例えば０．１wt％Ｚｒ
添加による電気伝導率の低下は３〜６％とごくわずかで
ある。
【００４３】Ｃu中に０．０１〜０．１wt％Ａgを添加し
た場合、Ｚｒの場合と同様に機械的強度と耐熱性の改善
をはかることが出来る。例えばＣu−０．０５wt％Ａgで
は、引っ張り強度が４５Kgf/mm2 以上となり、その再結
晶温度も３２０℃まで上昇する。Ａg添加は、耐酸化性
に顕著な改善効果はないが、電気伝導率の低下はＺｒの
場合よりも少なく、０．１wt％Ａg添加でも電気伝導率
の低下は高々１〜３％である。
た場合、Ｚｒの場合と同様に機械的強度と耐熱性の改善
をはかることが出来る。例えばＣu−０．０５wt％Ａgで
は、引っ張り強度が４５Kgf/mm2 以上となり、その再結
晶温度も３２０℃まで上昇する。Ａg添加は、耐酸化性
に顕著な改善効果はないが、電気伝導率の低下はＺｒの
場合よりも少なく、０．１wt％Ａg添加でも電気伝導率
の低下は高々１〜３％である。
【００４４】０．０１wt％のＳn或いはＳbを添加した場
合、再結晶温度が５０〜１５０℃上昇し、機械的特性も
改善される。これらの添加は、耐酸化性については顕著
な改善効果はなく、また、ＳnあるいはＳbの０．０１wt
％添加により、Ｃuの電気伝導率は２〜４％低下する。
合、再結晶温度が５０〜１５０℃上昇し、機械的特性も
改善される。これらの添加は、耐酸化性については顕著
な改善効果はなく、また、ＳnあるいはＳbの０．０１wt
％添加により、Ｃuの電気伝導率は２〜４％低下する。
【００４５】このように、ＣuにＺr、Ａg、Ｓn、Ｓbを
添加することにより、Ｃuの電気特性をほとんど損なう
ことなく、その機械的、熱的及び化学的特性を改善でき
る。
添加することにより、Ｃuの電気特性をほとんど損なう
ことなく、その機械的、熱的及び化学的特性を改善でき
る。
【００４６】引き続き、ランプアニール装置を用いて、
Ｎ2雰囲気中で６００〜７００℃で１０〜３０秒程度の
急速熱処理を施す（図１（ｃ））。この熱処理により、
コンタクト部の第１Ｔi膜１０６は、シリコン基板１０
１と反応してチタンシリサイドとなり、ＴiＮ膜１０７
ａ中の未反応ＴiがＴiＮ膜中の未反応窒素と反応するた
め、ＴiＮ膜１０７ａが安定化する。また、第２Ｔi膜１
０８ａは、Ｃu合金膜１０９ａと反応して膜厚２０〜４
０nmのＣu−Ｔi化合物層１０８ｂとなる。チタンシリサ
イドの形成により、金属と半導体の接合界面のショット
キー障壁が低くなるためコンタクト抵抗が低下し、ま
た、ＴiＮ膜１０７ａの安定化によりＴiＮ膜のバリア性
が向上する。
Ｎ2雰囲気中で６００〜７００℃で１０〜３０秒程度の
急速熱処理を施す（図１（ｃ））。この熱処理により、
コンタクト部の第１Ｔi膜１０６は、シリコン基板１０
１と反応してチタンシリサイドとなり、ＴiＮ膜１０７
ａ中の未反応ＴiがＴiＮ膜中の未反応窒素と反応するた
め、ＴiＮ膜１０７ａが安定化する。また、第２Ｔi膜１
０８ａは、Ｃu合金膜１０９ａと反応して膜厚２０〜４
０nmのＣu−Ｔi化合物層１０８ｂとなる。チタンシリサ
イドの形成により、金属と半導体の接合界面のショット
キー障壁が低くなるためコンタクト抵抗が低下し、ま
た、ＴiＮ膜１０７ａの安定化によりＴiＮ膜のバリア性
が向上する。
【００４７】Ｃu合金膜１０９ａとＴiＮ膜１０７ａとの
間に形成されたＣu−Ｔi化合物層１０８ｂとして存在す
る化合物は、未確認のものを含め、Ｃu4Ｔi（未確
認）、Ｃu7Ｔi2（未確認）、Ｃu3Ｔi（未確認）、Ｃu2
Ｔi，Ｃu3Ｔi2、ＣuＴi，ＣuＴi2の７種類があるが、こ
れらＣu−Ｔi化合物の種類、構造および膜厚は、第２Ｔ
i膜１０８ａの膜厚と急速熱処理の条件とに依存する。
しかし、基本的には、Ｃu−Ｔi系においては、６００℃
ではＣuへのＴiの固溶度のほうが高いため、界面にはＣ
uの組成比が高いＣu−Ｔi化合物層が形成される。この
場合、Ｃuに添加したＺｒ、Ａg、Ｓn、及びＳbは微量で
あり、Ｃu−Ｔi化合物の形成反応には影響を及ぼさな
い。
間に形成されたＣu−Ｔi化合物層１０８ｂとして存在す
る化合物は、未確認のものを含め、Ｃu4Ｔi（未確
認）、Ｃu7Ｔi2（未確認）、Ｃu3Ｔi（未確認）、Ｃu2
Ｔi，Ｃu3Ｔi2、ＣuＴi，ＣuＴi2の７種類があるが、こ
れらＣu−Ｔi化合物の種類、構造および膜厚は、第２Ｔ
i膜１０８ａの膜厚と急速熱処理の条件とに依存する。
しかし、基本的には、Ｃu−Ｔi系においては、６００℃
ではＣuへのＴiの固溶度のほうが高いため、界面にはＣ
uの組成比が高いＣu−Ｔi化合物層が形成される。この
場合、Ｃuに添加したＺｒ、Ａg、Ｓn、及びＳbは微量で
あり、Ｃu−Ｔi化合物の形成反応には影響を及ぼさな
い。
【００４８】Ｃu−Ｔi化合物層１０８ｂは、ＴiＮとＣu
の双方に対して良好な密着性を有し、かつ熱的安定性が
高いため、ＴiＮとＣuの間の密着性改善層およびＣuの
拡散抑制層（バリア層）として機能する。このＣu−Ｔi
化合物層１０８ｂをＴiＮ膜１０７ａとＣu合金膜１０９
ａとの間に設けることにより、従来技術で問題となって
いたＣuとＴiＮの密着性の悪さに起因するＣuドライエ
ッチング時のＴiＮのサイドエッチ、並びに、ＣuとＴi
Ｎの界面における剥がれを防止できる。
の双方に対して良好な密着性を有し、かつ熱的安定性が
高いため、ＴiＮとＣuの間の密着性改善層およびＣuの
拡散抑制層（バリア層）として機能する。このＣu−Ｔi
化合物層１０８ｂをＴiＮ膜１０７ａとＣu合金膜１０９
ａとの間に設けることにより、従来技術で問題となって
いたＣuとＴiＮの密着性の悪さに起因するＣuドライエ
ッチング時のＴiＮのサイドエッチ、並びに、ＣuとＴi
Ｎの界面における剥がれを防止できる。
【００４９】引き続き、ＳiＨ4及びＮＨ3をソースガス
としたプラズマＣＶＤ法により、成膜温度を３００〜３
５０℃、圧力を０．２〜０．５Torr、ＳiＨ4の流量を１
５０〜３００sccm、ＮＨ3の流量を４００〜８００scc
m、ＲＦパワーを０．５〜１．５ kWとした条件で、シリ
コン窒化膜を３００〜５００nmの厚みでＣu合金膜１０
９ａ上に形成し、次いで、公知の手法であるフォトリソ
グラフィー技術及びドライエッチング技術を用いてこれ
をパターニングして、金属膜層パターニング時のマスク
となるシリコン窒化膜マスク１１０ａとする（図１
（ｄ））。シリコン窒化膜マスク１１０ａの膜厚は、エ
ッチングされる金属膜層と、このシリコン窒化膜とのエ
ッチング選択比を考慮して決定する。
としたプラズマＣＶＤ法により、成膜温度を３００〜３
５０℃、圧力を０．２〜０．５Torr、ＳiＨ4の流量を１
５０〜３００sccm、ＮＨ3の流量を４００〜８００scc
m、ＲＦパワーを０．５〜１．５ kWとした条件で、シリ
コン窒化膜を３００〜５００nmの厚みでＣu合金膜１０
９ａ上に形成し、次いで、公知の手法であるフォトリソ
グラフィー技術及びドライエッチング技術を用いてこれ
をパターニングして、金属膜層パターニング時のマスク
となるシリコン窒化膜マスク１１０ａとする（図１
（ｄ））。シリコン窒化膜マスク１１０ａの膜厚は、エ
ッチングされる金属膜層と、このシリコン窒化膜とのエ
ッチング選択比を考慮して決定する。
【００５０】次いで、ＳiＣl4、Ｃl2、ＨＮ3及びＮ2ガ
スを用いた反応性イオンエッチング法により、温度を２
８０℃、圧力を２Ｐａ、ＳiＣl4の流量を２０sccm、Ｃl
2の流量を２０sccm、ＮＨ3の流量を１０〜３０sccm、Ｎ
2の流量を８０sccm、ＲＦパワーを２００Ｗとした条件
で、Ｃu合金膜１０９ａ、Ｃu−Ｔi化合物層１０８ｂ、
ＴiＮ膜１０７ａ及び第１Ｔi膜１０６から成る積層膜を
エッチングして配線パターン化する。続いて、Ｃu合金
膜１０９ａの上部に残ったシリコン窒化膜マスク１１０
ａを反応性イオンエッチング法により除去する（図１
（ｅ））。このときのエッチングは、シリコン酸化膜と
シリコン窒化膜のエッチング選択比が高く、且つシリコ
ン酸化膜１０４がほとんどエッチングされない条件を用
いて行う。
スを用いた反応性イオンエッチング法により、温度を２
８０℃、圧力を２Ｐａ、ＳiＣl4の流量を２０sccm、Ｃl
2の流量を２０sccm、ＮＨ3の流量を１０〜３０sccm、Ｎ
2の流量を８０sccm、ＲＦパワーを２００Ｗとした条件
で、Ｃu合金膜１０９ａ、Ｃu−Ｔi化合物層１０８ｂ、
ＴiＮ膜１０７ａ及び第１Ｔi膜１０６から成る積層膜を
エッチングして配線パターン化する。続いて、Ｃu合金
膜１０９ａの上部に残ったシリコン窒化膜マスク１１０
ａを反応性イオンエッチング法により除去する（図１
（ｅ））。このときのエッチングは、シリコン酸化膜と
シリコン窒化膜のエッチング選択比が高く、且つシリコ
ン酸化膜１０４がほとんどエッチングされない条件を用
いて行う。
【００５１】上記積層膜のエッチングでは、Ｃu合金膜
１０９ａとＣu−Ｔi化合物層１０８ｂ、及び、Ｃu−Ｔi
化合物層１０８ｂとＴiＮ膜１０７ａとが夫々互いに良
好な密着性を有しているため、従来技術で問題となって
いたＣuとＴiＮの密着性の悪さに起因するＴiＮ膜のサ
イドエッチの発生や、ＣuとＴiＮの界面での剥がれは生
じない。そのため、従来技術とは異なり、Ｃu膜とＴiＮ
膜の間にＷなどの密着性改善層を形成する必要がなく、
構造の単純化及び工程の簡略化をはかることが出来る。
また配線パターン微細化への対応も容易となる。
１０９ａとＣu−Ｔi化合物層１０８ｂ、及び、Ｃu−Ｔi
化合物層１０８ｂとＴiＮ膜１０７ａとが夫々互いに良
好な密着性を有しているため、従来技術で問題となって
いたＣuとＴiＮの密着性の悪さに起因するＴiＮ膜のサ
イドエッチの発生や、ＣuとＴiＮの界面での剥がれは生
じない。そのため、従来技術とは異なり、Ｃu膜とＴiＮ
膜の間にＷなどの密着性改善層を形成する必要がなく、
構造の単純化及び工程の簡略化をはかることが出来る。
また配線パターン微細化への対応も容易となる。
【００５２】次いで、水素を還元剤とした選択Ｗ−ＣＶ
Ｄ法により、配線パターンの周囲のみに選択的に２０nm
の厚みを有するＷ膜１１１を形成することで、最終的に
図１（ｆ）に示す構造を得る。Ｗ膜１１１を配線パター
ン上に選択的に且つ高い均一性で形成するためには、２
つの前処理が必要である。その１つは、濃度０．５〜３
vol％の希釈弗酸による処理であり、他方は、濃度５〜
３０vol％の希釈硫酸、硝酸、王水、硝酸・リン酸混合
液などの、銅をエッチングできる溶液による処理であ
る。
Ｄ法により、配線パターンの周囲のみに選択的に２０nm
の厚みを有するＷ膜１１１を形成することで、最終的に
図１（ｆ）に示す構造を得る。Ｗ膜１１１を配線パター
ン上に選択的に且つ高い均一性で形成するためには、２
つの前処理が必要である。その１つは、濃度０．５〜３
vol％の希釈弗酸による処理であり、他方は、濃度５〜
３０vol％の希釈硫酸、硝酸、王水、硝酸・リン酸混合
液などの、銅をエッチングできる溶液による処理であ
る。
【００５３】希釈弗酸処理は、イオンエッチングにより
ダメージを受けたシリコン酸化膜１０４の表面層と配線
側壁とに形成された、シリコン窒化膜に近い組成を持つ
反応副生成物を除去して、Ｗ成長の選択性を改善する。
銅エッチング溶液による処理は、シリコン窒化膜マスク
１１０ａをエッチングする時に生じた銅合金膜表面のダ
メージ層の除去と清浄化を行い、Ｗの均一な核発生・成
長を促進する。
ダメージを受けたシリコン酸化膜１０４の表面層と配線
側壁とに形成された、シリコン窒化膜に近い組成を持つ
反応副生成物を除去して、Ｗ成長の選択性を改善する。
銅エッチング溶液による処理は、シリコン窒化膜マスク
１１０ａをエッチングする時に生じた銅合金膜表面のダ
メージ層の除去と清浄化を行い、Ｗの均一な核発生・成
長を促進する。
【００５４】Ｗ成長は、基板温度を３５０〜４００℃、
圧力を２０〜８０ｍＴorr、ＷＦ6の流量を０．５〜１．
０sccm、Ｈ2の流量を２００〜４００sccmとした条件で
行う。この条件では、ウエハ上の金属膜の露出の割合に
もよるが、およそ５〜７nm/minと小さなＷ成長速度が得
られるため、Ｗ膜厚の制御は容易である。
圧力を２０〜８０ｍＴorr、ＷＦ6の流量を０．５〜１．
０sccm、Ｈ2の流量を２００〜４００sccmとした条件で
行う。この条件では、ウエハ上の金属膜の露出の割合に
もよるが、およそ５〜７nm/minと小さなＷ成長速度が得
られるため、Ｗ膜厚の制御は容易である。
【００５５】上記実施例により形成した配線は、Ｃu合
金膜とＴiＮ膜との間には密着性及びバリア性を改善す
るＣu−Ｔi化合物層が存在し、また、Ｃuよりも機械的
強度が高く且つ高耐熱性を有するＣu合金膜を主導電層
としており、さらにＣＶＤ−Ｗ膜で配線表面が酸化・腐
食より保護されている。そのため、従来よりも単純な配
線構造及び簡素な製造方法であるにもかかわらず、優れ
た特性と高い長期信頼性を有する配線が得られる。
金膜とＴiＮ膜との間には密着性及びバリア性を改善す
るＣu−Ｔi化合物層が存在し、また、Ｃuよりも機械的
強度が高く且つ高耐熱性を有するＣu合金膜を主導電層
としており、さらにＣＶＤ−Ｗ膜で配線表面が酸化・腐
食より保護されている。そのため、従来よりも単純な配
線構造及び簡素な製造方法であるにもかかわらず、優れ
た特性と高い長期信頼性を有する配線が得られる。
【００５６】上記実施例の半導体装置とその製造方法
は、ＭＯＳ、Bipolar等の半導体装置の種類あるいはメ
モリ、ロジック等の回路の種類を選ばず、広範囲な半導
体装置に適用可能である。
は、ＭＯＳ、Bipolar等の半導体装置の種類あるいはメ
モリ、ロジック等の回路の種類を選ばず、広範囲な半導
体装置に適用可能である。
【００５７】続いて、図２を参照して本発明の第２の実
施例について説明する。図２（ａ）〜（ｅ）は、本発明
の第２の実施例の半導体装置及びその製造方法を、その
工程段階毎に順次に示した半導体装置の縦断面図であ
る。
施例について説明する。図２（ａ）〜（ｅ）は、本発明
の第２の実施例の半導体装置及びその製造方法を、その
工程段階毎に順次に示した半導体装置の縦断面図であ
る。
【００５８】まず、公知の手法である熱ＣＶＤ法あるい
はプラズマＣＶＤ法を用いて、シリコン基板１０１上
に、シリコン酸化膜１０４を厚さ５００nm〜１０００nm
の厚みで形成し、さらに、第１Ｔi膜１０６、ＴiＮ膜１
０７ａを夫々３０nm、１００nmの厚みで順次形成する。
次いで、Ｃu−Ｔi合金ターゲットを用いたＤ．Ｃ．マグ
ネトロンスパッタ法により、Ｃu−Ｔi合金膜を１０nmの
厚みで形成し、引き続き、非酸化性ガス雰囲気中で４０
０〜６００℃の熱処理を行い、Ｃu−Ｔｉ合金膜をＣu−
Ｔi化合物層１０８ｂとする（図２（ａ））。このＣu−
Ｔi化合物層１０８ｂの組成は、ターゲットの組成と熱
処理条件とに依存するが、基本的にはＣuの組成比の高
いターゲットを用いるとＣuリッチの化合物層が形成さ
れる。このため、ターゲットの組成は、Ｃu：Ｔiの比が
２：１から３：２程度迄とすることが望ましい。
はプラズマＣＶＤ法を用いて、シリコン基板１０１上
に、シリコン酸化膜１０４を厚さ５００nm〜１０００nm
の厚みで形成し、さらに、第１Ｔi膜１０６、ＴiＮ膜１
０７ａを夫々３０nm、１００nmの厚みで順次形成する。
次いで、Ｃu−Ｔi合金ターゲットを用いたＤ．Ｃ．マグ
ネトロンスパッタ法により、Ｃu−Ｔi合金膜を１０nmの
厚みで形成し、引き続き、非酸化性ガス雰囲気中で４０
０〜６００℃の熱処理を行い、Ｃu−Ｔｉ合金膜をＣu−
Ｔi化合物層１０８ｂとする（図２（ａ））。このＣu−
Ｔi化合物層１０８ｂの組成は、ターゲットの組成と熱
処理条件とに依存するが、基本的にはＣuの組成比の高
いターゲットを用いるとＣuリッチの化合物層が形成さ
れる。このため、ターゲットの組成は、Ｃu：Ｔiの比が
２：１から３：２程度迄とすることが望ましい。
【００５９】第１Ｔi膜１０６は、シリコン酸化膜１０
４とＴiＮ膜１０７ａとの間の密着性の改善を目的とし
て形成する。ＴiＮ膜１０７ａは、エレクトロマイグレ
ーション耐性、ストレスマイグレーション耐性の改善な
ど、配線全体の長期信頼性の向上を目的として形成され
る。
４とＴiＮ膜１０７ａとの間の密着性の改善を目的とし
て形成する。ＴiＮ膜１０７ａは、エレクトロマイグレ
ーション耐性、ストレスマイグレーション耐性の改善な
ど、配線全体の長期信頼性の向上を目的として形成され
る。
【００６０】引き続き、ＣuにＺｒ、Ａg、Ｓn、Ｓbの少
なくとも１種類を０．０１〜０．１wt％添加したＣu合
金膜１０９ａを、Ｄ．Ｃ．マグネトロンスパッタ法によ
り４００nmの厚みで形成する（図２（ｂ））。Ｃuへの
Ｚｒ、Ａg、Ｓn、Ｓbの添加は、Ｃuの機械的強度、熱的
安定性、耐酸化性などの特性の改善を目的として行わ
れ、その作用は第１の実施例において述べた通りであ
る。
なくとも１種類を０．０１〜０．１wt％添加したＣu合
金膜１０９ａを、Ｄ．Ｃ．マグネトロンスパッタ法によ
り４００nmの厚みで形成する（図２（ｂ））。Ｃuへの
Ｚｒ、Ａg、Ｓn、Ｓbの添加は、Ｃuの機械的強度、熱的
安定性、耐酸化性などの特性の改善を目的として行わ
れ、その作用は第１の実施例において述べた通りであ
る。
【００６１】Ｃu−Ｔi化合物層１０８ｂは、上述の通り
Ｃuの組成比が高く、９００℃以上の融点を持つ耐熱性
の高いものであり、Ｔi及びＣuの両元素を含有している
ため、ＴiＮ膜１０７ａとＣu合金膜１０９ａとの間のバ
リア層として用いると、Ｃu合金膜１０９ａとＴiＮ膜１
０７ａの密着性改善に寄与すると共にＣu自体の拡散を
抑制する。従って、Ｃu合金膜とＴiＮ膜との間で、高い
耐熱性と良好な密着性を有する界面が形成される。この
ため、かかる単純な構造によっても、従来技術で問題で
あった、Ｃu合金膜とＴiＮ膜の密着性の悪さに起因する
ＴiＮ膜のサイドエッチやＣu合金膜とＴiＮ膜の界面で
の剥がれを防止できる。
Ｃuの組成比が高く、９００℃以上の融点を持つ耐熱性
の高いものであり、Ｔi及びＣuの両元素を含有している
ため、ＴiＮ膜１０７ａとＣu合金膜１０９ａとの間のバ
リア層として用いると、Ｃu合金膜１０９ａとＴiＮ膜１
０７ａの密着性改善に寄与すると共にＣu自体の拡散を
抑制する。従って、Ｃu合金膜とＴiＮ膜との間で、高い
耐熱性と良好な密着性を有する界面が形成される。この
ため、かかる単純な構造によっても、従来技術で問題で
あった、Ｃu合金膜とＴiＮ膜の密着性の悪さに起因する
ＴiＮ膜のサイドエッチやＣu合金膜とＴiＮ膜の界面で
の剥がれを防止できる。
【００６２】続いて、銅合金膜１０９ａ上に、ＳiＨ4及
びＮＨ3をソースガスとしたプラズマＣＶＤ法により、
成膜温度を３００〜３５０℃、圧力を０．２〜０．４Ｔ
orr、ＳiＨ4の流量を１５０〜３００sccm、ＮＨ3の流量
を４００〜８００sccm、ＲＦパワーを０．５〜１．５ K
Wとした条件で、シリコン窒化膜を３００〜５００nmの
厚みで形成し、既知の手法によりこれをパターニングし
て、金属膜層をエッチングする際のマスクとなるシリコ
ン窒化膜マスク１１０ａとする（図２（ｃ））。シリコ
ン窒化膜マスク１１０ａの膜厚は、エッチングされる金
属膜層と、このシリコン窒化膜とのエッチング選択比を
考慮して決定する。
びＮＨ3をソースガスとしたプラズマＣＶＤ法により、
成膜温度を３００〜３５０℃、圧力を０．２〜０．４Ｔ
orr、ＳiＨ4の流量を１５０〜３００sccm、ＮＨ3の流量
を４００〜８００sccm、ＲＦパワーを０．５〜１．５ K
Wとした条件で、シリコン窒化膜を３００〜５００nmの
厚みで形成し、既知の手法によりこれをパターニングし
て、金属膜層をエッチングする際のマスクとなるシリコ
ン窒化膜マスク１１０ａとする（図２（ｃ））。シリコ
ン窒化膜マスク１１０ａの膜厚は、エッチングされる金
属膜層と、このシリコン窒化膜とのエッチング選択比を
考慮して決定する。
【００６３】引き続き、ＳiＣl4、Ｃl2、ＨＮ3及びＮ2
ガスを用いた反応性イオンエッチング法により、温度を
２８０℃、圧力を２Pa、ＳiＣl4の流量を２０sccm、Ｃl
2の流量を２０sccm、ＨＮ3の流量を１０〜３０sccm、Ｎ
2の流量を８０sccm、ＲＦパワーを２００Ｗとした条件
で、銅合金膜１０９ａ、Ｃu−Ｔi化合物層１０８ｂ、Ｔ
iＮ膜１０７ａ及び第１Ｔi膜１０６から成る積層膜をエ
ッチングして配線パターン化する。続いて、銅合金膜１
０９ａの上部に残ったシリコン窒化膜マスク１１０ａを
反応性イオンエッチング法により除去する（図２
（ｄ））。このときのエッチング条件は、シリコン酸化
膜に対するシリコン窒化膜のエッチング速度比が高く、
且つシリコン酸化膜１０４がほとんどエッチングされな
い条件を用いる。
ガスを用いた反応性イオンエッチング法により、温度を
２８０℃、圧力を２Pa、ＳiＣl4の流量を２０sccm、Ｃl
2の流量を２０sccm、ＨＮ3の流量を１０〜３０sccm、Ｎ
2の流量を８０sccm、ＲＦパワーを２００Ｗとした条件
で、銅合金膜１０９ａ、Ｃu−Ｔi化合物層１０８ｂ、Ｔ
iＮ膜１０７ａ及び第１Ｔi膜１０６から成る積層膜をエ
ッチングして配線パターン化する。続いて、銅合金膜１
０９ａの上部に残ったシリコン窒化膜マスク１１０ａを
反応性イオンエッチング法により除去する（図２
（ｄ））。このときのエッチング条件は、シリコン酸化
膜に対するシリコン窒化膜のエッチング速度比が高く、
且つシリコン酸化膜１０４がほとんどエッチングされな
い条件を用いる。
【００６４】前述のとおり、Ｃu合金膜とＣu−Ｔi化合
物層、及びＣu−Ｔi化合物層とＴiＮ膜とは夫々良好な
密着性を有しているために、従来技術で問題であった、
Ｃuエッチング時のＴiＮ膜のサイドエッチの発生やＣu
合金膜とＴiＮ膜界面での剥がれは生じない。そのた
め、従来技術とは異なり、Ｃu膜とＴiＮ膜との間にＷ等
の密着性改善層を個別に形成する必要がなく、配線構造
の単純化及び製造工程の簡略化をはかることが出来る。
物層、及びＣu−Ｔi化合物層とＴiＮ膜とは夫々良好な
密着性を有しているために、従来技術で問題であった、
Ｃuエッチング時のＴiＮ膜のサイドエッチの発生やＣu
合金膜とＴiＮ膜界面での剥がれは生じない。そのた
め、従来技術とは異なり、Ｃu膜とＴiＮ膜との間にＷ等
の密着性改善層を個別に形成する必要がなく、配線構造
の単純化及び製造工程の簡略化をはかることが出来る。
【００６５】次いで、水素を還元剤とした選択Ｗ−ＣＶ
Ｄ法により配線パターンの表面のみに選択的に２０nmの
厚みを有するＷ膜１１１を形成する。このＷ膜１１１を
配線パターンの表面に選択的に且つ高い均一性で形成す
るためには、２つの前処理が必要で、その目的と手法は
第１の実施例と同様である。
Ｄ法により配線パターンの表面のみに選択的に２０nmの
厚みを有するＷ膜１１１を形成する。このＷ膜１１１を
配線パターンの表面に選択的に且つ高い均一性で形成す
るためには、２つの前処理が必要で、その目的と手法は
第１の実施例と同様である。
【００６６】上記選択Ｗ成長は、温度を３５０〜４００
℃、圧力を２０〜８０ｍＴorr、ＷＦ6の流量を０．５〜
１．０sccm、Ｈ2の流量を２００〜４００sccmとした条
件で行う。この条件では、ウエハ上の金属膜の露出の割
合にもよるが、およそ５〜７nm/min と小さなＷ成長速
度が得られるため、Ｗ膜厚の制御は容易である。
℃、圧力を２０〜８０ｍＴorr、ＷＦ6の流量を０．５〜
１．０sccm、Ｈ2の流量を２００〜４００sccmとした条
件で行う。この条件では、ウエハ上の金属膜の露出の割
合にもよるが、およそ５〜７nm/min と小さなＷ成長速
度が得られるため、Ｗ膜厚の制御は容易である。
【００６７】本実施例により形成した配線は、Ｃu合金
膜とＴiＮ膜との間に、密着性及びバリア性を改善する
Ｃu−Ｔi化合物層が存在し、また、Ｃuよりも機械的強
度が高く、高耐熱性を有するＣu合金膜を主導電層とし
ており、さらにＣＶＤ−Ｗ膜で配線表面が酸化・腐食よ
り保護されている。従って、従来に比してより単純な配
線構造および製造方法を採用したにもかかわらず、より
優れた特性と高い長期信頼性が得られる。
膜とＴiＮ膜との間に、密着性及びバリア性を改善する
Ｃu−Ｔi化合物層が存在し、また、Ｃuよりも機械的強
度が高く、高耐熱性を有するＣu合金膜を主導電層とし
ており、さらにＣＶＤ−Ｗ膜で配線表面が酸化・腐食よ
り保護されている。従って、従来に比してより単純な配
線構造および製造方法を採用したにもかかわらず、より
優れた特性と高い長期信頼性が得られる。
【００６８】第２の実施例の半導体装置は、第１の実施
例と同様にＭＯＳ、Bipolar 等の半導体装置の種類ある
いはメモリ、ロジック等の回路の種類を選ばず適用可能
である。
例と同様にＭＯＳ、Bipolar 等の半導体装置の種類ある
いはメモリ、ロジック等の回路の種類を選ばず適用可能
である。
【００６９】以上、本発明の好適な実施例について説明
したが、上記各実施例の構成は単に例示であり、本発明
の半導体装置及びその製造方法は、上記各実施例の構成
から種々の修正及び変更が可能である。
したが、上記各実施例の構成は単に例示であり、本発明
の半導体装置及びその製造方法は、上記各実施例の構成
から種々の修正及び変更が可能である。
【００７０】
【発明の効果】以上説明したように、本発明の半導体装
置及び本発明方法で製造される半導体装置は、高い電気
的特性と、高い機械的、熱的及び化学的耐性とを有する
Ｃu合金膜を主導電層とし、Ｃu合金膜とＴiＮ膜との間
に耐熱性が高くＣu及びＴiＮの双方に対して密着性の良
いＣu−Ｔi化合物層を形成したことにより、本発明は、
高い製造歩留り及び生産効率で製造でき、ＴiＮ膜のサ
イドエッチングやパターン剥がれなどの不良が発生する
ことなく、低電気抵抗でエレクトロマイグレーション耐
性、ストレスマイグレーション耐性、耐酸化性、耐食性
に優れた微細な配線構造を有する半導体装置を提供した
顕著な効果を奏する。
置及び本発明方法で製造される半導体装置は、高い電気
的特性と、高い機械的、熱的及び化学的耐性とを有する
Ｃu合金膜を主導電層とし、Ｃu合金膜とＴiＮ膜との間
に耐熱性が高くＣu及びＴiＮの双方に対して密着性の良
いＣu−Ｔi化合物層を形成したことにより、本発明は、
高い製造歩留り及び生産効率で製造でき、ＴiＮ膜のサ
イドエッチングやパターン剥がれなどの不良が発生する
ことなく、低電気抵抗でエレクトロマイグレーション耐
性、ストレスマイグレーション耐性、耐酸化性、耐食性
に優れた微細な配線構造を有する半導体装置を提供した
顕著な効果を奏する。
【図１】（ａ）〜（ｆ）は夫々、本発明の第１の実施例
に係る半導体装置及びその製造方法を示す、各工程段階
毎の半導体装置の縦断面図。
に係る半導体装置及びその製造方法を示す、各工程段階
毎の半導体装置の縦断面図。
【図２】（ａ）〜（ｅ）は夫々、本発明の第２の実施例
に係る半導体装置及びその製造方法を示す、各工程段階
毎の縦断面図。
に係る半導体装置及びその製造方法を示す、各工程段階
毎の縦断面図。
【図３】（ａ）〜（ｃ）は夫々、第１の従来技術を示
す、各工程段階毎の半導体装置の縦断面図。
す、各工程段階毎の半導体装置の縦断面図。
【図４】（ａ）及び（ｂ）は夫々、第２の従来技術を示
す、各工程段階毎の半導体装置の縦断面図。
す、各工程段階毎の半導体装置の縦断面図。
【図５】（ａ）〜（ｃ）は夫々、第３の従来技術を示
す、各工程段階毎の半導体装置の縦断面図。
す、各工程段階毎の半導体装置の縦断面図。
【図６】（ａ）〜（ｄ）は夫々、第４の従来技術の非平
面構造を示す、各工程段階毎の半導体装置のの縦断面
図。
面構造を示す、各工程段階毎の半導体装置のの縦断面
図。
【図７】（ａ）〜（ｄ）は夫々、第４の従来技術の平面
構造を示す、各工程段階毎の半導体装置の縦断面図。
構造を示す、各工程段階毎の半導体装置の縦断面図。
【図８】（ａ）及び（ｂ）は夫々、第５の従来技術を示
す、各工程段階毎の半導体装置の縦断面図。
す、各工程段階毎の半導体装置の縦断面図。
１０１ シリコン基板 １０２ フィールド酸化膜 １０３ 拡散層 １０４ シリコン酸化膜 １０５ａ 層間接続孔 １０５ｂ 配線形成用溝パターン １０６ 第１Ｔi膜 １０７ａ ＴiＮ膜 １０７ｂ ＴiＮ膜 １０７ｃ Ｔi−Ｎ膜 １０７ｄ Ｔi−Ｗ膜 １０８ａ 第２Ｔi膜 １０８ｂ Ｃu−Ｔi化合物層 １０８ｃ Ｗ膜 １０８ｄ Ｗ膜 １０９ａ Ｃu合金膜 １０９ｂ Ｃu膜 １０９ｃ Ａu膜 １１０ａ シリコン窒化膜マスク １１０ｂ シリコン窒化膜マスク １１１ Ｗ膜 １１２ フォトレジスト １１３ シリコン窒化膜 １１４ａ Ｎb膜 １１４ｂ ＮbＮ
Claims (10)
- 【請求項１】 半導体基板の主面上部に形成される絶縁
膜と、 少なくとも前記絶縁膜上に順次形成されるチタン膜、窒
化チタン膜、銅とチタンの化合物層、及び、銅に微量の
他元素が添加された銅合金膜を含む積層膜を有する金属
配線とを備えることを特徴とする半導体装置。 - 【請求項２】 前記絶縁膜を貫通する接続孔を更に備
え、前記金属配線が該接続孔を経由して前記半導体基板
の主面に接することを特徴とする請求項１に記載の半導
体装置。 - 【請求項３】 前記金属配線が、前記積層膜の表面を覆
うタングステン膜を更に備えることを特徴とする請求項
１又は２に記載の半導体装置。 - 【請求項４】 前記銅への添加元素が、ジルコニウム
（Ｚｒ）、銀（Ａg）、錫（Ｓn）及びアンチモン（Ｓ
b）から成る群から選択される１種類以上であることを
特徴とする請求項１乃至３の一に記載の半導体装置。 - 【請求項５】 前記添加元素の添加量が、添加元素全体
として０．０１〜０．５重量％の範囲にあることを特徴
とする請求項１乃至４の一に記載の半導体装置。 - 【請求項６】 銅とチタンの前記化合物層が、Ｃu：Ｔi
＝５：１からＣu：Ｔi＝１：２迄の範囲の原子組成比を
有する金属化合物から実質的に構成されることを特徴と
する請求項１乃至５の一に記載の半導体装置。 - 【請求項７】 半導体基板の主面上部に絶縁膜を形成す
る工程と、少なくとも前記絶縁膜上にチタン膜を形成す
る工程と、該チタン膜上に窒化チタン膜を形成する工程
と、該窒化チタン膜上に順次積層される銅とチタンの化
合物層及び銅に微量の他元素が添加された銅合金膜を形
成する工程と、前記銅合金膜、銅とチタンの化合物層、
窒化チタン膜及びチタン膜をパターニングして配線パタ
ーンを形成する工程とを含むことを特徴とする半導体装
置の製造方法。 - 【請求項８】 前記配線パターンの表面をタングステン
膜により被覆する工程を更に含むことを特徴とする請求
項７に記載の半導体装置の製造方法。 - 【請求項９】 前記銅とチタンの化合物層及び前記銅合
金層を形成する工程が、前記窒化チタン膜上に第２のチ
タン膜及び前記銅合金膜を順次に形成する工程と、該工
程に後続する熱処理工程とを含むことを特徴とする請求
項７又は８に記載の半導体装置の製造方法。 - 【請求項１０】 前記銅とチタンの化合物層及び前記銅
合金層を形成する工程が、前記銅とチタンの化合物及び
前記銅合金を順次にスパッタリングする工程であること
を特徴とする請求項７又は８に記載の半導体装置の製造
方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6026672A JP2701730B2 (ja) | 1994-02-24 | 1994-02-24 | 半導体装置およびその製造方法 |
| US08/393,261 US5539256A (en) | 1994-02-24 | 1995-02-23 | Semiconductor device having an interconnection of a laminate structure and a method for manufacturing the same |
| KR1019950003627A KR0152370B1 (ko) | 1994-02-24 | 1995-02-24 | 적층 구조의 배선을 갖고 있는 반도체 디바이스 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6026672A JP2701730B2 (ja) | 1994-02-24 | 1994-02-24 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07235538A JPH07235538A (ja) | 1995-09-05 |
| JP2701730B2 true JP2701730B2 (ja) | 1998-01-21 |
Family
ID=12199895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6026672A Expired - Fee Related JP2701730B2 (ja) | 1994-02-24 | 1994-02-24 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5539256A (ja) |
| JP (1) | JP2701730B2 (ja) |
| KR (1) | KR0152370B1 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5665644A (en) | 1995-11-03 | 1997-09-09 | Micron Technology, Inc. | Semiconductor processing method of forming electrically conductive interconnect lines and integrated circuitry |
| KR0179795B1 (ko) * | 1995-12-28 | 1999-04-15 | 문정환 | 이층 구조의 Cu 확산방지막 형성방법 |
| KR100268640B1 (ko) * | 1996-01-22 | 2000-10-16 | 모리시타 요이찌 | 알루미늄합금막의 드라이에칭방법과,그 방법에 사용하는 에칭용 가스 |
| US6091150A (en) * | 1996-09-03 | 2000-07-18 | Micron Technology, Inc. | Integrated circuitry comprising electrically insulative material over interconnect line tops, sidewalls and bottoms |
| US5776833A (en) * | 1996-09-04 | 1998-07-07 | Mosel Vitelic Inc. | Method for forming metal plug |
| JPH10312975A (ja) * | 1997-05-14 | 1998-11-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6130161A (en) | 1997-05-30 | 2000-10-10 | International Business Machines Corporation | Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity |
| US6294455B1 (en) | 1997-08-20 | 2001-09-25 | Micron Technology, Inc. | Conductive lines, coaxial lines, integrated circuitry, and methods of forming conductive lines, coaxial lines, and integrated circuitry |
| US6143616A (en) * | 1997-08-22 | 2000-11-07 | Micron Technology, Inc. | Methods of forming coaxial integrated circuitry interconnect lines |
| US6187677B1 (en) | 1997-08-22 | 2001-02-13 | Micron Technology, Inc. | Integrated circuitry and methods of forming integrated circuitry |
| US6887353B1 (en) * | 1997-12-19 | 2005-05-03 | Applied Materials, Inc. | Tailored barrier layer which provides improved copper interconnect electromigration resistance |
| KR100275754B1 (ko) * | 1998-05-15 | 2000-12-15 | 윤종용 | 커패시터 하부전극의 반구형 그레인 형성전 전처리방법 |
| US6172421B1 (en) * | 1998-08-11 | 2001-01-09 | Advanced Micro Devices, Inc. | Semiconductor device having an intermetallic layer on metal interconnects |
| US6147000A (en) * | 1998-08-11 | 2000-11-14 | Advanced Micro Devices, Inc. | Method for forming low dielectric passivation of copper interconnects |
| US6057230A (en) * | 1998-09-17 | 2000-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dry etching procedure and recipe for patterning of thin film copper layers |
| US6277745B1 (en) * | 1998-12-28 | 2001-08-21 | Taiwan Semiconductor Manufacturing Company | Passivation method of post copper dry etching |
| TW428231B (en) * | 1999-01-16 | 2001-04-01 | United Microelectronics Corp | Manufacturing method of self-aligned silicide |
| KR100881472B1 (ko) | 1999-02-04 | 2009-02-05 | 어플라이드 머티어리얼스, 인코포레이티드 | 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법 |
| JP2000228486A (ja) * | 1999-02-08 | 2000-08-15 | Rohm Co Ltd | 半導体チップおよびチップ・オン・チップ構造の半導体装置 |
| JP2000349085A (ja) | 1999-06-01 | 2000-12-15 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
| JP2000349255A (ja) * | 1999-06-03 | 2000-12-15 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
| JP4428832B2 (ja) * | 1999-08-27 | 2010-03-10 | 富士通株式会社 | 金属配線構造、半導体装置及び半導体装置の製造方法 |
| US6524957B2 (en) | 1999-08-30 | 2003-02-25 | Agere Systems Inc. | Method of forming in-situ electroplated oxide passivating film for corrosion inhibition |
| US6339029B1 (en) * | 2000-01-19 | 2002-01-15 | Taiwan Semiconductor Manufacturing Company | Method to form copper interconnects |
| JP3449333B2 (ja) * | 2000-03-27 | 2003-09-22 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6683761B2 (en) | 2000-11-09 | 2004-01-27 | Seagate Technology Llc | Magnetoresistive sensor with laminate electrical interconnect |
| JP2003023239A (ja) * | 2001-07-05 | 2003-01-24 | Sumitomo Electric Ind Ltd | 回路基板とその製造方法及び高出力モジュール |
| US6983177B2 (en) * | 2003-01-06 | 2006-01-03 | Optiscan Biomedical Corporation | Layered spectroscopic sample element with microporous membrane |
| JP3694512B2 (ja) | 2003-04-18 | 2005-09-14 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP5089850B2 (ja) * | 2003-11-25 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4602214B2 (ja) * | 2005-10-03 | 2010-12-22 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| JP5014632B2 (ja) * | 2006-01-13 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| JP4634977B2 (ja) * | 2006-08-15 | 2011-02-16 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
| EP3322805B1 (en) | 2015-07-14 | 2021-10-20 | Abbott Molecular Inc. | Purification of nucleic acids using copper-titanium oxides or magnesium-titanium oxides |
| WO2018123955A1 (ja) * | 2016-12-28 | 2018-07-05 | 三井金属鉱業株式会社 | 配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5136497B2 (ja) * | 1972-04-22 | 1976-10-08 | ||
| JPS605560A (ja) * | 1983-06-23 | 1985-01-12 | Fujitsu Ltd | 半導体装置 |
| JPS6373660A (ja) * | 1986-09-17 | 1988-04-04 | Fujitsu Ltd | 半導体装置 |
| JP2503217B2 (ja) * | 1986-12-19 | 1996-06-05 | 富士通株式会社 | 電極配線の形成方法 |
| US4866008A (en) * | 1987-12-11 | 1989-09-12 | Texas Instruments Incorporated | Methods for forming self-aligned conductive pillars on interconnects |
-
1994
- 1994-02-24 JP JP6026672A patent/JP2701730B2/ja not_active Expired - Fee Related
-
1995
- 1995-02-23 US US08/393,261 patent/US5539256A/en not_active Expired - Fee Related
- 1995-02-24 KR KR1019950003627A patent/KR0152370B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950025957A (ko) | 1995-09-18 |
| KR0152370B1 (ko) | 1998-12-01 |
| US5539256A (en) | 1996-07-23 |
| JPH07235538A (ja) | 1995-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2701730B2 (ja) | 半導体装置およびその製造方法 | |
| US6057232A (en) | Wiring structure for semiconductor device and fabrication method therefor | |
| JP2700103B2 (ja) | 改良された集積回路構造および改良された集積回路構造を形成する方法 | |
| US5801444A (en) | Multilevel electronic structures containing copper layer and copper-semiconductor layers | |
| US4337476A (en) | Silicon rich refractory silicides as gate metal | |
| EP0219827A2 (en) | Improved process for forming low sheet resistance metal silicide layers on semiconductor substrates | |
| JPH0456325A (ja) | 半導体装置およびその製造方法 | |
| US6218295B1 (en) | Semiconductor structure with a titanium aluminum nitride layer and method for fabricating the same | |
| EP0769808A2 (en) | Wet etching process with high selectivity between Cu and Cu3Ge | |
| JP3277909B2 (ja) | 半導体装置及びその製造方法 | |
| JP3186053B2 (ja) | 半導体集積回路装置の金属配線構造の形成方法 | |
| JP2819929B2 (ja) | 半導体装置およびその製造方法 | |
| KR100443796B1 (ko) | 구리 금속 배선 형성방법 | |
| KR100521051B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH11283981A (ja) | 半導体装置およびその製造方法 | |
| KR100252915B1 (ko) | 반도체소자의 배선구조 및 형성방법 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JP3321896B2 (ja) | Ａｌ系材料形成方法、Ａｌ系配線構造、半導体装置の製造方法、及び半導体装置 | |
| JP3034348B2 (ja) | 半導体素子及び製造方法 | |
| JP2867996B2 (ja) | 半導体素子の金属配線形成方法 | |
| JPH03153024A (ja) | 半導体装置及びその製造方法 | |
| JP3191410B2 (ja) | 超伝導プラグ及び多層配線層の形成方法 | |
| KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH04324636A (ja) | 半導体装置およびその製造方法 | |
| JPH05102156A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |