KR100443796B1 - 구리 금속 배선 형성방법 - Google Patents

구리 금속 배선 형성방법 Download PDF

Info

Publication number
KR100443796B1
KR100443796B1 KR10-2002-0037325A KR20020037325A KR100443796B1 KR 100443796 B1 KR100443796 B1 KR 100443796B1 KR 20020037325 A KR20020037325 A KR 20020037325A KR 100443796 B1 KR100443796 B1 KR 100443796B1
Authority
KR
South Korea
Prior art keywords
film
forming
copper
metal wiring
copper metal
Prior art date
Application number
KR10-2002-0037325A
Other languages
English (en)
Other versions
KR20040001988A (ko
Inventor
최경근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0037325A priority Critical patent/KR100443796B1/ko
Publication of KR20040001988A publication Critical patent/KR20040001988A/ko
Application granted granted Critical
Publication of KR100443796B1 publication Critical patent/KR100443796B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers

Abstract

본 발명은 구리 금속 배선 형성방법에 관한 것으로, 구리 전기도금막을 형성하기전에 비아홀과 트렌치 내부면에 산화에 대한 내성이 강한 Sn막을 증착함으로써, 후속 구리 전기도금막 형성시 결정립의 성장에 영향을 주며, 이에 따라 구리 전기도금막의 재결정을 향상시켜 구리 금속 배선의 EM(ElectroMigration) 및 신뢰성을 향상시킬 수 있는 구리 금속 배선 형성방법을 개시한다.

Description

구리 금속 배선 형성방법{Method for forming a copper metal line}
본 발명은 구리 금속 배선 형성방법에 관한 것으로, 특히 구리 금속 배선의 EM(ElectroMigration) 향상 및 신뢰성을 향상시킬 수 있는 구리 금속 배선 형성방법에 관한 것이다.
최근, 반도체 소자의 집적도가 증가됨에 따라서 배선의 선폭 및 콘택홀(Contact hole)의 크기가 감소하며, 이에 따라 배선에 인가되는 전류 밀도가 증가되어 EM(ElectroMigration)에 의한 배선의 신뢰성 열화문제가 중요하게 대두되고 있다. EM은 배선에 전류가 흐를 때 배선을 구성하고 있는 원자가 전자에 밀려 이동하는 현상을 의미하며, 배선의 종류(예컨대, 물질, 결정구조, 미세 조직), 선폭, 두께, 콘택 구조, 구동 전류밀도 및 작동 온도 등에 따라 특성이 크게 변하는 것으로 보고 되고 있다.
일반적으로, 배선의 EM 특성을 향상시키기 위해서는, 미세구조 조절, 알루미늄(Al) 합금 사용, 적층 구조의 사용 등을 고려하여 공정을 실시해야 한다고 보고 되고 있다. 먼저, 미세구조 및 결정구조와 EM과의 관계를 살펴보면, 알루미늄(Al)은 증착 직후, 다결정 성상을 가지며, 이때 미세구조 및 결정구조와 EM과의 관계는 하기의 수학식과 같이 표현된다.
<수학식>
여기서, MTTF(Mean Time To Failure)는 EM 평균수명, S는 평균 결정립의 크기, σ는 결정립 크기의 로그(Lognoraml) 표준편차, 그리고 I(111)와 I(200)은 각각 (111), (200) 배향 회절 X-레이(Ray) 세기이다. 따라서, 결정립의 크기를 크고 균일하게 하며, (111)면 방향성을 갖도록 결정 구조를 조절하면 EM의 특성을 향상시킬 수 있다.
상기 수학식이 (111)조직을 갖는 알루미늄(Al) 박막의 조직 정도(Texture degree)를 비교하기 위한 것이지만, 구리(Cu) 박막에도 적용될 수 있다고 보고 되고 있다. 특히 'S.S.Wrong et al., IITC, p107, 1998'에 의하면, "구리 시드층(Seed layer)이 높은 (111)조직을 가질 경우에 후속 구리 전기도금막이 강한 (111)조직을 가지며, 이에 따라 시드층이 후속 구리 전기도금막 성장에 큰 영향을 준다"라고 발표되고 있다.
상기의 내용을 토대로 볼 때, 구리 시드층 상에 구리 전기도금막을 증착하여 형성하는 종래의 구리 금속 배선 형성방법으로는, 구리 금속 배선의 EM 특성을 향상시키는데 그 한계가 있다. 특히 종래의 구리 금속 배선 형성방법은 구리 시드층과 구리 금속 배선과의 계면에 산화막이 존재하게 되어 수율을 저하시키고, 후속 열공정시 비아홀 수율 저하 등을 유발시킨다. 또한, 구리 금속 배선의 결정립의 크기가 작아 EM 및 배선 신뢰성이 저하되는 원인이 된다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출된 것으로서, 구리 금속 배선의 EM(ElectroMigration) 향상 및 신뢰성을 향상시키는데 그 목적이 있다.
또한, 본 발명은 구리 금속 배선 내의 보이드(Void) 및 비아(Via) 수율을 향상시키는데 다른 목적이 있다.
도 1a 내지 도 1d는 본 발명의 제1 실시예에 따른 구리 금속 배선 형성방법을 설명하기 위하여 도시한 단면도들이다.
도 2a 내지 도 2d는 본 발명의 제2 실시예에 따른 구리 금속 배선 형성방법을 설명하기 위하여 도시한 단면도들이다.
〈도면의 주요 부분에 대한 부호의 설명〉
102, 202 : 반도체 기판 104, 204, : 제1 식각정지층
106, 206 : 제1 층간절연막 108, 208 : 제2 식각정지층
110, 210 : 제2 층간절연막 112, 212 : 비아홀
114, 214 : 트렌치 116, 216 : 배리어층
118, 220 : Sn막 120, 222 : 구리 전기도전막
122, 224 : 구리 금속 배선 220 : 시드층
따라서, 본 발명에서는, 하부층이 형성된 반도체 기판 상에 Sn막을 형성하는 단계와, 상기 Sn막 상에 구리 전기도금막을 형성하는 단계와, 열처리 공정을 실시하여, 상기 Sn막과 상기 구리 전기도금막을 반응시켜 상기 하부층과 상기 구리 전기도금막 사이에 CuSn막을 형성하는 단계를 포함하는 구리 금속 배선 형성방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 도면상에서 동일 부호는 동일한 요소를 지칭하며, 중복되는 요소에 대해서는 설명을 생략하기로 한다.
도 1a 내지 도 1d는 본 발명의 제1 실시예에 따른 구리 금속 배선 형성방법을 설명하기 위하여 도시한 단면도들이다. 여기서는, 일례로 비아홀(Via hole)을 먼저 형성한 후에 트렌치(Trench)를 형성하는 선(先)비아방식을 이용한 구리 금속배선 형성방법을 설명하기로 한다.
도 1a를 참조하면, 소정의 하부층이 형성된 반도체 기판(102) 상에 후속 비아홀(112)을 형성하기 위한 식각공정시 식각정지층으로 기능하는 비아 식각정지층(Via etch stop layer)(이하, '제1 식각정지층'이라 함)(104)을 증착한다. 예컨대, 상기 하부층은 도전막으로 이루어진 배선층이거나, 절연막으로 이루어진 절연층일 수도 있으며, 배선층일 경우에 제1 식각정지층(104)은 SiN막 등으로 형성한다.
이어서, 전체 구조 상부에 저유전 물질로, 예컨대 실리콘 산화물, 불소 함유 실리콘 산화물 또는 불소 함유 산화물 등을 이용하여 절연막(이하, '제1 층간절연막'이라 함)(106)을 증착한다. 일반적으로, 불소 함유 실리콘 산화물은 실리콘 산화물보다 낮은 유전율을 가지며, 이러한 유전율은 불소 함유량을 조절하여 그 제어가 가능하다.
이어서, 전체 구조 상부에 후속 트렌치(114)를 형성하기 위한 식각공정시 식각정지층으로 기능하는 트렌치 식각정지층(Trench etch stop layer)(이하, '제2 식각정지층'이라 함)(108)을 증착한다. 예컨대, 제2 식각정지층(108)은 제1 식각정지층(104)과 동일하게 SiN막 등으로 형성한다.
이어서, 전체 구조 상부에 저유전 물질로, 예컨대 실리콘 산화물, 불소 함유 실리콘 산화물 또는 불소 함유 산화물 등을 이용하여 절연막(이하, '제2 층간절연막'이라 함)(110)을 증착한다. 제2 층간절연막(110)은 제1 층간절연막(106)보다 두껍게 형성한다.
이어서, 전체 구조 상부에 SiN막 등으로 형성된 절연성 반사방지막(미도시)을 증착한 후, 상기 반사방지막 상에 포토레지스트(Photoresist)를 도포한 후, 포토 마스크(Photo mask)를 이용한 노광공정 및 현상공정을 실시하여 비아홀 형성용 포토레지스트 패턴(Photoresist pattern)(미도시)을 형성하고, 이 비아홀 형성용 포토레지스트 패턴을 이용한 식각공정을 실시하여 제1 식각정지층(104)에 이르는 비아홀(112)을 형성한다. 그런 다음에,
이어서, 스트립 공정(Strip)을 실시하여 상기 비아홀 형성용 포토레지스트 패턴을 제거한 후, 포토 마스크를 이용한 노광공정 및 현상공정을 실시하여 트렌치 형성용 포토레지스트 패턴(미도시)을 형성하고, 이 트렌치 형성용 포토레지스트 패턴을 이용한 식각공정을 실시하여 반사방지막과 제2 층간절연막(110)을 순차적으로 식각하여 배선용 트렌치(114)를 형성한다. 그런 다음에, 스트립 공정을 실시하여 상기 트렌치 형성용 포토레지스트 패턴 및 반사방지막을 제거한다.
도 1b를 참조하면, 상기 비아홀(112)과 트렌치(114)의 내부면(즉, 내측면과 하부면을 포함)을 포함한 전체 구조 상부에 배리어층(116)을 50 내지 300Å의 두께로 증착한다. 예컨대, 배리어층(116)은 Ta, TaN, TaAlN, TaSiN, TaSi2, Ti, TiN, TiSiN, WN, Co 및 CoSi2중 어느 하나의 물질로 형성한다.
이어서, 상기 배리어층(116) 상에 화학기상증착법(Chemical Vapor Deposition; CVD) 또는 원자층증착법(Atomic Layer Deposition; ALD)을 이용하여 Sn막(118)을 100 내지 1500Å의 두께로 증착한다. CVD로는, LPCVD(Low PressureCVD) 또는 PECVD(Plasma Enhanced CVD) 모두 가능하며, 증착 온도를 낮추기 위해서는 PECVD로 진행하는 것이 바람직하다. 예컨대, PECVD로 공정을 이용하여 Sn막(118)을 진행할 경우에, 증착반응기의 파워(Power)는 50 내지 1000W로 유지하여 실시한다.
CVD를 이용할 경우, Sn막(118)을 형성하기 위한 공정조건은, 증착반응기 내로 SnH4, Sn(CH3)4및 CH3SnH3, (CH3)2SnH2중 어느 하나의 전구체를 100 내지 500sccm의 유량으로 공급하고, 수소(H2) 기체를 20 내지 5000sccm의 유량으로 공급하며, 증착반응기의 압력을 0.01 내지 100Torr 정도로 하며, 증착반응기의 온도를 100 내지 400℃ 정도의 범위에서 실시한다. 이때, Sn막(118)이 형성되는 반응식은 하기와 같다.
<반응식>
SnH4+ 2H2→Sn + 4H2
한편, Sn막(118)은 산화(Oxidation)에 대한 내성이 강하고, 후속 구리 전기도금막(120) 성장시 결정립의 성장에 영향을 주어, 구리 전기도금막(120)(도 1c참조)의 재결정을 향상시키는 동시에 후속 구리 금속 배선(124)(도 1d참조)의 EM 및 신뢰성을 향상시킬 수 있다.
도 1c를 참조하면, 비아홀(112)과 트렌치(114)가 매립되도록 전체 구조 상부에 대해 전기 도금공정을 실시하여 구리 전기도금막(120)을 증착한 후, 어닐링 공정(Annealing)을 실시하여 구리 전기도금막(120)을 결정화한다. 이 과정에서,Cn막(118)과 구리 전기도금막(120)의 반응에 의해, 구리 전기도금막(120)과 베리어층(116) 간에 합금막인 CuSn막(122)이 형성된다. 한편, CuSn막(122)은 비저항이 3.6μΩcm으로 알려져 있다.
도 1d를 참조하면, 상기 구리 전기도금막(120)에 대해 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 공정을 실시하여, 제2 층간절연막(110) 상에 증착된 배리어층(116), CuSn막(122) 및 구리 전기도금막(120)을 제거하여 구리 금속 배선(124)을 형성한다.
이어서, 전체 구조 상부에는 다층 구조를 가지는 소정의 상부층(미도시)가 형성될 수도 있으나, 그 설명의 편의를 위해 구체적인 설명은 생략하기로 한다. 예컨대, 상기 상부층은 도전막으로 이루어진 다층 구조의 배선층이거나, 절연층일 수도 있다.
이하에서는, 본 발명의 제2 실시예에 따른 구리 금속 배선 형성방법을 설명하기로 한다. 단, 본 발명의 제2 실시예는 제1 실시예의 트렌치(114) 형성과정(즉, 도 1a과정)까지는 동일한 방법으로 이루어짐에 따라, 이 과정까지는 그 설명의 편의를 위해 간략하게 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 제2 실시예에 따른 구리 금속 배선 형성방법을 설명하기 위하여 도시한 단면도들이다.
도 2a를 참조하면, 소정의 하부층(미도시)이 형성된 반도체 기판(202) 상에제1 식각정지층(204), 제1 층간절연막(206), 제2 식각정지층(208), 제2 층간절연막(210), 비아홀(212) 및 트렌치(214)를 순차적으로 형성한다. 이 과정까지는 상기에서 설명한 바와 같이 본 발명의 제1 실시예에 따른 구리 금속 배선 형성방법과 동일하게 이루어진다.
도 2b를 참조하면, 상기 비아홀(212)과 트렌치(214)의 내부면(즉, 내측면과 하부면을 포함)을 포함한 전체 구조 상부에 배리어층(216)을 50 내지 300Å의 두께로 증착한다. 예컨대, 배리어층(216)은 Ta, TaN, TaAlN, TaSiN, TaSi2, Ti, TiN, TiSiN, WN, Co 및 CoSi2중 어느 하나의 물질로 형성한다.
이어서, 상기 배리어층(216) 상에 시드층(Seed layer; 218)을 300 내지 1500Å의 두께로 증착한다. 예컨대, 시드층(218)은 Cu, Pt(Platinum), Pd(Palladium), Ru(Rubidium), St(Strontium), Rh(Rhadium) 및 Co(Cobalt)중 어느 하나의 물질을 사용할 수도 있다. 여기서는, 일례로 구리(Cu)를 이용하여 시드층(218)을 형성하기로 한다.
이어서, 상기 시드층(218) 상에 CVD 또는 ALD를 이용하여 Sn막(220)을 50 내지 500Å의 두께로 비교적 얇게 증착한다. 이때, 후속 구리 금속 배선(226)(도 2d참조)의 저항 증가를 충분히 고려하여 증착하는 것이 바람직하다. CVD로는, LPCVD 또는 PECVD 모두 가능하며, 증착 온도를 낮추기 위해서는 PECVD로 진행하는 것이 바람직하다.
CVD를 이용할 경우, Sn막(220)을 형성하기 위한 공정조건은, 증착반응기 내로 SnH4, Sn(CH3)4및 CH3SnH3, (CH3)2SnH2중 어느 하나의 전구체를 100 내지 500sccm의 유량으로 공급하고, 수소(H2) 기체를 20 내지 5000sccm의 유량으로 공급하며, 증착반응기의 압력을 0.01 내지 100Torr 정도로 하며, 증착반응기의 온도를 100 내지 400℃ 정도의 범위에서 실시한다.
도 2c를 참조하면, 비아홀(212)과 트렌치(214)가 매립되도록 전체 구조 상부에 대해 전기 도금공정을 실시하여 구리 전기도금막(222)을 증착한 후, 어닐링 공정을 실시하여 구리 전기도금막(222)을 결정화한다. 이 과정에서, Cn막(220)과 시드층(216)이 서로 반응하고, Cn막(220)과 구리 전기도금막(222)이 서로 반응하여, 구리 전기도금막(222)과 배리어층(216) 간에는 합금막으로 CuSn막(224)이 형성된다.
도 2d를 참조하면, 상기 구리 전기도금막(222)에 대해 CMP 공정을 실시하여, 제2 층간절연막(210) 상에 증착된 배리어층(216), CuSn막(224) 및 구리 전기도금막(222)을 제거하여 구리 금속 배선(226)을 형성한다.
이어서, 전체 구조 상부에는 다층 구조를 가지는 소정의 상부층(미도시)가 형성될 수도 있으나, 그 설명의 편의를 위해 구체적인 설명은 생략하기로 한다. 예컨대, 상기 상부층은 도전막으로 이루어진 다층 구조의 배선층이거나, 절연층일 수도 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예들에서 구체적으로 기술되었으나, 상기한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상 설명한 바와 같이, 본 발명에서는 구리 전기도금막을 형성하기전에 비아홀과 트렌치 내부면에 산화에 대한 내성이 강한 Sn막을 증착함으로써, 후속 구리 전기도금막 형성시 결정립의 성장에 영향을 주며, 이에 따라 구리 전기도금막의 재결정을 향상시켜 구리 금속 배선의 EM(ElectroMigration) 및 신뢰성을 향상시킬 수 있다.
또한, 본 발명에서는 구리 전기도금막과 구리 시드층 사이에 Sn막을 형성함으로써, 구리 전기도금막과 구리 시드층 사이의 계면 특성을 향상시켜 종래 기술에서 발생하는 구리 금속 배선 내의 보이드(Void)를 방지하는 한편, 비아 수율을 향상시킬 수 있다.
또한, 본 발명에서는 후속 열처리 공정을 통해 구리 전기도금막과 배리어층 사이에 합금막으로 CuSn막을 형성함으로써, 구리 금속 배선의 신뢰성을 향상시킬 수 있다.
또한, 본 발명에서는 Sn막을 CVD 및 ALD 공정을 통하여 증착이 가능함에 따라 물리기상증착(Physical Vapor Deposition; PVD) 공정을 통해 형성되는 막보다 층덮힘이 우수한 막을 형성할 수 있으며, 이에 따라 균일한 시드층을 형성하는 것이 가능하다.

Claims (9)

  1. (a) 다마신 공정을 통해 비아홀 및 트렌치가 형성된 반도체 기판이 제공되는 단계;
    (b) 상기 비아홀 및 트렌치 내부면에 배리어층을 형성하는 단계;
    (c) 상기 배리어층 상에 구리 시드층을 형성하는 단계;
    (d) 상기 구리 시드층 상에 Sn막을 형성하는 단계;
    (e) 상기 구리 전기도금막을 형성하는 단계; 및
    (f) 열처리 공정을 통해 상기 Sn막과 상기 구리 시드층 그리고 상기 구리 전기도금막의 일부를 반응시켜 CuSn막을 형성하는 단계를 포함하는 구리 금속 배선 형성방법.
  2. 제 1 항에 있어서,
    상기 Sn막은 SnH4, Sn(CH3)4및 CH3SnH3및 (CH3)2SnH2중 어느 하나의 전구체를 이용하여 형성하는 구리 금속 배선 형성방법.
  3. 제 1 항에 있어서,
    상기 Sn막은 100 내지 1500Å의 두께로 형성하는 구리 금속 배선 형성방법.
  4. 제 1 항에 있어서,
    상기 Sn막은 CVD 또는 ALD 공정을 이용하여 형성하는 구리 금속 배선 형성방법.
  5. 제 4 항에 있어서,
    상기 CVD 공정은 PECVD 공정 또는 LPCVD 공정인 구리 금속 배선 형성방법.
  6. 제 4 항에 있어서,
    상기 CVD 공정은 증착반응기 내로 SnH4, Sn(CH3)4및 CH3SnH3, 및 (CH3)2SnH2중 어느 하나의 전구체를 100 내지 500sccm의 유량으로 공급하고, 수소(H2) 기체를 20 내지 5000sccm의 유량으로 공급하여 실시하는 구리 금속 배선 형성방법.
  7. 제 6 항에 있어서,
    상기 증착반응기는 압력이 0.01 내지 100Torr로 유지되고, 온도가 100 내지 400℃의 범위로 유지되는 구리 금속 배선 형성방법.
  8. 제 1 항에 있어서,
    상기 구리 시드층은 50 내지 500Å의 두께로 형성되는 구리 금속 배선 형성방법.
  9. 삭제
KR10-2002-0037325A 2002-06-29 2002-06-29 구리 금속 배선 형성방법 KR100443796B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0037325A KR100443796B1 (ko) 2002-06-29 2002-06-29 구리 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0037325A KR100443796B1 (ko) 2002-06-29 2002-06-29 구리 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR20040001988A KR20040001988A (ko) 2004-01-07
KR100443796B1 true KR100443796B1 (ko) 2004-08-11

Family

ID=37313718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0037325A KR100443796B1 (ko) 2002-06-29 2002-06-29 구리 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100443796B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8043976B2 (en) 2008-03-24 2011-10-25 Air Products And Chemicals, Inc. Adhesion to copper and copper electromigration resistance
US11152317B2 (en) 2018-09-20 2021-10-19 Samsung Electronics Co., Ltd. Semiconductor device including interconnection structure including copper and tin and semiconductor package including the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005057075B4 (de) 2005-11-30 2012-04-26 Advanced Micro Devices, Inc. Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
US11854879B2 (en) * 2020-02-26 2023-12-26 Raytheon Company Cu3Sn via metallization in electrical devices for low-temperature 3D-integration

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980087540A (ko) * 1997-05-30 1998-12-05 포만 제프리 엘 복수 레벨 상호 접속 형성 방법
JP2000114368A (ja) * 1998-10-05 2000-04-21 Nec Corp 半導体装置の製造方法
US6147000A (en) * 1998-08-11 2000-11-14 Advanced Micro Devices, Inc. Method for forming low dielectric passivation of copper interconnects

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980087540A (ko) * 1997-05-30 1998-12-05 포만 제프리 엘 복수 레벨 상호 접속 형성 방법
US6147000A (en) * 1998-08-11 2000-11-14 Advanced Micro Devices, Inc. Method for forming low dielectric passivation of copper interconnects
JP2000114368A (ja) * 1998-10-05 2000-04-21 Nec Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8043976B2 (en) 2008-03-24 2011-10-25 Air Products And Chemicals, Inc. Adhesion to copper and copper electromigration resistance
US11152317B2 (en) 2018-09-20 2021-10-19 Samsung Electronics Co., Ltd. Semiconductor device including interconnection structure including copper and tin and semiconductor package including the same

Also Published As

Publication number Publication date
KR20040001988A (ko) 2004-01-07

Similar Documents

Publication Publication Date Title
US6537905B1 (en) Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
EP0279588B1 (en) Contact in a contact hole in a semiconductor and method of producing same
US6207222B1 (en) Dual damascene metallization
US7154178B2 (en) Multilayer diffusion barrier for copper interconnections
US6153522A (en) Semiconductor device manufacturing method
US7405143B2 (en) Method for fabricating a seed layer
EP0982771B1 (en) Process for semiconductor device fabrication having copper interconnects
US7470612B2 (en) Method of forming metal wiring layer of semiconductor device
KR20190050869A (ko) 루테늄 라이너로 구리 전자 이동을 개선하기 위한 도핑된 선택적 금속 캡
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US8058728B2 (en) Diffusion barrier and adhesion layer for an interconnect structure
US7727883B2 (en) Method of forming a diffusion barrier and adhesion layer for an interconnect structure
KR20040003232A (ko) 반도체 소자의 다층 배선 형성방법
KR100474857B1 (ko) 반도체 소자의 구리 배선 형성방법
JP2002033323A (ja) 銅相互接続部を有する半導体デバイスの製造方法
JP2023182638A (ja) 銅配線のためのシード層
KR100443796B1 (ko) 구리 금속 배선 형성방법
KR960009091B1 (ko) 평탄한 전기적 상호 접속 구조체 제조방법
KR20040039591A (ko) 구리 확산방지막 형성방법 및 이를 이용한 구리배선제조방법
JP2000124310A (ja) 半導体装置およびその製造方法
KR20040001990A (ko) 구리 확산방지막 형성방법 및 이를 이용한 반도체 소자의구리 금속 배선 형성 방법
CN110890317A (zh) 半导体器件及其制备方法
JP2003017493A (ja) 配線構造体の形成方法
KR20050121576A (ko) 반도체 소자의 금속배선 형성방법
JPH04133329A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee