JP2000114368A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000114368A
JP2000114368A JP10282863A JP28286398A JP2000114368A JP 2000114368 A JP2000114368 A JP 2000114368A JP 10282863 A JP10282863 A JP 10282863A JP 28286398 A JP28286398 A JP 28286398A JP 2000114368 A JP2000114368 A JP 2000114368A
Authority
JP
Japan
Prior art keywords
film
acid
copper
connection hole
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10282863A
Other languages
English (en)
Other versions
JP3180779B2 (ja
Inventor
Hidemitsu Aoki
秀充 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28286398A priority Critical patent/JP3180779B2/ja
Priority to US09/409,143 priority patent/US6387821B1/en
Priority to TW088117192A priority patent/TW430940B/zh
Priority to EP99119623A priority patent/EP0993031A3/en
Priority to KR1019990042949A priority patent/KR100347083B1/ko
Priority to CNB991216210A priority patent/CN1181532C/zh
Publication of JP2000114368A publication Critical patent/JP2000114368A/ja
Application granted granted Critical
Publication of JP3180779B2 publication Critical patent/JP3180779B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【課題】層間接続孔や埋め込み配線形成用の溝の内部に
付着した銅系金属汚染物を充分に除去し、これにより、
多層配線構造における電流リークや素子の動作不良の問
題を解決すること。 【解決手段】多層配線構造を有する半導体装置の製造方
法において、層間接続孔を設けた後、銅系金属汚染物に
対し錯体形成能力を有する錯化剤を含有する洗浄液を用
いて層間接続孔内部を洗浄する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、上部配線と銅系金
属材料からなる金属配線とを接続孔を介して接続した多
層配線構造を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】図５〜８を参照して、多層配線構造を有
する半導体装置の従来の製造方法の代表例について説明
する。この例では、下層配線と上層配線がいずれも埋め
込み銅配線構造を有しており、いわゆるデュアルダマシ
ンプロセスを用いた製造方法である。
【０００３】トランジスタ等の素子を形成した半導体基
板（不図示）上に、膜厚１００ｎｍのシリコン酸化膜２
０１、膜厚４００ｎｍのＨＳＱ（Hydrogen Silisesquio
xane）膜２０２を形成する。つづいてその上に所定形状
にパターニングされたフォトレジストマスク２０３を形
成する（図５（ａ））。このマスクを用いてドライエッ
チングを行い、ＨＳＱ膜２０２中に下層配線埋め込み用
の溝を形成する。つづいて、酸素プラズマのアッシング
およびアミン化合物を含有する剥離液を用いた洗浄によ
り、フォトレジストマスク２０５を剥離処理する（図５
（ｂ））。
【０００４】次に、全面にバリアメタル膜としてＴｉＮ
膜２０４（膜厚５０ｎｍ）をスパッタリング法により堆
積する。さらにその上に銅膜２０５をスパッタリング法
により堆積し、溝部を埋め込む（図５（ｃ））。つづい
てＣＭＰ(Chemical Mechanical Polishing；化学的機械
的研磨法)により溝外部に形成された不要なＴｉＮ膜２
０４および銅膜２０５を除去して下層配線を完成する
（図５（ｄ））。
【０００５】下層配線形成後、膜厚１２００ｎｍのＨＳ
Ｑ膜２０６を塗布・焼成により形成し、その上に層間接
続孔（径０．２５μｍ）のパターンを有するレジストマ
スク２０７を形成する（図６（ａ））。このレジストマ
スク２０７を用いてドライエッチングを行い、ＨＳＱ膜
２０６中に層間接続孔の一部を形成する。ドライエッチ
ングは、孔の底部が銅膜２０５に到達する前の段階で止
める。エッチングガスとしては、たとえばＣ4Ｆ8、Ａｒ
を含む混合ガス、またはこれらにＯ2を添加した混合ガ
スを用いる。つづいて、酸素プラズマのアッシングおよ
びアミン化合物を含有する剥離液を用いた洗浄により、
レジストマスク２０８を剥離処理する（図６（ｂ））。
【０００６】次にＨＳＱ膜２０６の上にレジストマスク
２０８を形成する（図７（ａ））。開口径は、図６
（ａ）のレジストマスク２０７よりも広くする。このレ
ジストマスク２０８を用いてドライエッチングを行い、
ＨＳＱ膜２０６中に断面Ｔ字形状の孔を形成する。エッ
チングガスとしては、たとえばＣ4Ｆ8、Ａｒを含む混合
ガス、またはこれらにＯ2を添加した混合ガスを用い
る。つづいて、酸素プラズマのアッシングおよびアミン
化合物を含有する剥離液を用いた洗浄により、レジスト
マスク２０８を剥離処理する（図７（ｂ））。
【０００７】次に、全面にバリアメタル膜としてＴｉＮ
膜２０９（膜厚５０ｎｍ）をスパッタリング法により堆
積する。さらにその上に銅膜２１１をスパッタリング法
により堆積し、溝部を埋め込む（図８（ａ））。つづい
てＣＭＰにより溝外部に形成された不要なＴｉＮ膜２０
９および銅膜２１１を除去して上層配線（Ｔ字形状の頂
部に相当する箇所）および層間接続孔を完成する（図８
（ｂ））。
【０００８】
【発明が解決しようとする課題】しかしながら上記従来
技術においては、層間絶縁膜中にリーク電流が流れた
り、層間絶縁膜の下部に形成されたトランジスタ等の素
子が誤作動する場合があった。
【０００９】本発明者はこれらの現象の起こる原因につ
いて詳細に検討し、層間絶縁膜に設けられた接続孔や埋
め込み配線の内壁に銅や銅化合物からなる汚染物が残存
し、これが原因となって上記現象を引き起こすことを明
らかにした。
【００１０】下層配線の上に設けられた層間絶縁膜をエ
ッチングして接続孔を形成する際、オーバーエッチング
の必要性から下層配線を構成する銅が一部エッチングさ
れる。このエッチングにより生じた金属汚染物は、通
常、エッチングガス原料と化学反応した化合物の形態と
なって層間接続孔等の内壁に付着する。この汚染物は従
来行われていたアミン化合物を含有する剥離液等による
洗浄では除去できないため、接続孔等の内壁に残存した
状態で、その上にバリアメタル膜を形成されることとな
る。接続孔等の内壁に残存した汚染物は、電場の印加や
熱を受けることにより、層間絶縁膜中を拡散し、電流リ
ーク等、種々の問題を引き起こすのである。
【００１１】この現象を図９を参照して説明する。図
中、シリコン基板２２３上に、ソース領域２２５、ドレ
イン領域２２６およびゲート電極２２４からなるＭＯＳ
ＦＥＴが形成されている。ソース領域２２５はコンタク
トホール２２１を介し、銅膜２０５からなる下層配線と
接続している。この下層配線は、タングステン膜からな
るスルーホール２１１（上層配線を含む）と接続してい
る。ＨＳＱ膜２０６中に設けられた層間接続孔および埋
め込み配線の内壁には、下層配線を構成する銅膜２０５
が一部エッチングされることにより生成した金属汚染物
２１２が付着している。この金属汚染物２１２が、熱履
歴や電圧印加を受けることにより図中の矢印のように移
動し、トランジスタ等の素子部に到達してその動作に悪
影響を及ぼしたり、層間絶縁膜中に滞在してリーク電流
を発生させる原因となるのである。
【００１２】この問題は、アルミを配線材料に用いた場
合には顕在化しておらず、配線材料に銅系の金属を用い
た場合に顕在化したものである。銅はアルミに比し、絶
縁膜中の拡散速度がきわめて大きいからである。
【００１３】上記問題のない多層配線構造を形成するに
は、層間接続孔や埋め込み配線を形成した後に、従来行
われていたアミン化合物を含有する剥離液等による洗浄
とは別個の洗浄を行うことが必要となる。ところが、こ
のような洗浄は、接続孔の内部を洗浄するものである
こと、層間絶縁膜の露出面に付着した金属汚染物を除
去するものであること、およびドライエッチング後に
付着した金属汚染物を除去するものであること、に起因
して、半導体装置の製造に際し他の工程で行われる洗浄
とは異なる課題を有する。以下、この点について説明す
る。
【００１４】第一に、上記洗浄は層間接続孔の内部を洗
浄するものであるため、洗浄液の液流によるせん断力が
洗浄箇所に及びにくい。特に、狭い系の孔を設けた場合
はせん断力がほとんど作用しない。したがって物理的な
洗浄作用は期待できず化学的な洗浄作用のみにより充分
な洗浄度を得ることが必要となる。
【００１５】ところで、層間接続孔の形成時にフォトレ
ジストの目合わせずれが生じると、この目合わせずれの
生じた部分においてホール内の下部配線金属膜の側壁の
ＨＳＱ膜がエッチングされ、この箇所にスリットが生じ
ることがある（図１６）。このようなスリットが生じた
箇所においては洗浄液の循環がほとんど起こらず、より
一層厳しい条件下の洗浄が要求されることとなる。
【００１６】第二に、上記洗浄は層間絶縁膜の露出面に
付着した銅系金属汚染物を除去するものであるため、洗
浄液の種類に制約が加わる。近年では層間絶縁膜として
低誘電率材料が広く用いられている。低誘電率材料とし
てはＳＯＧ（Spin On Glass）膜、特にＨＳＱ膜が好適
に使用されるが、この場合、洗浄液の種類によっては膜
の露出面が変質し、誘電率が増大してしまう。このため
上記ＳＯＧ膜等の誘電率に影響を及ぼさない洗浄液を選
択する必要がある。また、ＳＯＧ膜等の露出面に付着し
た銅系化合物の金属汚染物は、膜表面に強固に付着する
ため、洗浄が特に困難になるという問題もある。
【００１７】第三に、上記洗浄はドライエッチング後に
付着した銅系金属汚染物を除去するものであるため、通
常の金属またはその酸化物からなる金属汚染物の除去と
は異なる作用による洗浄が必要となる。前述のように、
上記洗浄の目的は、接続孔を形成する際に下層配線を構
成する銅が一部エッチングされることによって生じた金
属汚染物を除去することにある。この汚染物は、銅とエ
ッチングガス原料とが化学反応して生成した化合物の形
態となっており、層間絶縁膜、特にＳＯＧ膜に強固に付
着する。この汚染物を除去するには、従来行われていた
ホール内の洗浄では除去することは困難である。
【００１８】以上のように、電流リーク等の問題のない
多層配線構造を形成するには、層間接続孔や埋め込み配
線を形成した後、従来行われていたアミン化合物を含有
する剥離液等による洗浄とは別個の洗浄を行うことが必
要となる。
【００１９】接続孔内部の金属汚染物を除去する方法と
してＤＨＦ（希釈フッ酸）による洗浄も考えられるが、
この方法では銅系金属汚染物をある程度除去することは
可能であるが、充分な除去効果は得られない。さらに、
ＤＨＦが層間絶縁膜をエッチングしてしまうため、ホー
ル径が大きくなってしまうという問題がある。ホール径
の変化の問題は、特にＳＯＧ膜を用いた場合、顕著とな
る。
【００２０】本発明は上記課題を解決するためになされ
たものであり、層間接続孔や埋め込み配線形成用の溝の
内部に付着した銅系金属汚染物を充分に除去し、これに
より、多層配線構造における電流リークや素子の動作不
良の問題を解決することを目的とする。
【００２１】
【課題を解決するための手段】上記課題を解決する本発
明によれば、（Ａ）半導体基板上に銅または銅合金を含
む金属材料からなる金属配線を形成する工程と、（Ｂ）
該金属配線の上に全面に層間絶縁膜を形成する工程と、
（Ｃ）該層間絶縁膜の所定箇所に、前記金属配線に達す
る接続孔をドライエッチングにより形成する工程と、
（Ｄ）前記ドライエッチングを行うことにより前記接続
孔の内壁に付着した前記金属材料および／または前記金
属材料の化合物からなる汚染物を、該汚染物に対し錯体
形成能力を有する錯化剤を含有する洗浄液を用いて除去
する工程と、（Ｅ）前記接続孔の内壁にバリアメタル膜
を形成した後、その上に該接続孔を埋め込むように基板
全面に導電膜を形成する工程と、（Ｆ）前記接続孔の外
部に形成された前記導電膜及び前記バリアメタル膜を、
エッチングまたは化学的機械的研磨により除去して基板
表面を平坦化する工程とを有することを特徴とする半導
体装置の製造方法、が提供される。
【００２２】本発明の半導体装置の製造方法において、
（Ｃ）の工程におけるドライエッチングを行うことによ
り、接続孔の内壁に金属汚染物が付着する。この汚染物
は、金属配線を構成する銅または銅合金を含む金属材料
がエッチングされることにより生じたものであり、主と
して銅、銅酸化物、および銅とエッチングガスとの反応
物からなる。
【００２３】酸化物やエッチングガスとの反応物を含む
上記汚染物は、層間絶縁膜の内壁に付着すると除去する
ことが一般に困難である。本発明では、これらの汚染物
との錯体形成能力を有する錯化剤を含有する洗浄液を用
いて接続孔内部を洗浄することにより、前述の課題を解
決するものである。
【００２４】また本発明によれば、銅配線を有する半導
体の製造方法において、層間接続孔を設けた後に、銅系
金属の汚染物に対し錯体形成能力を有する錯化剤を含有
する洗浄液を用いて洗浄することを特徴とする半導体の
製造方法が提供される。
【００２５】本発明において、銅系金属とは銅またはそ
の化合物からなる金属のことをいい、銅系金属の汚染物
とは、たとえば、層間接続孔形成の際にドライエッチン
グ等により生じた汚染物をいう。本発明ではこれらの汚
染物に対し錯体形成能力を有する錯化剤を含有する洗浄
液を用いて洗浄を行うため、汚染物を容易に除去するこ
とができる。
【００２６】
【発明の実施の形態】本発明における（Ａ）の工程で
は、半導体基板上に銅または銅合金を含む金属材料から
なる金属配線を形成する。銅合金とは、ジルコニウム
（Ｚｒ）、錫（Ｓｎ）、チタン（Ｔｉ）、アルミニウム
（Ａｌ）のうち、いずれかを銅に添加した合金をいう。
【００２７】本発明における（Ｂ）の工程では、金属配
線の上に全面に層間絶縁膜を形成する。層間絶縁膜とし
ては、従来から用いられているシリコン酸化膜の他、Ｓ
ＯＧ膜等の低誘電率材料を用いることができる。ここで
ＳＯＧ膜の種類は特に限定されず、無機ＳＯＧ膜、有機
ＳＯＧ膜、ＨＳＱ（Hydrogen Silisesquioxane）膜等を
用いることができる。誘電率、ガス発生性などの性能の
バランスを考慮すると、ＨＳＱ膜、有機ＳＯＧ膜が好ま
しく用いられる。
【００２８】ここで、ＨＳＱ膜は下記式（１）のような
構造を有している。比誘電率は２．８〜３．１である。
【００２９】
【化１】
【００３０】一方、有機ＳＯＧ膜は、酸化シリコンに対
しメチル基（ＣＨ3−）等が結合した構造を有するもの
である。有機ＳＯＧ膜の比誘電率は有機成分含有率が高
いほど下がり、２．１〜２．７程度のものを得ることも
できる。
【００３１】ＳＯＧ膜の塗布後の熱処理は、通常、不活
性ガス雰囲気下で行われるが、ＳＯＧ膜としてＨＳＱ膜
を用いた場合、酸素および水を除去した雰囲気下で熱処
理を行ってもよい。熱処理の温度は３５０〜５００℃と
することが好ましい。５００℃を超えるとＳｉとＨとの
化学結合が切断され、ＨＳＱ膜の誘電率が上昇すること
がある。３５０℃未満とすると、ＳＯＧ膜の上に形成す
る絶縁膜にクラックが発生することがある。
【００３２】本発明における（Ｃ）の工程では、層間絶
縁膜の所定箇所に、金属配線に達する接続孔をドライエ
ッチングにより形成する。接続孔の形成は特に制限がな
く、溝状のものであってもよい。また、いわゆるダブル
ダマシンプロセスにより形成され、スルーホールと埋め
込み配線が一体となった構造のものも含まれる。この接
続孔はドライエッチングによる形成される。エッチング
ガスとしては、ＣＨＦ 3やＣ4Ｆ8等のフッ素系ガスとＡ
ｒの混合ガス等が用いられる。適宜Ｏ2を添加してもよ
い。
【００３３】本発明における（Ｃ）の工程では、ドライ
エッチングを行うことにより接続孔の内壁に付着した金
属材料および／または金属材料の化合物からなる汚染物
を、該汚染物との錯体形成能力を有する錯化剤を含有す
る洗浄液を用いて除去する。錯化剤としては、接続孔に
付着した金属汚染物と錯体を形成する能力を有するもの
が用いられる。錯体とは、たとえばキレート化合物をい
う。
【００３４】本発明における錯化剤は、前記錯化剤は、
（ａ）ポリアミノカルボン酸類、（ｂ）ポリアミノカル
ボン酸類を除くカルボン酸類、および（ｃ）フッ化アン
モニウムからなる三種の化合物群から選択された一種ま
たは二種以上の化合物を含むことが好ましい。このよう
な錯化剤を用いれば、層間接続孔に付着した金属汚染物
を効果的に除去することができる。
【００３５】（ａ）ポリアミノカルボン酸類とは、分子
内に複数のアミノ基と複数のカルボキシル基を有するカ
ルボン酸およびその塩をいう。例えば、エチレンジアミ
ン四酢酸（ＥＤＴＡ）、トランス−１，２−シクロヘキ
サンジアミン四酢酸（ＣｙＤＴＡ）、ニトリロトリ酢酸
（ＮＴＡ）、ジエチレントリアミンペンタ酢酸（ＤＴＰ
Ａ）、Ｎ−（２−ヒドロキシエチル）エチレンジアミン
−Ｎ，Ｎ’，Ｎ’−トリ酢酸（ＥＤＴＡ−ＯＨ）等の化
合物、またはこれらの塩が挙げられる。塩を用いる場合
は、半導体装置の特性に悪影響を及ぼさない塩が好まし
く、特にアンモニウム塩のように金属を含まない塩が好
ましい。ポリアミノカルボン酸類、またはフッ化アンモ
ニウムの添加量は、好ましくは１〜１，０００ｐｐｍと
する。この濃度が薄すぎると充分なキレート効果が得ら
れず、逆に濃すぎると基板表面に有機物が残存して半導
体素子の性能を劣化させる要因になったり、廃液の処理
に費用がかかることとなる。
【００３６】（ｂ）ポリアミノカルボン酸類を除くカル
ボン酸類としては、たとえば、シュウ酸、クエン酸、リ
ンゴ酸、マレイン酸、コハク酸、酒石酸、マロン酸、ま
たはこれらの塩が挙げられる。塩を用いる場合は、半導
体装置の特性に悪影響を及ぼさない塩が好ましく、特に
アンモニウム塩のように金属を含まない塩が好ましい。
カルボン酸類の添加量は、好ましくは０．０５〜５％と
する。この濃度が薄すぎると充分なキレート効果が得ら
れず、逆に濃すぎると基板表面に有機物が残存して半導
体素子の性能を劣化させる要因になったり、廃液の処理
に費用がかかることとなる。
【００３７】本発明において、上記（ａ）ポリアミノカ
ルボン酸類と、（ｂ）ポリアミノカルボン酸類を除くカ
ルボン酸類の両方を含む錯化剤を用いれば、さらに優れ
た金属汚染物除去効果を得ることができる。この理由は
明らかではないが、ポリアミノカルボン酸類とポリアミ
ノカルボン酸類以外のカルボン酸類とでは、有効に作用
する金属汚染物の種類が若干異なっていることによるも
のと推察される。ドライエッチングにより生じた金属汚
染物は複数の化合物が混在しているものと考えられる。
したがって、適用範囲の異なるポリアミノカルボン酸類
とポリアミノカルボン酸類以外のカルボン酸類の両方を
含む洗浄液を用いれば、これらが補完的に作用し、広範
囲の金属化合物からなる汚染物の除去が可能となる。な
お、この場合の（ａ）ポリアミノカルボン酸類、（ｂ）
ポリアミノカルボン酸類を除くカルボン酸類の好ましい
添加量は、上述した添加量と同様である。
【００３８】錯化剤の作用について、シュウ酸を用いた
場合を例にとって説明する。シュウ酸は層間絶縁膜形成
のためのドライエッチング工程で生成した銅系汚染物
（たとえばＣｕＯやＣｕＯ2）と効果的にキレート錯体
（［Ｃｕ（ＣＯＯ）4］2-等）を形成する能力を有す
る。一方、下層配線の銅膜に対しては、ほとんどキレー
ト錯体を形成しない。下層配線の銅膜は金属結合してい
るためである。また、ＴｉＮ、Ｔａ、ＴａＮ、ＴａＳｉ
Ｎなどからなるバリア膜に対してもキレート錯体を形成
しない。したがって、銅配線とバリア膜をエッチング
（劣化）することなく、選択的に層間絶縁膜内壁に残留
する銅系汚染物を除去することができる。
【００３９】本発明における（Ｅ）の工程では、接続孔
の内壁にバリアメタル膜を形成した後、その上に該接続
孔を埋め込むように基板全面に導電膜を形成する。導電
膜の材料は、タングステン、銅などが用いられる。一
方、バリアメタル膜の材料は導電膜の材料に応じて適宜
選択され、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＴａＳｉＮ、
Ｗ、ＷＮなどが用いられる。
【００４０】本発明における（Ｆ）の工程では、接続孔
の外部に形成された導電膜及びバリアメタル膜を、エッ
チングまたは化学的機械的研磨により除去して表面を平
坦化する。導電膜として銅を用いた場合は、化学的機械
的研磨を用いることが好ましい。
【００４１】本発明において、（Ｄ）の工程、すなわち
錯化剤を含有する洗浄液による洗浄を行う前に、アミン
を含む剥離液を用いて前記接続孔の内壁を洗浄してもよ
い。アミンを含む剥離液により、接続孔を設けるために
形成したレジストマスクを剥離処理すると同時に、接続
孔の内壁に付着した有機物を除去することができる。ま
た、錯化剤を含有する洗浄液にアミンを含む剥離液を添
加してもよい。これにより工程の短縮を図ることができ
る。
【００４２】
【実施例】以下、実施例を挙げて本発明を具体的に示す
が、本発明はこれらの実施例のみに限定されるものでは
ない。
【００４３】実施例１ 本実施例について図１〜４を参照して説明する。本実施
例は、下層配線と上層配線がいずれも埋め込み銅配線構
造を有しており、いわゆるデュアルダマシンプロセスを
用いた例である。
【００４４】（下層配線の形成）まず下層配線を以下の
ようにして作製した。トランジスタ等の素子を形成した
半導体基板（不図示）上に、膜厚１００ｎｍのシリコン
酸化膜１０１、膜厚４００ｎｍのＨＳＱ膜１０２を形成
した。つづいてその上に所定形状にパターニングされた
フォトレジストマスク１０３を形成した（図１
（ａ））。このマスクを用いてドライエッチングを行
い、ＨＳＱ膜１０２中に下層配線埋め込み用の溝を形成
した。つづいて、酸素プラズマのアッシングおよびアミ
ン化合物を含有する剥離液を用いた洗浄により、フォト
レジストマスク１０３を剥離処理した（図１（ｂ））。
【００４５】次に、全面にバリアメタル膜としてＴｉＮ
膜１０４（膜厚５０ｎｍ）をスパッタリング法により堆
積した。さらにその上に銅膜１０５をスパッタリング法
により堆積し、溝部を埋め込んだ（図１（ｃ））。つづ
いてＣＭＰにより溝外部に形成された不要なＴｉＮ膜１
０４および銅膜１０５を除去して下層配線を完成した
（図１（ｄ））。
【００４６】（層間接続孔および上層配線の形成）下層
配線形成後、ＨＳＱ膜材料を塗布し、ホットプレート上
で１５０℃、２００℃、３５０℃で順次熱処理した。さ
らに窒素雰囲気下、４００℃で６０分間熱処理すること
により、膜厚１２００ｎｍのＨＳＱ膜１０６を形成し
た。ついでその上に層間接続孔（径０．２５μｍ）のパ
ターンを有するレジストマスク１０７を形成した（図２
（ａ））。
【００４７】このレジストマスク１０７を用いてドライ
エッチングを行い、ＨＳＱ膜１０６中に層間接続孔の一
部を形成した。ドライエッチングは、孔の底部が銅膜１
０５に到達する前の段階で止めた。エッチングガスとし
ては、Ｃ4Ｆ8、Ａｒを含む混合ガスを用いた。つづい
て、酸素プラズマのアッシングおよびアミン化合物を含
有する剥離液を用いた洗浄により、レジストマスク１０
８を剥離処理した（図２（ｂ））。
【００４８】次にＨＳＱ膜１０６の上にレジストマスク
１０８を形成した（図３（ａ））。開口径は、図２
（ａ）のレジストマスク１０７よりも広くし、０．３μ
ｍとした。このレジストマスク１０８を用いてドライエ
ッチングを行い、ＨＳＱ膜１０６中に断面Ｔ字形状の孔
を形成した。エッチングガスとしては、Ｃ4Ｆ8、Ａｒを
含む混合ガスを用いた。つづいて、酸素プラズマのアッ
シングおよびアミン化合物を含有する剥離液を用いた洗
浄により、レジストマスク１０８を剥離処理した（図３
（ｂ））。
【００４９】つづいて、断面Ｔ字形状の孔の内壁の洗浄
を行った。洗浄液として、０．３重量％のシュウ酸水溶
液にエチレンジアミン四酢酸（ＥＤＴＡ）１０ｐｐｍを
添加したものを用いた。洗浄は、上述した各工程の処理
を施したウエハを洗浄液に５分間浸漬することにより行
った。この後、純水に５分間浸漬してウエハをリンスし
た。
【００５０】次に、全面にバリアメタル膜としてＴｉＮ
膜１０９（膜厚５０ｎｍ）をスパッタリング法により堆
積した。さらにその上に銅膜１１１をスパッタリング法
により堆積し、溝部を埋め込んだ（図４（ａ））。つづ
いてＣＭＰにより溝外部に形成された不要なＴｉＮ膜１
０９および銅膜１１１を除去して上層配線および層間接
続孔を完成した（図４（ｂ））。
【００５１】本実施例では、基板の洗浄に錯化剤を含む
洗浄液を用いるため、接続孔に付着した金属汚染物を効
果的に除去することができた。
【００５２】実施例２ 本実施例では下層配線の上にシリコン窒化膜を形成し、
これを接続孔形成時のエッチングストッパとして用い
た。これによりＣｕからなる下層配線のエッチングを抑
制し、層間接続孔内壁に付着する金属汚染物量の低減を
図っている。以下、図面を参照して製造工程について説
明する。
【００５３】まず実施例１と同様にして図１（ａ）〜
（ｄ）のようにして下層配線を形成した。ついでその上
に膜厚１００ｎｍのシリコン窒化膜１２０をＣＶＤ法に
て形成し、さらにＨＳＱ膜１０６、レジストマスク１０
７を実施例１と同様にして形成した（図１０（ａ））。
レジストマスク１０７の開口径は０．２５μｍとした。
【００５４】次にこのレジストマスク１０７を用いてド
ライエッチングを行い、ＨＳＱ膜１０６中に接続孔の一
部を形成した。エッチングガスとしては、Ｃ4Ｆ8、Ａｒ
を含む混合ガスを用いた。ドライエッチングは、孔の底
部がシリコン窒化膜１２０に到達する前の段階で止め
た。つづいて酸素プラズマのアッシングおよびアミン化
合物を含有する剥離液を用いた洗浄により、レジストマ
スク１０８を剥離処理した（図１０（ｂ））。
【００５５】次にＨＳＱ膜１０６の上にレジストマスク
１０８を形成した（図１１（ａ））。開口径は、図１０
（ａ）のレジストマスク１０７よりも広くし、０．３μ
ｍとした。このレジストマスク１０８を用いてドライエ
ッチングを行い、ＨＳＱ膜１０６中に断面Ｔ字形状の孔
を形成した。エッチングガスとして、Ｃ4Ｆ8、Ａｒを含
む混合ガスを用いた。このガスは、ＨＳＱ膜１０６とシ
リコン窒化膜１２０に対し大きなエッチングレートを有
するため（ＨＳＱ膜：シリコン窒化膜＝２０：１）、エ
ッチングはシリコン窒化膜１２０の上部でストップし
た。つづいて、酸素プラズマのアッシングおよびアミン
化合物を含有する剥離液を用いた洗浄により、レジスト
マスク１０８を剥離処理した（図１１（ｂ））。
【００５６】以上のエッチング工程において、銅膜１０
４はシリコン窒化膜１２０により覆われており、直接エ
ッチガスにさらされることがない。したがって、銅膜１
０４が一部エッチングされることによって生じる銅系金
属汚染物の接続孔内壁への付着量を低減することができ
る。
【００５７】つづいてシリコン窒化膜１２０をドライエ
ッチングし、銅膜１０４の表面を露出させた（図１１
（ｃ））。エッチングガスとして、ＣＨＦ3ガスを用い
た。
【００５８】その後は実施例１と同様の工程を行った。
まず断面Ｔ字形状の孔の内壁の洗浄を行った。洗浄液と
して、０．３重量％のシュウ酸水溶液にエチレンジアミ
ン四酢酸（ＥＤＴＡ）１０ｐｐｍを添加したものを用い
た。洗浄は、上述した各工程の処理を施したウエハを洗
浄液に５分間浸漬することにより行った。この後、純水
に５分間浸漬してウエハをリンスした。
【００５９】その後、ＴｉＮ膜１０９、タングステン膜
１１１を堆積し（図１２（ａ））、ＣＭＰによる表面平
坦化を行って多層配線構造を完成した（図１２
（ｂ））。
【００６０】比較例１ 実施例１の図７（ｂ）の状態で、ＥＤＴＡ含有シュウ酸
水溶液による接続孔内壁の洗浄を行わなかったこと以外
は、実施例１と同様にして多層配線構造を形成した。
【００６１】比較例２ 実施例１の図７（ｂ）の状態で、ＤＨＦ（希釈フッ酸）
を用いて接続孔内壁の洗浄を行ったこと以外は実施例１
と同様にして多層配線構造を形成した。
【００６２】以上述べた実施例、比較例の方法により作
製した接続孔内壁の金属汚染物付着量、ホール径の変
化、および完成した配線構造のリーク電流について評価
を行った。
【００６３】上述したように、断面Ｔ字状の接続孔を形
成した後、実施例１、２および比較例２ではアミン化合
物を含有する剥離液による洗浄を行い、更に錯化剤ある
いはＤＨＦによる洗浄を行った。一方、比較例１では接
続孔形成後、アミン化合物を含有する剥離液による洗浄
のみを行った。これらの洗浄処理を行った後の接続孔内
部の銅系金属汚染物による汚染度を評価した結果を図１
３に示す。評価は接続孔内壁に付着した銅系金属汚染物
をＸＰＳ（X-ray Photoemission Spectroscope）とは、
接続孔に斜め方向からＸ線を照射して、接続孔底部の銅
の影響を受けることなく、接続孔の絶縁膜上に付着して
いる銅のみがチャージアップシフトする現象を利用して
銅の付着量を測定する方法である。表に示した結果か
ら、実施例１、２の方法によれば、金属不純物が効果的
に除去されることがわかる。
【００６４】図１４は、実施例および比較例における洗
浄処理後のホール径の変化を示す図である。ＤＨＦ（希
釈フッ酸）を用いると、ホール径が大きく変化すること
が確認された。
【００６５】図１５は、完成した多層配線構造の半導体
装置についてリーク電流値を評価した結果を示す図であ
る。リーク電流は、ＨＳＱ膜に２つの銅配線を所定の間
隔をもって形成し、これら２つの銅配線に電圧を印加し
たときに流れる電流量を測定した。金属不純物による汚
染の少ない実施例１、２では、リーク電流の値が低減さ
れていることがわかる。
【００６６】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法は、銅系金属汚染物に対し錯体形成能力を
有する錯化剤を含有する洗浄液を用いて接続孔内部を洗
浄する工程を有するため、層間接続孔や埋め込み配線形
成用の溝の内部に付着した銅系金属汚染物を充分に除去
することができる。これにより、多層配線構造における
電流リークや素子の動作不良の問題を解決することがで
きる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を示す工程断面
図である。
【図２】本発明の半導体装置の製造方法を示す工程断面
図である。
【図３】本発明の半導体装置の製造方法を示す工程断面
図である。
【図４】本発明の半導体装置の製造方法を示す工程断面
図である。
【図５】従来の半導体装置の製造方法を示す工程断面図
である。
【図６】従来の半導体装置の製造方法を示す工程断面図
である。
【図７】従来の半導体装置の製造方法を示す工程断面図
である。
【図８】従来の半導体装置の製造方法を示す工程断面図
である。
【図９】従来の半導体装置の製造方法の有する課題を説
明するための図である。
【図１０】本発明の半導体装置の製造方法を示す工程断
面図である。
【図１１】本発明の半導体装置の製造方法を示す工程断
面図である。
【図１２】本発明の半導体装置の製造方法を示す工程断
面図である。
【図１３】実施例および比較例における洗浄処理後のＣ
ｕ汚染度を示す図である。
【図１４】実施例および比較例における洗浄処理後のホ
ール径の変化を示す図である。
【図１５】実施例および比較例の方法により作製した半
導体装置のリーク電流の測定結果を示す図である。
【図１６】下層配線側面にスリットが生じた状態を示す
図である。
【符号の説明】
１０１ シリコン酸化膜 １０２ ＨＳＱ膜 １０３ レジストマスク １０４ ＴｉＮ膜 １０５ 銅膜 １０６ ＨＳＱ膜 １０７ レジストマスク １０８ レジストマスク １０９ ＴｉＮ膜 １１１ タングステン膜 ２０１ シリコン酸化膜 ２０２ ＨＳＱ膜 ２０３ レジストマスク ２０４ ＴｉＮ膜 ２０５ 銅膜 ２０６ ＨＳＱ膜 ２０７ レジストマスク ２０８ レジストマスク ２０９ ＴｉＮ膜 ２１１ スルーホール ２１２ 金属汚染物 ２２０ 層間絶縁膜 ２２１ コンタクトホール ２２３ シリコン基板 ２２４ ゲート電極 ２２５ ソース領域 ２２６ ドレイン領域
フロントページの続き Ｆターム(参考） 4M104 AA01 BB30 CC01 DD19 DD20 DD22 EE15 EE18 FF16 5F004 AA09 AA11 DA00 DA16 DA23 DA26 DB03 DB08 EA10 EB01 EB02 EB03 5F033 HH11 HH12 HH19 HH33 JJ11 JJ12 JJ19 JJ33 KK11 KK12 KK33 MM02 MM12 MM13 NN06 NN07 PP15 QQ11 QQ20 QQ25 QQ37 QQ48 QQ92 RR05 RR09 RR25 SS22 TT02 TT04 XX21

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 （Ａ）半導体基板上に銅または銅合金を
    含む金属材料からなる金属配線を形成する工程と、
    （Ｂ）該金属配線の上に層間絶縁膜を形成する工程と、
    （Ｃ）該層間絶縁膜の所定箇所に、前記金属配線に達す
    る接続孔をドライエッチングにより形成する工程と、
    （Ｄ）前記ドライエッチングを行うことにより前記接続
    孔の内壁に付着した前記金属材料および／または前記金
    属材料の化合物からなる汚染物を、該汚染物に対し錯体
    形成能力を有する錯化剤を含有する洗浄液を用いて除去
    する工程と、（Ｅ）前記接続孔の内壁にバリアメタル膜
    を形成した後、その上に該接続孔を埋め込むように全面
    に導電膜を形成する工程と、（Ｆ）前記接続孔の外部に
    形成された前記導電膜及び前記バリアメタル膜を、エッ
    チングまたは化学的機械的研磨により除去して表面を平
    坦化する工程とを有することを特徴とする半導体装置の
    製造方法。
  2. 【請求項２】 前記錯化剤は、（ａ）ポリアミノカルボ
    ン酸類、（ｂ）ポリアミノカルボン酸類を除くカルボン
    酸類、および（ｃ）フッ化アンモニウムからなる三種の
    化合物群から選択された一種または二種以上の化合物を
    含むことを特徴とする請求項１に記載の半導体装置の製
    造方法。
  3. 【請求項３】 前記錯化剤は、（ａ）ポリアミノカルボ
    ン酸類と、（ｂ）ポリアミノカルボン酸類を除くカルボ
    ン酸類とを含むことを特徴とする請求項１に記載の半導
    体装置の製造方法。
  4. 【請求項４】 前記（ａ）ポリアミノカルボン酸類が、
    エチレンジアミン四酢酸、トランス−１，２−シクロヘ
    キサンジアミン四酢酸、ニトリロトリ酢酸、ジエチレン
    トリアミンペンタ酢酸、Ｎ−（２−ヒドロキシエチル）
    エチレンジアミン−Ｎ，Ｎ’，Ｎ’−トリ酢酸、または
    これらの塩であることを特徴とする請求項１乃至３いず
    れかに記載の半導体装置の製造方法。
  5. 【請求項５】 前記（ｂ）ポリアミノカルボン酸類を除
    くカルボン酸類が、シュウ酸、クエン酸、リンゴ酸、マ
    レイン酸、コハク酸、酒石酸、マロン酸、またはこれら
    の塩であることを特徴とする請求項１乃至４いずれかに
    記載の半導体装置の製造方法。
  6. 【請求項６】 前記層間絶縁膜が、ＳＯＧ膜であること
    を特徴とする請求項１乃至５いずれかに記載の半導体装
    置の製造方法。
  7. 【請求項７】 前記ＳＯＧ膜がＨＳＱ膜であることを特
    徴とする請求項６に記載の半導体装置の製造方法。
  8. 【請求項８】 工程（Ｃ）と工程（Ｄ）の間に、アミン
    化合物を含む剥離液を用いて前記接続孔の内壁を洗浄す
    る工程を有することを特徴とする請求項１乃至７いずれ
    かに記載の半導体装置の製造方法。
  9. 【請求項９】 前記洗浄液は、アミン化合物を含む剥離
    液が添加されたものであることを特徴とする請求項１乃
    至７いずれかに記載の半導体装置の製造方法。
  10. 【請求項１０】 銅配線を有する半導体の製造方法にお
    いて、層間接続孔を設けた後に、銅系金属の汚染物に対
    し錯体形成能力を有する錯化剤を含有する洗浄液を用い
    て洗浄することを特徴とする半導体の製造方法。
JP28286398A 1998-10-05 1998-10-05 半導体装置の製造方法 Expired - Fee Related JP3180779B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP28286398A JP3180779B2 (ja) 1998-10-05 1998-10-05 半導体装置の製造方法
US09/409,143 US6387821B1 (en) 1998-10-05 1999-09-30 Method of manufacturing a semiconductor device
TW088117192A TW430940B (en) 1998-10-05 1999-10-04 Method of manufacturing a semiconductor device
EP99119623A EP0993031A3 (en) 1998-10-05 1999-10-04 Method of cleaning a via hole
KR1019990042949A KR100347083B1 (ko) 1998-10-05 1999-10-05 반도체장치 제조방법
CNB991216210A CN1181532C (zh) 1998-10-05 1999-10-08 制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28286398A JP3180779B2 (ja) 1998-10-05 1998-10-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000114368A true JP2000114368A (ja) 2000-04-21
JP3180779B2 JP3180779B2 (ja) 2001-06-25

Family

ID=17658064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28286398A Expired - Fee Related JP3180779B2 (ja) 1998-10-05 1998-10-05 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US6387821B1 (ja)
EP (1) EP0993031A3 (ja)
JP (1) JP3180779B2 (ja)
KR (1) KR100347083B1 (ja)
CN (1) CN1181532C (ja)
TW (1) TW430940B (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001071789A1 (fr) * 2000-03-21 2001-09-27 Wako Pure Chemical Industries, Ltd. Agent de nettoyage de tranche de semi-conducteur et procede de nettoyage
JP2003100867A (ja) * 2001-09-26 2003-04-04 Fujitsu Ltd 半導体装置の製造方法及び半導体装置用洗浄液
KR20030095100A (ko) * 2002-06-11 2003-12-18 동부전자 주식회사 듀얼 다마신 공정
KR100443796B1 (ko) * 2002-06-29 2004-08-11 주식회사 하이닉스반도체 구리 금속 배선 형성방법
JP2005033164A (ja) * 2003-07-09 2005-02-03 Hynix Semiconductor Inc 半導体素子の銅配線形成方法
JP2005072601A (ja) * 2003-08-26 2005-03-17 Texas Instruments Inc 多孔質低誘電率材料のエッチング後のクリーニング法
JP2007520080A (ja) * 2004-01-30 2007-07-19 ラム　リサーチ　コーポレーション 銅表面に対する表面還元、不動態化、腐食防止、および活性化のためのシステムおよび方法
JP2009043974A (ja) * 2007-08-09 2009-02-26 Tokyo Electron Ltd 半導体装置の製造方法、半導体基板の処理装置及び記憶媒体
JP2009147293A (ja) * 2007-11-22 2009-07-02 Renesas Technology Corp 半導体装置の製造方法
KR100917099B1 (ko) 2002-12-26 2009-09-15 매그나칩 반도체 유한회사 듀얼 다마신 패턴 형성 방법
JP2014038322A (ja) * 2012-07-19 2014-02-27 Sumitomo Electric Ind Ltd 光半導体素子の製造方法
WO2016084698A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
WO2016084700A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
WO2016084699A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6896826B2 (en) * 1997-01-09 2005-05-24 Advanced Technology Materials, Inc. Aqueous cleaning composition containing copper-specific corrosion inhibitor for cleaning inorganic residues on semiconductor substrate
US6755989B2 (en) * 1997-01-09 2004-06-29 Advanced Technology Materials, Inc. Aqueous cleaning composition containing copper-specific corrosion inhibitor for cleaning inorganic residues on semiconductor substrate
JP4471243B2 (ja) 1999-08-27 2010-06-02 東京エレクトロン株式会社 エッチング方法およびプラズマ処理方法
US20010015499A1 (en) * 2000-02-23 2001-08-23 Hiroshi Yuasa Semiconductor device and method for fabricating the same
US6764940B1 (en) 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
KR100720403B1 (ko) * 2001-06-27 2007-05-22 매그나칩 반도체 유한회사 구리배선의 표면 처리방법
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
US20040132280A1 (en) * 2002-07-26 2004-07-08 Dongbu Electronics Co. Ltd. Method of forming metal wiring in a semiconductor device
JP2004241675A (ja) * 2003-02-07 2004-08-26 Renesas Technology Corp 配線接続構造を有する電子デバイスの製造方法
US8298933B2 (en) 2003-04-11 2012-10-30 Novellus Systems, Inc. Conformal films on semiconductor substrates
US7842605B1 (en) 2003-04-11 2010-11-30 Novellus Systems, Inc. Atomic layer profiling of diffusion barrier and metal seed layers
KR100529676B1 (ko) * 2003-12-31 2005-11-17 동부아남반도체 주식회사 듀얼 다마신 패턴을 형성하는 방법
JP5069109B2 (ja) * 2005-06-29 2012-11-07 スパンション エルエルシー 半導体装置およびその製造方法
CN101501837B (zh) * 2006-08-18 2010-11-10 和舰科技(苏州)有限公司 一种用于铜工艺无边导通孔的自对准氮化硅覆层方法
US7510634B1 (en) 2006-11-10 2009-03-31 Novellus Systems, Inc. Apparatus and methods for deposition and/or etch selectivity
JP2009038103A (ja) * 2007-07-31 2009-02-19 Fujitsu Microelectronics Ltd 半導体装置の製造方法と半導体装置
CN101785087A (zh) * 2007-08-22 2010-07-21 大金工业株式会社 半导体干式工艺后的残渣除去液和使用该残渣除去液的残渣除去方法
CN105742178A (zh) * 2016-04-16 2016-07-06 扬州国宇电子有限公司 一种集成电路t型孔的干法刻蚀制备方法
CN110957261B (zh) * 2018-09-26 2022-11-01 长鑫存储技术有限公司 一种半导体器件互连结构阻挡层的制备方法
CN111115560A (zh) * 2019-11-29 2020-05-08 杭州臻镭微波技术有限公司 一种微系统模组的深硅空腔刻蚀方法
CN115894924A (zh) * 2022-12-29 2023-04-04 徐州博康信息化学品有限公司 一种改性聚倍半硅氧烷螯合剂及其制备方法与应用

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354712A (en) 1992-11-12 1994-10-11 Northern Telecom Limited Method for forming interconnect structures for integrated circuits
US5380546A (en) 1993-06-09 1995-01-10 Microelectronics And Computer Technology Corporation Multilevel metallization process for electronic components
JPH0786229A (ja) * 1993-06-24 1995-03-31 Nippon Telegr & Teleph Corp <Ntt> 酸化シリコンのエッチング方法
US5466389A (en) 1994-04-20 1995-11-14 J. T. Baker Inc. PH adjusted nonionic surfactant-containing alkaline cleaner composition for cleaning microelectronics substrates
KR0172506B1 (ko) * 1995-11-21 1999-03-30 김주용 비아 홀 형성 방법
KR100219061B1 (ko) * 1995-11-24 1999-09-01 김영환 반도체 장치의 금속배선 형성 방법
US5891513A (en) * 1996-01-16 1999-04-06 Cornell Research Foundation Electroless CU deposition on a barrier layer by CU contact displacement for ULSI applications
JPH09246255A (ja) * 1996-03-08 1997-09-19 Matsushita Electric Ind Co Ltd 半導体装置の表面処理液および半導体装置のウエット処理方法
JP3219020B2 (ja) 1996-06-05 2001-10-15 和光純薬工業株式会社 洗浄処理剤
US5989353A (en) * 1996-10-11 1999-11-23 Mallinckrodt Baker, Inc. Cleaning wafer substrates of metal contamination while maintaining wafer smoothness
JP3488030B2 (ja) * 1996-12-05 2004-01-19 森田化学工業株式会社 半導体装置の製造方法
JP3150095B2 (ja) 1996-12-12 2001-03-26 日本電気株式会社 多層配線構造の製造方法
KR100244709B1 (en) * 1996-12-18 2000-02-15 Hyundai Electronics Ind Cleaning method of via hole
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US5985762A (en) * 1997-05-19 1999-11-16 International Business Machines Corporation Method of forming a self-aligned copper diffusion barrier in vias
US5989623A (en) * 1997-08-19 1999-11-23 Applied Materials, Inc. Dual damascene metallization
US6007733A (en) * 1998-05-29 1999-12-28 Taiwan Semiconductor Manufacturing Company Hard masking method for forming oxygen containing plasma etchable layer

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001071789A1 (fr) * 2000-03-21 2001-09-27 Wako Pure Chemical Industries, Ltd. Agent de nettoyage de tranche de semi-conducteur et procede de nettoyage
JP2003100867A (ja) * 2001-09-26 2003-04-04 Fujitsu Ltd 半導体装置の製造方法及び半導体装置用洗浄液
JP4583678B2 (ja) * 2001-09-26 2010-11-17 富士通株式会社 半導体装置の製造方法及び半導体装置用洗浄液
KR20030095100A (ko) * 2002-06-11 2003-12-18 동부전자 주식회사 듀얼 다마신 공정
KR100443796B1 (ko) * 2002-06-29 2004-08-11 주식회사 하이닉스반도체 구리 금속 배선 형성방법
KR100917099B1 (ko) 2002-12-26 2009-09-15 매그나칩 반도체 유한회사 듀얼 다마신 패턴 형성 방법
JP2005033164A (ja) * 2003-07-09 2005-02-03 Hynix Semiconductor Inc 半導体素子の銅配線形成方法
JP4638140B2 (ja) * 2003-07-09 2011-02-23 マグナチップセミコンダクター有限会社 半導体素子の銅配線形成方法
JP2005072601A (ja) * 2003-08-26 2005-03-17 Texas Instruments Inc 多孔質低誘電率材料のエッチング後のクリーニング法
JP2007520080A (ja) * 2004-01-30 2007-07-19 ラム　リサーチ　コーポレーション 銅表面に対する表面還元、不動態化、腐食防止、および活性化のためのシステムおよび方法
JP2009043974A (ja) * 2007-08-09 2009-02-26 Tokyo Electron Ltd 半導体装置の製造方法、半導体基板の処理装置及び記憶媒体
JP2009147293A (ja) * 2007-11-22 2009-07-02 Renesas Technology Corp 半導体装置の製造方法
JP2014038322A (ja) * 2012-07-19 2014-02-27 Sumitomo Electric Ind Ltd 光半導体素子の製造方法
WO2016084698A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
WO2016084700A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
WO2016084699A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
JPWO2016084698A1 (ja) * 2014-11-28 2017-09-07 シャープ株式会社 半導体装置およびその製造方法
JPWO2016084700A1 (ja) * 2014-11-28 2017-09-07 シャープ株式会社 半導体装置およびその製造方法
US10134910B2 (en) 2014-11-28 2018-11-20 Sharp Kabushiki Kaisha Semiconductor device and production method therefor
US10748939B2 (en) 2014-11-28 2020-08-18 Sharp Kabushiki Kaisha Semiconductor device formed by oxide semiconductor and method for manufacturing same

Also Published As

Publication number Publication date
CN1250226A (zh) 2000-04-12
EP0993031A2 (en) 2000-04-12
EP0993031A3 (en) 2000-05-03
CN1181532C (zh) 2004-12-22
US6387821B1 (en) 2002-05-14
JP3180779B2 (ja) 2001-06-25
TW430940B (en) 2001-04-21
US20020034874A1 (en) 2002-03-21
KR100347083B1 (ko) 2002-08-03
KR20000028853A (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
JP3180779B2 (ja) 半導体装置の製造方法
US6890391B2 (en) Method of manufacturing semiconductor device and apparatus for cleaning substrate
KR101082993B1 (ko) 레지스트용 박리제조성물 및 반도체장치의 제조방법
JP6146421B2 (ja) 半導体素子用洗浄液及びそれを用いた洗浄方法
EP1602714B1 (en) Post-dry etching cleaning liquid composition and process for fabricating semiconductor device
JPH11162916A (ja) 基板の洗浄方法及び洗浄溶液
US9224639B2 (en) Method to etch cu/Ta/TaN selectively using dilute aqueous Hf/hCl solution
JP3279532B2 (ja) 半導体装置の製造方法
JP2010206056A (ja) 半導体集積回路装置の製造方法
US9343408B2 (en) Method to etch Cu/Ta/TaN selectively using dilute aqueous HF/H2SO4 solution
TW201734192A (zh) 半導體元件之洗淨用液體組成物、半導體元件之洗淨方法及半導體元件之製造方法
CN107078043A (zh) 抑制了包含钽的材料的损伤的半导体元件的清洗液、及使用其的清洗方法
US20060091110A1 (en) Cleaning solution and method for cleaning semiconductor device by using the same
US6624086B1 (en) Effective solution and process to wet-etch metal-alloy films in semiconductor processing
JP2003313594A (ja) 洗浄液および半導体装置の製造方法
JP2017073545A (ja) 半導体素子の洗浄用液体組成物および半導体素子の洗浄方法、並びに半導体素子の製造方法
JP4086567B2 (ja) 半導体装置の製造方法
JP2000188292A (ja) 半導体装置および製造方法
US6881670B2 (en) Interconnect process and method for removing metal silicide
US6730239B1 (en) Cleaning agent for semiconductor device &amp; method of fabricating semiconductor device
JP3298628B2 (ja) 半導体装置の製造方法
TW460965B (en) Cleaning method and device for silicon substrate
KR100359298B1 (ko) 반도체 장치의 금속 배선 형성방법
JP2001217246A (ja) 半導体装置及びその製造方法
CN114695252A (zh) 一种金属层的形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080420

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees