CN105742178A - 一种集成电路t型孔的干法刻蚀制备方法 - Google Patents
一种集成电路t型孔的干法刻蚀制备方法 Download PDFInfo
- Publication number
- CN105742178A CN105742178A CN201610233942.3A CN201610233942A CN105742178A CN 105742178 A CN105742178 A CN 105742178A CN 201610233942 A CN201610233942 A CN 201610233942A CN 105742178 A CN105742178 A CN 105742178A
- Authority
- CN
- China
- Prior art keywords
- etching
- shaped hole
- pore
- macropore
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001312 dry etching Methods 0.000 title claims abstract description 24
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 80
- 238000000034 method Methods 0.000 claims abstract description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 27
- 238000001259 photo etching Methods 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 8
- 239000011148 porous material Substances 0.000 claims description 38
- 125000006850 spacer group Chemical group 0.000 claims description 25
- 238000004026 adhesive bonding Methods 0.000 claims description 16
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 6
- 229910001882 dioxygen Inorganic materials 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 238000002955 isolation Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 description 5
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种集成电路T型孔的干法刻蚀制备方法，步骤如下：1）制作细孔刻蚀窗口，在用于金属互连的隔离介质层上一次光刻，制作出细孔刻蚀窗口；2）一次刻蚀，采用各向异性等离子体干法刻蚀工艺进行细孔一次刻蚀，一次刻蚀后的细孔深度小于所述隔离介质层厚度，所述隔离介质层厚度与一次刻蚀后的细孔深度之差等于T型孔大孔的厚度；3）制作大孔刻蚀窗口，采用等离子体干法去胶工艺去胶形成大孔刻蚀窗口；4)二次刻蚀，采用与步骤2）相同的刻蚀工艺，二次刻蚀时间比一次刻蚀时间短；5）去胶，采用等离子体干法去胶工艺去除光刻胶。该制备方法简单，仅需使用一台刻蚀设备即可完成T型孔刻蚀，降低了生产成本。
Description
技术领域
本发明涉及半导体制造领域，尤其是指一种集成电路制造中，T型孔的刻蚀制备工艺。
背景技术
在集成电路制造中，随着器件尺寸的降低，后端制程中引线孔尺寸也随之减小，但介质厚度没有变薄，形成高纵深比的引线孔。导致金属在引线孔内难于填充，形成空洞。造成器件可靠性问题。为解决此问题，目前金属互连的接触孔普遍采用“T”型结构。目前制作T型孔的方法有两种，第一种是采用同向同性的刻蚀机台或者腔体进行湿法刻蚀，刻蚀出“碗”状孔；第二次刻蚀采用各向异性的刻蚀机台或者腔体进行刻蚀，刻蚀出直孔。制造过程中，制造设备需要两种类型的刻蚀机台或者腔体。对于半导体制造企业来讲，采购设备或者增加腔体是非常昂贵，增加公司成本。此加工方法一般用于0.6um工艺平台，更细线宽下不适用。
第二种，采用两次光刻，两次刻蚀，形成大孔“套”小孔的孔形貌；第一光刻后，进行刻蚀，刻蚀出小而且深的介质孔。完成介质孔刻蚀后去胶。再进行匀胶，把介质孔内填上感光速度慢的光刻胶，后续进行此光刻胶回刻，在小而且深的介质孔底部形成胶残留，保护底部细孔不被刻蚀。然后进行第二次光刻后，再刻蚀出顶部尺寸大的介质孔，刻蚀过程中在感光速率比较慢的光刻胶位置形成大孔。刻蚀完成再进行去胶工艺，形成“T”形孔，此工艺方法工艺比较复杂，生产成本比较高，但可适用于更细线宽的产品。
发明内容
本发明所要解决的技术问题是提供一种集成电路T型孔刻蚀制备方法，仅需使用一台干法刻蚀设备结合光刻进行T型孔刻蚀制备，节约了设备采购成本，而且，该制备方法比较简单，加工成本较低。
为解决上述技术问题，本发明提供的技术方案是一种集成电路T型孔的干法刻蚀制备方法，步骤如下：1）制作细孔刻蚀窗口，在用于金属互连的隔离介质层上进行一次光刻，制作出细孔刻蚀窗口；2）一次刻蚀，采用各向异性等离子体干法刻蚀工艺进行细孔一次刻蚀，一次刻蚀后的细孔深度小于所述隔离介质层厚度，所述隔离介质层厚度与一次刻蚀后的细孔深度之差等于T型孔大孔的厚度；3）制作大孔刻蚀窗口，采用等离子体干法去胶工艺去除刻蚀出的细孔上方周围的光刻胶，形成大孔刻蚀窗口；4)二次刻蚀，采用与步骤2）相同的刻蚀工艺进行二次刻蚀，二次刻蚀时间比一次刻蚀时间短，刻蚀制作出大孔及最终与大孔相连的细孔，二次刻蚀后的所述细孔深度等于或大于所述隔离介质层厚度；5）去胶，采用等离子体干法去胶工艺去除光刻胶。
所述步骤1）中的隔离介质层厚度为2.3微米。
所述步骤1）中的光刻胶厚度为2.8微米。
所述步骤2）中的一次刻蚀条件为：在刻蚀腔体内，通入C2F6气体35SCCM（标准毫升/每分钟）、CHF3气体30SCCM（标准毫升/每分钟），氦气气体70SCCM（标准毫升/每分钟），压力控制在180mT（毫托），加上430W（瓦）的功率射频进行刻蚀，刻蚀时间为5分钟。通过5分钟的干法刻蚀，形成一次刻蚀细孔。一次刻蚀细孔深度小于隔离介质层厚度。2.3微米隔离介质不完全被干法刻蚀掉，剩余0.4um的隔离介质待二次干法刻蚀进行刻蚀；即一次刻蚀后细孔深度为1.9微米。
步骤3）中的等离子体干法去胶工艺条件为：在腔体内通入氧气气体25SCCM（标准毫升/每分钟），压力控制在1.0T(托)，加上200W的功率射频进行打胶工艺，打胶时间为3分钟。通过打胶步骤在细孔上方周围形成大孔的刻蚀窗口。
步骤4）中二次刻蚀的刻蚀时间为1.5分钟。
步骤5）中去胶工艺条件为：在腔体内通入氧气气体240SCCM，压力控制在1.0托，加上400W的功率射频进行去胶工艺，打胶时间为90分钟。
通过上述步骤的一次光刻和两次刻蚀，刻蚀使用相同的各向异性等离子体干法刻蚀设备进行一次、二次刻蚀，制作得到T型孔。本发明的制作步骤简单，仅需使用一台刻蚀设备即可完成两次刻蚀作业，节约了刻蚀设备的采购，降低了加工制作成本。而且，本发明的制备方法可以制作更细的孔径。
附图说明
图1，在硅衬底上制作用于金属互连的隔离介质层。
图2，一次光刻后细孔刻蚀窗口结构示意图。
图3，一次刻蚀后细孔结构示意图。
图4，打胶后结构示意图。
图5，二次刻蚀后结构示意图。
图6，去胶后得到最终的T型孔结构示意图。
具体实施方式
针对上述技术方案，现举一较佳实施例并结合图示进行具体说明。
首先，参看图1，在掺杂硅衬底或者常压CVD淀积形成的隔离介质1上淀积用于金属互连的隔离介质2，隔离介质2采用等离子体淀积方式（PECVD）淀积，控制隔离介质2的厚度为2.3微米，作为制作T型孔半导体基材。
步骤1），一次光刻，制作细孔刻蚀窗口，参看图2，在用于金属互连的隔离介质层上进行一次光刻，制作出细孔刻蚀窗口。其具体步骤为：
匀胶，匀胶采用科华光刻胶厂提供的5370光刻胶进行匀胶，光刻胶A厚度控制在2.8微米。
曝光，采用NIKON光刻机I12光刻机机型进行曝光。光刻胶曝光能量设置为600毫秒，聚焦设置为0微米，进行曝光。
显影，采用TOK公司提供的NMD-3型号显影液，TMAH（四甲基氢氧化铵）含量为2.38%，进行显影。需要进行显影的后烘，以增加光刻胶的耐干法腐蚀性能，烘烤温度设置为115度，时间为60秒。
步骤2），一次刻蚀，采用各向异性等离子体干法刻蚀工艺进行细孔一次刻蚀。参看图3，一次刻蚀后的细孔深度小于所述隔离介质层厚度，所述隔离介质层厚度与一次刻蚀后的细孔深度之差等于T型孔大孔的厚度。具体刻蚀条件为：
等离子体干法刻蚀设备采用LAM公司提供的384T刻蚀设备，此设备为RIE类型单腔干法刻蚀设备，为各向异性干法刻蚀。刻蚀条件为，在刻蚀腔体内，通入C2F6气体35SCCM、CHF3气体30SCCM,氦气气体70SCCM，压力控制在180mT（毫托），加上430W的功率射频进行刻蚀。刻蚀时间为5分钟。通过5分钟的干法刻蚀，2.3微米厚隔离介质不会完全被干法刻蚀掉，剩余0.4微米后的隔离介质待二次干法刻蚀进行刻蚀。通过一次刻蚀制作的细孔深度与隔离介质的厚度差等于T型孔的大孔的厚度，在二次刻蚀时，可保证在一定刻蚀时间内，同时刻蚀出所需的大孔厚度和并将一次刻蚀剩余的0.4微米厚度差刻蚀掉，使细孔触及硅衬底。
步骤3），制作大孔刻蚀窗口，参看图4，采用等离子体干法去胶工艺去除刻蚀出的细孔上方周围的光刻胶，形成大孔刻蚀窗口。需要控制去胶时间，以便控制T型孔顶部大孔的尺寸。
打胶工艺采用氧气的等离子体进行打胶。打胶设备为TOK公司的OAPM-301B型号机台。打胶刻蚀条件为，在机台腔体内通入氧气气体25SCCM，压力控制在1.0托，加上200W的功率射频进行打胶工艺，打胶时间为3分钟。通过此步骤的打胶工艺，位于细孔上方周围的光刻胶侧壁会被打掉0.6微米，以此形成二次干法刻蚀区域的刻蚀窗口。
步骤4），二次刻蚀，参看图5，采用与步骤2）相同的刻蚀工艺进行二次刻蚀，二次刻蚀时间比一次刻蚀时间短，刻蚀制作出大孔及最终与大孔相连的细。二次刻蚀后的细孔深度等于或大于隔离介质层厚度；二次刻蚀时间为1.5分钟。在刻蚀细孔顶部大孔的同时，将一次刻蚀后细孔底部内剩余0.4微米厚的隔离介质刻蚀干净，使细孔底部与硅衬底1接触，形成T型孔。
步骤5），去胶，参看图6，采用等离子体干法去胶工艺去除光刻胶。
等离子干法去胶工艺，采用氧气的等离子去胶设备进行干法去胶。设备为DES-206TYPE2设备。等离子干法去胶工艺条件为，在腔体内通入氧气气体240SCCM，压力控制在1.0托，加上400W的功率射频进行去胶工艺，打胶时间为90分钟。把光刻胶去除干净，完成T型孔3的工艺加工。
Claims (8)
1.一种集成电路T型孔的干法刻蚀制备方法，步骤如下：1）制作细孔刻蚀窗口，在用于金属互连的隔离介质层上进行一次光刻，制作出细孔刻蚀窗口；2）一次刻蚀，采用各向异性等离子体干法刻蚀工艺进行细孔一次刻蚀，一次刻蚀后的细孔深度小于所述隔离介质层厚度，所述隔离介质层厚度与一次刻蚀后的细孔深度之差等于T型孔大孔的厚度；3）制作大孔刻蚀窗口，采用等离子体干法去胶工艺去除刻蚀出的细孔上方周围的光刻胶，形成大孔刻蚀窗口；4)二次刻蚀，采用与步骤2）相同的刻蚀工艺进行二次刻蚀，二次刻蚀时间比一次刻蚀时间短，刻蚀制作出大孔及最终与大孔相连的细孔，二次刻蚀后的所述细孔深度等于或大于所述隔离介质层厚度；5）去胶，采用等离子体干法去胶工艺去除光刻胶。
2.根据权利要求1所述的集成电路T型孔的干法刻蚀制备方法，其特征在于所述步骤1）中的隔离介质层厚度为2.3微米。
3.根据权利要求1所述的集成电路T型孔的干法刻蚀制备方法，其特征在于所述步骤1）中的光刻胶厚度为2.8微米。
4.根据权利要求1所述的集成电路T型孔的干法刻蚀制备方法，其特征在于所述步骤2）中的一次刻蚀条件为：在刻蚀腔体内，通入C2F6气体35SCCM、CHF3气体30SCCM，氦气气体70SCCM，压力控制在180mT，加上430W的功率射频进行刻蚀，刻蚀时间为5分钟。
5.通过5分钟的干法刻蚀，形成一次刻蚀细孔。
6.根据权利要求1所述的集成电路T型孔的干法刻蚀制备方法，其特征在于所述步骤3）中的等离子体干法去胶工艺条件为：在腔体内通入氧气气体25SCCM，压力控制在1.0托，加上200W的功率射频进行打胶工艺，打胶时间为3分钟。
7.根据权利要求1所述的集成电路T型孔的干法刻蚀制备方法，其特征在于所述步骤4）中二次刻蚀的刻蚀时间为1.5分钟。
8.根据权利要求1所述的集成电路T型孔的干法刻蚀制备方法，其特征在于所述步骤5）中去胶工艺条件为：在腔体内通入氧气气体240SCCM，压力控制在1.0托，加上400W的功率射频进行去胶工艺，打胶时间为90分钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610233942.3A CN105742178A (zh) | 2016-04-16 | 2016-04-16 | 一种集成电路t型孔的干法刻蚀制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610233942.3A CN105742178A (zh) | 2016-04-16 | 2016-04-16 | 一种集成电路t型孔的干法刻蚀制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105742178A true CN105742178A (zh) | 2016-07-06 |
Family
ID=56255571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610233942.3A Pending CN105742178A (zh) | 2016-04-16 | 2016-04-16 | 一种集成电路t型孔的干法刻蚀制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105742178A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111675192A (zh) * | 2019-11-29 | 2020-09-18 | 浙江集迈科微电子有限公司 | 一种微系统模组的深硅空腔刻蚀方法 |
| CN111689460A (zh) * | 2019-11-29 | 2020-09-22 | 浙江集迈科微电子有限公司 | 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法 |
| CN112169851A (zh) * | 2020-10-13 | 2021-01-05 | 中国科学院微电子研究所 | 一种微流道入口盖板及其制备和使用方法 |
| CN115023055A (zh) * | 2022-07-08 | 2022-09-06 | 南京中江新材料科技有限公司 | 一种金属化电路基板的阶梯图形蚀刻方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW273037B (en) * | 1995-08-29 | 1996-03-21 | Vanguard Int Semiconduct Corp | Fabricating method for T shaped capacitor of IC |
| CN1250226A (zh) * | 1998-10-05 | 2000-04-12 | 日本电气株式会社 | 制造半导体器件的方法 |
| US6403456B1 (en) * | 2000-08-22 | 2002-06-11 | Advanced Micro Devices, Inc. | T or T/Y gate formation using trim etch processing |
| CN105470307A (zh) * | 2015-12-22 | 2016-04-06 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率晶体管及其制造方法 |
-
2016
- 2016-04-16 CN CN201610233942.3A patent/CN105742178A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW273037B (en) * | 1995-08-29 | 1996-03-21 | Vanguard Int Semiconduct Corp | Fabricating method for T shaped capacitor of IC |
| CN1250226A (zh) * | 1998-10-05 | 2000-04-12 | 日本电气株式会社 | 制造半导体器件的方法 |
| US6403456B1 (en) * | 2000-08-22 | 2002-06-11 | Advanced Micro Devices, Inc. | T or T/Y gate formation using trim etch processing |
| CN105470307A (zh) * | 2015-12-22 | 2016-04-06 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率晶体管及其制造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111675192A (zh) * | 2019-11-29 | 2020-09-18 | 浙江集迈科微电子有限公司 | 一种微系统模组的深硅空腔刻蚀方法 |
| CN111689460A (zh) * | 2019-11-29 | 2020-09-22 | 浙江集迈科微电子有限公司 | 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法 |
| CN112169851A (zh) * | 2020-10-13 | 2021-01-05 | 中国科学院微电子研究所 | 一种微流道入口盖板及其制备和使用方法 |
| CN112169851B (zh) * | 2020-10-13 | 2022-03-29 | 中国科学院微电子研究所 | 一种微流道入口盖板及其制备和使用方法 |
| CN115023055A (zh) * | 2022-07-08 | 2022-09-06 | 南京中江新材料科技有限公司 | 一种金属化电路基板的阶梯图形蚀刻方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100444588B1 (ko) | 글래스 웨이퍼의 비아홀 형성방법 | |
| CN105742178A (zh) | 一种集成电路t型孔的干法刻蚀制备方法 | |
| KR101867998B1 (ko) | 패턴 형성 방법 | |
| CN102623396B (zh) | 连接孔的形成方法 | |
| KR100290852B1 (ko) | 에칭 방법 | |
| CN105589131B (zh) | 一种用于光波导的硅片沟槽刻蚀方法 | |
| CN103663357B (zh) | 硅的刻蚀方法 | |
| CN101958275A (zh) | 接触孔形成方法 | |
| US20050130409A1 (en) | Controlled dry etch of a film | |
| CN104701145B (zh) | 半导体结构的形成方法 | |
| CN103424998B (zh) | 微电机系统制造工艺中聚酰亚胺刻蚀后去除光刻胶的方法 | |
| CN103681306A (zh) | 一种平缓光滑侧壁形貌的氮氧硅刻蚀方法 | |
| CN101567313A (zh) | 栅极制造方法 | |
| TWI534888B (zh) | High aspect ratio microstructure etching method using switchable power generator | |
| CN105097531B (zh) | 一种半导体器件终端结构的制造方法 | |
| CN102420124B (zh) | 一种介质层刻蚀方法 | |
| CN104538360B (zh) | 一种闪存的存储单元栅极制备方法 | |
| CN111295742A (zh) | 用于减少浅沟槽隔离中的锥体形成的选择性蚀刻 | |
| CN103400795A (zh) | 浅沟槽隔离工艺 | |
| CN107403726B (zh) | 半导体器件的制备方法 | |
| KR100521448B1 (ko) | 반도체 소자의 트랜치 소자 분리막 형성 방법 | |
| KR101868596B1 (ko) | 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법 | |
| RU2672033C1 (ru) | Способ формирования областей кремния в объеме кремниевой пластины | |
| CN104701139A (zh) | 一种半导体器件的制造方法及其制造设备 | |
| CN105826327B (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160706 |