KR101868596B1 - 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법 - Google Patents

비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법 Download PDF

Info

Publication number
KR101868596B1
KR101868596B1 KR1020160130852A KR20160130852A KR101868596B1 KR 101868596 B1 KR101868596 B1 KR 101868596B1 KR 1020160130852 A KR1020160130852 A KR 1020160130852A KR 20160130852 A KR20160130852 A KR 20160130852A KR 101868596 B1 KR101868596 B1 KR 101868596B1
Authority
KR
South Korea
Prior art keywords
via hole
oxide layer
silicon
forming
hole
Prior art date
Application number
KR1020160130852A
Other languages
English (en)
Other versions
KR20180039493A (ko
Inventor
한세충
전찬봉
Original Assignee
(주)아인스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)아인스 filed Critical (주)아인스
Priority to KR1020160130852A priority Critical patent/KR101868596B1/ko
Publication of KR20180039493A publication Critical patent/KR20180039493A/ko
Application granted granted Critical
Publication of KR101868596B1 publication Critical patent/KR101868596B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor

Abstract

비아 홀에 도전성 금속이 불완전하게 채워지는 불량을 예방하기 위한 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법이 개시된다. 개시된 비아 홀 형성 방법은, 결정면 타입(type)이 (1 0 0)인 실리콘(Si) 기판의 일 측면을 실리콘 기판의 두께 방향으로 파서 실리콘 기판에 비아 홀(via hole)을 생성하는 비아 홀 생성 단계, 실리콘 기판에 비아 홀의 입구 및 그 주변부가 노출되도록 실리콘 노출공(孔)이 형성된 산화층을 형성하는 1차 산화층 형성 단계, 및 실리콘 노출공을 통해 노출된 비아 홀 입구의 주변부를 실리콘 식각액으로 식각하여 비아 홀 입구의 주변부에 둔각(obtuse angle)의 경사면을 형성하는 비아 홀 입구 식각 단계를 포함한다.

Description

비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법{Method for forming via hole and for manufacturing via contact with the same}
본 발명은 비아 콘택 제조 방법에 관한 것으로, 보다 상세하게는 비아 홀에 도전성 금속이 불완전하게 채워지는 불량을 예방하기 위한 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법에 관한 것이다.
기판을 적층하여 고집적된 반도체 소자를 제조하는 경우 상부 기판의 배선과 하부 기판의 배선을 전기적으로 연결하는 비아 콘택이 필요하다. 상기 비아 콘택은 비아 홀(via hole)에 예컨대, 구리(Cu)와 같은 도전성 금속이 채워진 것으로, 통상적으로 도금(plating)에 의해 비아 홀에 도전성 금속이 채워진다.
상기 비아 홀은 관통 비아 홀(through via hole), 블라인드 비아 홀(blind via hole), 및 베리드 비아 홀(buried via hole)로 구분된다. 상기 관통 비아 홀은, 기판을 두께 방향으로 관통하여 기판의 상측면과 하측면에 모두 개구(開口)가 형성된 비아 홀이며, 상기 블라인드 비아 홀은 기판의 상측면과 하측면 중 일 측면에만 개구가 형성되고 다른 일 측면까지는 관통하지 못한 비아 홀이며, 베리드 비아 홀은 기판의 내부에 형성되어 기판의 상측면 및 하측면에 개구가 형성되지 않은 비아 홀을 의미한다.
관통 비아 홀이나 블라인드 비아 홀을 형성하기 위하여, 통상적으로 보쉬 프로세스(Bosch process)가 적용된다. 보쉬 프로세스는, 플라즈마(plasma) 상태의 식각용 가스(gas)를 기판에 투입하여 기판을 식각하는 식각 단계와, 보호막 형성용 가스를 투입하여 식각된 부분의 측면에 보호막을 형성하는 보호막 형성 단계를 빠르게 교번하여 수행하여 종횡비(aspect ratio)가 큰 비아 홀을 형성하는 방법이다. 여기서, 종횡비는 비아 홀의 내경에 대한 깊이의 비(ratio)를 의미한다.
그런데, 상기 보쉬 프로세스를 통해 형성된 비아 홀은 비아 홀의 입구 주변부에 내측으로 돌출된 언더컷(undercut)이 형성된다. 상기 언더컷은 마치 버르(burr)와 같이 그 끝이 예각으로 형성된다. 그런데, 상기 비아 홀 내부를 도전성 금속으로 채우기 위해 도금 작업을 하게 되면 상기 언더컷의 예각의 끝 부분에 도전성 금속의 적층이 집중되어 상기 비아 홀의 내부에 도전성 금속이 빈틈없이 채워지기 전에 비아 홀의 개구가 폐쇄되어 비아 홀 내부에 도전성 금속이 더 이상 채워질 수 없는 경우가 발생한다. 이로 인하여 비아 콘택에서 심(seam) 불량 또는 보이드(void) 불량이 발생한다.
대한민국 등록특허공보 제10-0727632호
본 발명은, 기판에 비아 홀을 형성할 때 비아 홀의 입구 주변부에 날카롭게 돌출된 부분이 제거되고 둔각의 강사면이 형성되도록 하는 비아 홀 형성 방법과, 이를 포함하는 비아 콘택 제조 방법을 제공한다.
본 발명은 비아 홀 내부에 도전성 금속이 빈틈 없이 채워지지 않아 야기되는 비아 콘택의 불량을 방지하는 비아 콘택 제조 방법과, 이에 포함된 비아 홀 형성 방법을 제공한다.
본 발명은, 결정면 타입(type)이 (1 0 0)인 실리콘(Si) 기판의 일 측면을 상기 실리콘 기판의 두께 방향으로 파서 상기 실리콘 기판에 비아 홀(via hole)을 생성하는 비아 홀 생성 단계, 상기 실리콘 기판에 상기 비아 홀의 입구 및 그 주변부가 노출되도록 실리콘 노출공(孔)이 형성된 산화층을 형성하는 1차 산화층 형성 단계, 및 상기 실리콘 노출공을 통해 노출된 상기 비아 홀 입구의 주변부를 실리콘 식각액으로 식각하여 상기 비아 홀 입구의 주변부에 둔각(obtuse angle)의 경사면을 형성하는 비아 홀 입구 식각 단계를 포함하는 비아 홀 형성 방법을 제공한다.
상기 1차 산화층 형성 단계는, 상기 실리콘 기판의 일 측면과 상기 비아 홀의 내주면을 산화시키는 산화 단계, 감광 필름을 상기 기판의 일 측면에 부착하는 감광 필름 부착 단계, 상기 감광 필름을 선택적으로 노광(露光)하고 현상(現像)하여 상기 감광 필름에 상기 실리콘 노출공에 대응되는 산화층 노출공을 형성하는 감광 필름 노광 및 현상 단계, 상기 산화층 노출공을 통해 노출된 산화층의 부분을 산화층 식각액으로 식각 제거하여 상기 실리콘 노출공을 형성하는 실리콘 노출공 형성 단계, 및 상기 감광 필름을 상기 실리콘 기판에서 제거하는 감광 필름 제거 단계를 포함하고, 상기 감광 필름 제거 단계는, 상기 실리콘 노출공 형성 단계 이후 상기 비아 홀 입구 식각 단계 전, 및 상기 비아 홀 입구 식각 단계 이후 중 한 시점에 진행될 수 있다.
상기 산화층 노출공의 반경과 상기 비아 홀의 반경의 크기 차이는 0.5 내지 20㎛ 일 수 있다.
상기 실리콘 식각액은 수산화칼륨(KOH), TMAH(tetramethylammonium hydroxide), 및 EDP(ethylenediamine pyro-catechol) 중 적어도 하나가 포함될 수 있다.
상기 비아 홀 생성 단계에서 상기 비아 홀의 입구 주변부에는 내측으로 돌출된 언더컷(undercut)이 형성되고, 상기 비아 홀 입구 식각 단계에서 상기 언더컷이 제거될 수 있다.
또한 본 발명은, 상기한 비아 홀 형성 방법에 의해 비아 홀이 형성된 실리콘 기판의 일 측면과 상기 비아 홀의 내주면을 산화시켜 산화층을 형성하는 2차 산화층 형성 단계, 상기 2차 산화층 형성 단계에 의해 형성된 산화층에 금속을 증착하여 전해 도금용 시드층(seed layer)를 형성하는 시드층 형성 단계, 상기 시드층 상에 금속을 전해 도금하여 상기 비아 홀 내부에 금속을 채우는 전해 도금 단계, 및 상기 실리콘 기판을 연마하여, 상기 비아 홀 내부에 도금된 금속만 남기고 상기 비아 홀 이외의 영역에 도금된 금속을 제거하는 연마 단계를 포함하는 비아 콘택 제조 방법을 제공한다.
본 발명에 의하면, 블라인드 비아 홀 또는 관통 비아 홀을 형성하는 과정에서 비아 홀의 입구 주변부에 예각으로 돌출 형성되는 언더컷이 제거되고, 상기 비아 홀 입구 주변부에 둔각의 경사면이 형성된다. 그러므로, 이후에 도금 작업을 통해 상기 비아 홀에 금속을 채울 때 상기 비아 홀 입구 주변부에 금속 적층이 집중되지 않고 비아 홀 내부에서도 균일한 속도로 도금되어 비아 홀에 금속이 빈틈없이 채워지게 되며, 비아 콘택에서 심(seam) 불량이나 보이드(void) 불량이 방지된다.
도 1 내지 도 6은 본 발명의 실시예에 따른 비아 콘택 제조 방법을 순차적으로 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른, 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법을 상세하게 설명한다. 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자 또는 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1 내지 도 6은 본 발명의 실시예에 따른 비아 콘택 제조 방법을 순차적으로 도시한 단면도로서, 그 중에서 도 1 내지 도 4는 본 발명의 실시예에 따른 비아 홀 형성 방법을 순차적으로 도시한 단면도이다. 본 발명의 실시예에 따른 비아 홀 형성 방법은, 비아 홀 생성 단계(S10), 1차 산화층 형성 단계(S20), 및 비아 홀 입구 식각 단계(S30)를 포함한다. 또한, 본 발명의 실시예에 따른 비아 콘택 제조 방법은, 상기 비아 홀 입구 식각 단계(S30) 이후에 2차 산화층 형성 단계(S40), 시드층(seed layer) 형성 단계(S50), 전해 도금 단계(S60), 및 연마 단계(S70)를 포함한다.
도 1을 참조하면, 상기 비아 홀 생성 단계(S10)는 결정면 타입(type)이 (1 0 0)인 실리콘(Si) 기판(1)의 일 측면을 실리콘 기판(1)의 두께 방향, 즉 도 1에서 Z축과 평행한 방향으로 파서 상기 실리콘 기판(1)에 비아 홀(via hole)(3)을 생성하는 단계이다. 여기서, 결정면이 (1 0 0) 타입이라는 것은, 실리콘 기판(1)의 두께 방향의 양 측면, 즉 상측면 및 하측면이 결정 방향 [1 0 0]에 대해 직교하는 면인 것을 의미한다.
실리콘 기판(1)에 내경에 비해 상대적으로 깊이가 깊은, 즉 종횡비(aspect ratio)가 큰 비아 홀(3)을 생성하기 위하여 보쉬 프로세스(Bosch process)라는 공지된 방법이 적용될 수 있다. 보쉬 프로세스는, 기판(1)의 일 측면에 포토레지스트층(photoresist layer)(11)을 적층하고, 부분적인 노광(露光)과 현상(現像)을 통해 상기 포토레지스트층(11)에 비아 홀(3) 형성을 위한 식각공(孔)(12)을 형성한 후에, 플라즈마(plasma) 상태의 식각용 가스(gas)를 상기 식각공(12)에 의해 노출된 기판(1)의 일 측면에 투입하여 기판(1)을 식각하는 식각 단계, 및 보호막 형성용 가스를 투입하여 식각된 부분의 측면에 보호막(4)을 형성하는 보호막 형성 단계를 빠르게 교번하여 수행함으로써 비아 홀(3)을 형성하는 방법이다.
상기 식각 단계와 상기 보호막 형성 단계로 이루어진 사이클(cycle)을 한번씩 수행할 때마다 비아 홀(3)의 깊이가 단계적으로 커지며(i 내지 vi 참조), 비아 홀(3)의 비아 홀(3)의 내주면측면에는 스캘럽(scallop)이라는 물결 무늬가 형성될 수 있다. 상기 식각용 가스는 예컨대, SF6 일 수 있고, 상기 보호막 형성용 가스는 예컨대, C4F8 일 수 있다. 상기 식각 단계와 보호막 형성 단계로 이루어진 사이클을 기판(1)의 반대 측면에 개구가 형성될 때까지 반복하면 관통 비아 홀(through via hole)이 형성되고, 그 전에 상시 사이클을 중단하면 블라인드 비아 홀(blind via hole)이 형성된다.
상기 비아 홀 생성 단계(S10)를 통해 형성된 비아 홀(3)의 입구(7)의 주변부에는 내측, 즉 비아 홀(3)의 중심선(CL) 측으로 예각을 이루며 날카롭게 돌출된 언더컷(undercut)(5)이 형성된다. 상기 언더컷(5)은, 상기 식각공(12)에 의해 노출된 기판(1)의 부분으로 상기 식각용 가스가 침투하면서 기판(1)을 식각하는 초기에 상기 식각용 가스가 기판(1)의 두께 방향에 직교하는 방향으로도 침투하여 식각이 진행되기 때문에 형성된다.
도 2 및 도 3을 참조하면, 상기 1차 산화층 형성 단계(S20)는 실리콘 기판(1)에 비아 홀(3)의 입구(7) 및 그 주변부가 노출되도록 실리콘 노출공(孔)(21)이 형성된 산화층(15)을 형성하는 단계이다. 상기 1차 산화층 형성 단계(S20)는, 산화 단계(S21), 감광 필름 부착 단계(S22), 감광 필름 노광 및 현상 단계(S23), 실리콘 노출공 형성 단계(S24), 및 감광 필름 제거 단계(S25)를 포함한다.
도 2를 참조하면, 상기 산화 단계(S21)는 비아 홀(3)이 형성된 실리콘 기판(1)의 일 측면과 상기 비아 홀(3)의 내주면을 산화시키는 단계이다. 예를 들어, 상기 실리콘 기판(1)의 일 측면에 700℃ 이상의 고온 환경에서 산소(O2)와 수소(H2)를 동시에 투입하거나 수증기(H2O)를 투입하여 실리콘 기판(1)의 표면을 산화시켜 이산화실리콘(SiO2) 재질의 산화층(15)을 형성할 수 있다.
상기 감광 필름 부착 단계(S22)는 감광 필름(20)을 상기 비아 홀(3)이 형성된 실리콘 기판(1)의 일 측면에 부착하는 단계이다. 상기 감광 필름(20)은 광(光)에 노출된 부분의 물성이 변경되는 필름(film)으로서, 실리콘 기판(1)의 일 측면에 감광 필름(20)을 올리고 롤러(roller)와 같은 기구로 밀어서 상기 실리콘 기판(1)의 일 측면에 감광 필름(20)을 밀착 고정할 수 있다.
상기 감광 필름 노광 및 현상 단계(S23)는, 상기 감광 필름(20)을 선택적으로 노광(露光)하고 현상(現像)하여 상기 감광 필름(20)에 비아 홀(3)의 입구(7)와 정렬되며 상기 비아 홀 입구(7)의 내경보다 큰 내경을 갖는 산화층 노출공(21)을 형성하는 단계이다. 감광 필름(20)이 네거티브 타입(negative type)인 경우에는 노광된 부분이 경화되고 노광되지 않은 부분이 현상 과정에서 제거되어 산화층 노출공(21)이 형성되며, 반대로 감광 필름(20)이 포지티브 타입(positive type)인 경우에는 노광된 부분이 현상 과정에서 제거되어 산화층 노출공(21)이 형성된다.
상기 산화층 노출공(21)에 의해 실리콘 기판(1)의 일 측면에서 비아 홀(3)의 입구(7) 및 그 주변부의 산화층(15)이 노출된다. 상기 비아 홀 입구(7)의 주변부에 형성된 언더컷(5)도 노출된다. 상기 산화층 노출공(21)의 반경(PR)과 상기 비아 홀(3)의 반경(HR)의 크기 차이(RS)는 0.5 내지 20㎛ 이다. 상기 비아 홀(3)의 반경(HR)은 비아 홀(3)의 내경의 1/2이며, 비아 홀(3)의 깊이 방향으로 연장된 중심선(CL)과 비아 홀(3)의 내주면 사이의 거리로 정의된다. 상기 산화층 노출공(21)의 반경(PR)은 통공(21)의 내경의 1/2이며, 상기 중심선(CL)과 통공(21)의 내주면 사이의 거리로 정의된다.
상기 차이(RS)가 0.5㎛ 보다 작으면 상기 비아 홀 입구 식각 단계(S30)에서 언더컷(5)이 충분히 제거되지 않아, 추후의 전해 도금 단계(S60)에서 상기 언더컷(5)에 금속 적층이 집중되는 현상이 재현되고, 이로 인해 비아 홀(3) 내부에 금속이 채워지지 않은 공간이 형성될 수 있다. 즉, 불량을 예방할 수 없다. 반면에, 상기 차이(RS)가 20㎛ 보다 크면 상기 비아 홀 입구 식각 단계(S30)에서 비아 홀(3)의 입구(7)의 내경이 너무 커지고, 식각 작업 시간도 많이 소요되어 비효율적이다.
한편, 감광 필름(20)은 사용하는 대신에, 액상의 포토레지스트를 도포하고 경화한 후에 노광과 현상을 통해 통공(21)을 형성하는 경우에는, 액상의 포토레지스트가 비아 홀(3) 내부에 채워져 노광 및 현상 과정에 불구하고 비아 홀(3)에서 제거되지 않고 잔존하게 되므로, 감광 필름(20)을 사용하는 것이 바람직하다.
도 3을 참조하면, 상기 실리콘 노출공 형성 단계(S24)는 상기 산화층 노출공(21)을 통해 노출된 산화층(15)의 부분을 산화층 식각액으로 식각 제거하여 상기 산화층 노출공(21)에 대응되는 실리콘 노출공(16)을 형성하는 단계이다. 상기 실리콘 노출공(16)은 상기 산화층 노출공(21)과 겹쳐지게 형성된다. 감광 필름(20)이 적층되어 가려진 산화층(15)의 부분은 상기 산화층 식각액에 노출되지 않으므로, S24 단계를 통해 제거되지 않고 잔존한다. 상기 산화층 식각액은 불산 용액(HF solution) 또는 상기 불산 용액에 완충액이 첨가된 버퍼드 불산 용액(BHF: buffered HF solution)일 수 있다.
도 3 및 도 4를 참조하면, 상기 감광 필름 제거 단계(S25)는 감광 필름(20)을 실리콘 기판(1)에서 제거하는 단계이다. 예컨대, 감광 필름 제거액(stripper)를 투여하여 잔존한 산화층(15)의 손상 없이 감광 필름(20)을 제거할 수 있다.
상기 비아 홀 입구 식각 단계(S30)는 상기 실리콘 노출공(16)을 통해 노출된 비아 홀 입구(7)의 주변부를 실리콘 식각액으로 식각하여 비아 홀 입구(7) 주변부에 둔각(obtuse angle)(AN)의 경사면(6)을 형성하는 단계이다. S30 단계에서 상기 언더컷(5)이 제거된다. 실리콘 기판(1)의 일 측면에 적층된 산화층(15)이 비아 홀 입구(7)의 주변부의 과도한 식각을 막아준다. 상기 실리콘 식각액은 TMAH(tetramethylammonium hydroxide), 수산화칼륨(KOH), 및 EDP(ethylenediamine pyro-catechol) 중 적어도 하나가 포함된 수용액일 수 있다.
단결정으로 성장한 실리콘 기판(1)은 실리콘 식각액을 투입하여 습식 식각하는 경우 그 결정 방향에 따라 식각 속도에 차이가 발생한다. 부연하면, [1 1 1] 방향의 식각 속도가 [1 0 0] 방향이나 [1 1 0] 방향의 식각 속도보다 느리다. 이러한 식각 속도의 차이로 인해 (1 0 0)인 결정면을 갖는 실리콘 기판(1)의 표면에 실리콘 식각액이 투입되면 도 4에 도시된 바와 같이 경사지게 식각되어 경사면(6)이 형성된다. 실리콘 기판(1)의 일 측면, 즉 상측면에 대해서 식각되는 각도는 이론적으로 54.74°이며, 이에 따라 상기 실리콘 기판(1)의 일 측면에 대한 상기 경사면(6)의 경사각(AN)은, 125.26°이다. 언더컷(5)(도 3 참조)이 제거되고 경사면(6)이 형성됨으로 인하여 비아 홀 입구(7)의 내경이 커지게 된다.
상술한 바와 같이 결정 방향에 따라 식각 속도가 다르고, 경사면(6)이 형성될 정도의 짧은 시간 동안만 실리콘 기판(1)을 식각하게 되므로, 비아 홀 입구 식각 단계(S30)가 진행되는 동안 비아 홀(3)의 내주면은 거의 식각되지 않는다. 한편, 블라인드 비아 홀(blind via hole)인 경우에 비아 홀(3)의 바닥은 비아 홀 입구(7)의 주변부가 식각되는 속도와 같은 속도로 식각되므로, 비아 홀(3)의 깊이가 그 전 단계(S20)까지의 비아 홀(3)의 깊이보다 약간 더 깊어질 수 있다. 관통 비아 홀(through via hole)인 경우에는 비아 홀(3)이 이미 기판(1)을 관통하고 있으므로 비아 홀(3)의 깊이 변화는 없다.
한편, 본 발명의 실시예에서 상기 감광 필름 제거 단계(S25)는 상기 실리콘 노출공 형성 단계(S24) 이후 상기 비아 홀 입구 식각 단계(S30) 전에 진행되는 것으로 설명되어 있으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 상기 비아 홀 입구 식각 단계 이후에 상기 감광 필름 제거 단계(S25)가 진행될 수도 있다.
도 4 및 도 5를 참조하면, 상기 2차 산화층 형성 단계(S40)는, 입구(7)의 주변부에 경사면(6)이 형성된 비아 홀(3)을 갖는 실리콘 기판(1)의 일 측면과 비아 홀(3)의 내주면을 산화시켜 산화층(15)을 형성하는 단계이다. 예를 들어, 상기 실리콘 기판(1)의 일 측면에 700℃ 이상의 고온 환경에서 산소(O2)와 수소(H2)를 동시에 투입하거나 수증기(H2O)를 투입하여 실리콘 기판(1)의 표면을 산화시켜 이산화실리콘(SiO2) 재질의 산화층(15)을 형성할 수 있다. 2차 산화층 형성 단계(S40)에 앞서서 실리콘 기판(1) 일 측면에 잔존한 산화층(15)은 제거될 수 있다. 그러나, 상기 실리콘 기판(1) 일 측면에 잔존한 산화층(15)을 제거하지 않은 상태로 2차 산화층 형성 단계(S40)를 진행할 수도 있다.
상기 시드층 형성 단계(S50)는 2차 산화층 형성 단계(S40)에 의해 형성된 산화층(15)에 금속을 증착하여 전해 도금용 시드층(24)을 형성하는 단계이다. 상기 전해 도금 단계(S60)는 상기 시드층(24) 상에 금속(25)을 전해 도금하여 상기 비아 홀(3) 내부에 금속(25)을 채우는 단계이다. 상기 금속(25)은 예컨대, 구리(Cu)일 수 있다.
도 5 및 도 6을 참조하면, 상기 연마 단계(S70)는 상기 실리콘 기판(1)을 연마하여, 상기 비아 홀(3) 내부에 도금된 금속(25)만 남기고 상기 비아 홀(3) 이외의 영역에 도금된 금속(25)을 제거하는 단계이다. 상기 연마 단계(S70)는 CMP(chemical mechanical polishing) 방법을 적용하여 수행할 수 있다.
이상에서 설명한 비아 홀 형성 방법, 및 이를 포함하는 비아 콘택 제조 방법에 의하면, 비아 홀(3)을 형성하는 과정에서 비아 홀 입구(7)의 주변부에 예각으로 돌출 형성되는 언더컷(5)이 제거되고, 상기 비아 홀 입구(7) 주변부에 둔각의 경사면(6)이 형성된다. 그러므로, 도금 작업을 통해 상기 비아 홀(3)에 금속(25)을 채울 때 상기 비아 홀 입구(7) 주변부에 금속(25) 적층이 집중되지 않고 비아 홀(3) 내부에서도 균일한 속도로 도금되어 비아 홀(3)에 금속(25)이 빈틈없이 채워지게 되며, 완성된 비아 콘택에서 심(seam) 불량이나 보이드(void) 불량이 방지된다.
한편, 도 1 내지 도 6을 참조하여 블라인드 비아 홀을 기준으로 본 발명을 설명하였으나 이에 한정되는 것은 아니며, 본 발명의 비아 홀 형성 방법 및 비아 콘택 제조 방법은 관통 비아 홀의 경우도 적용 가능하다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
1: 실리콘 기판 3: 비아 홀
5: 언더컷 6: 경사면
15: 산화층 20: 감광 필름
24: 시드층 25: 금속

Claims (6)

  1. 실리콘(Si) 기판의 일 측면을 상기 실리콘 기판의 두께 방향으로 파서 상기 실리콘 기판에 비아 홀(via hole)을 생성하는 비아 홀 생성 단계; 상기 실리콘 기판에 상기 비아 홀의 입구 및 그 주변부가 노출되도록 실리콘 노출공(孔)이 형성된 산화층을 형성하는 1차 산화층 형성 단계; 및, 상기 실리콘 노출공을 통해 노출된 상기 비아 홀 입구의 주변부를 실리콘 식각액으로 식각하여 상기 비아 홀 입구의 주변부에 둔각(obtuse angle)의 경사면을 형성하는 비아 홀 입구 식각 단계;를 포함하고,
    상기 실리콘 기판은 결정면 타입(type)이 (1 0 0)이고,
    상기 1차 산화층 형성 단계를 거치면, 상기 비아 홀의 입구 및 그 주변부에는 상기 실리콘 기판이 노출되며 산화층이 없는 것을 특징으로 하는 비아 홀 형성 방법.
  2. 제1 항에 있어서,
    상기 1차 산화층 형성 단계는, 상기 실리콘 기판의 일 측면과 상기 비아 홀의 내주면을 산화시키는 산화 단계, 감광 필름을 상기 기판의 일 측면에 부착하는 감광 필름 부착 단계, 상기 감광 필름을 선택적으로 노광(露光)하고 현상(現像)하여 상기 감광 필름에 상기 실리콘 노출공에 대응되는 산화층 노출공을 형성하는 감광 필름 노광 및 현상 단계, 상기 산화층 노출공을 통해 노출된 산화층의 부분을 산화층 식각액으로 식각 제거하여 상기 실리콘 노출공을 형성하는 실리콘 노출공 형성 단계, 및 상기 감광 필름을 상기 실리콘 기판에서 제거하는 감광 필름 제거 단계를 포함하고,
    상기 감광 필름 제거 단계는, 상기 실리콘 노출공 형성 단계 이후 상기 비아 홀 입구 식각 단계 전, 및 상기 비아 홀 입구 식각 단계 이후 중 한 시점에 진행되는 것을 특징으로 하는 비아 홀 형성 방법.
  3. 제2 항에 있어서,
    상기 산화층 노출공의 반경과 상기 비아 홀의 반경의 크기 차이는 0.5 내지 20㎛인 것을 특징으로 하는 비아 홀 형성 방법.
  4. 제1 항에 있어서,
    상기 실리콘 식각액은 수산화칼륨(KOH), TMAH(tetramethylammonium hydroxide), 및 EDP(ethylenediamine pyro-catechol) 중 적어도 하나가 포함된 수용액인 것을 특징으로 하는 비아 홀 형성 방법.
  5. 제1 항에 있어서,
    상기 비아 홀 생성 단계에서 상기 비아 홀의 입구 주변부에는 내측으로 돌출된 언더컷(undercut)이 형성되고,
    상기 비아 홀 입구 식각 단계에서 상기 언더컷이 제거되는 것을 특징으로 하는 비아 홀 형성 방법.
  6. 제1 항 내지 제5 항 중 어느 한 항의 방법에 의해 비아 홀이 형성된, 상기 실리콘 기판의 일 측면과 상기 비아 홀의 내주면을 산화시켜 산화층을 형성하는 2차 산화층 형성 단계; 상기 2차 산화층 형성 단계에 의해 형성된 산화층에 금속을 증착하여 전해 도금용 시드층(seed layer)를 형성하는 시드층 형성 단계; 상기 시드층 상에 금속을 전해 도금하여 상기 비아 홀 내부에 금속을 채우는 전해 도금 단계; 및, 상기 실리콘 기판을 연마하여, 상기 비아 홀 내부에 도금된 금속만 남기고 상기 비아 홀 이외의 영역에 도금된 금속을 제거하는 연마 단계;를 포함하는 것을 특징으로 하는 비아 콘택 제조 방법.
KR1020160130852A 2016-10-10 2016-10-10 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법 KR101868596B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160130852A KR101868596B1 (ko) 2016-10-10 2016-10-10 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160130852A KR101868596B1 (ko) 2016-10-10 2016-10-10 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법

Publications (2)

Publication Number Publication Date
KR20180039493A KR20180039493A (ko) 2018-04-18
KR101868596B1 true KR101868596B1 (ko) 2018-06-19

Family

ID=62082870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160130852A KR101868596B1 (ko) 2016-10-10 2016-10-10 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법

Country Status (1)

Country Link
KR (1) KR101868596B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100350811B1 (ko) * 2000-08-19 2002-09-05 삼성전자 주식회사 반도체 장치의 금속 비아 콘택 및 그 형성방법
KR100727632B1 (ko) 2004-11-18 2007-06-13 (주)쎄미시스코 보쉬 공정에 이용되는 건식 식각 장치들, 건식 식각 종료점검출장치들 및 그들을 이용해서 전기소자를 형성하는방법들
KR101027390B1 (ko) * 2008-10-20 2011-04-11 서울시립대학교 산학협력단 경사벽을 갖는 비아홀 제조방법
US8329578B2 (en) * 2009-03-27 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure and via etching process of forming the same
KR101347197B1 (ko) * 2009-12-18 2014-01-03 한국전자통신연구원 도전성 비아홀 및 도전성 비아홀 형성 방법

Also Published As

Publication number Publication date
KR20180039493A (ko) 2018-04-18

Similar Documents

Publication Publication Date Title
KR100444588B1 (ko) 글래스 웨이퍼의 비아홀 형성방법
KR100290852B1 (ko) 에칭 방법
TW200509187A (en) Substrate manufacturing method and substrate processing apparatus
JP5449300B2 (ja) 微小機械デバイス及びその製造方法
TW201016626A (en) Method for producing processed glass substrate
JP4069028B2 (ja) 貫通電極付き基板、その製造方法及び電子デバイス
KR101868596B1 (ko) 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법
KR101873834B1 (ko) 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법
JP2008130919A (ja) 半導体装置の製造方法
JP4285604B2 (ja) 貫通電極付き基板、その製造方法及び電子デバイス
JP2004221450A (ja) プリント配線板およびその製造方法
CN105742178A (zh) 一种集成电路t型孔的干法刻蚀制备方法
US20090061635A1 (en) Method for forming micro-patterns
KR101868457B1 (ko) 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법
US8926848B2 (en) Through hole forming method
JP2008085238A (ja) 貫通電極付き基板の製造方法、及び貫通電極付き基板
EP3358612A1 (en) Method for selective etching using dry film photoresist
CN109920907B (zh) 压电传感器、触控显示装置及制造方法
JP5368753B2 (ja) 加工基板の製造方法
KR20070046379A (ko) 반도체 소자의 제조 방법
JP5350174B2 (ja) プラズマエッチング方法
KR100299518B1 (ko) 반도체 소자의 얼라인먼트 키 형성방법
KR100919560B1 (ko) 반도체 소자의 제조방법
KR20040004988A (ko) 반도체 소자의 소자분리막 형성방법
JP5710711B2 (ja) 基板製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant